CN104517812B - 高台阶落差的半导体产品及其制作方法 - Google Patents
高台阶落差的半导体产品及其制作方法 Download PDFInfo
- Publication number
- CN104517812B CN104517812B CN201310455332.4A CN201310455332A CN104517812B CN 104517812 B CN104517812 B CN 104517812B CN 201310455332 A CN201310455332 A CN 201310455332A CN 104517812 B CN104517812 B CN 104517812B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- thickness
- oxide layer
- region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种高台阶落差的半导体产品及其制作方法，属于半导体芯片制造工艺技术领域。其中，该高台阶落差的半导体产品的制作方法包括：形成存在高台阶落差的第一区域和平坦的第二区域；在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶，其中，第二厚度小于第一厚度；在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形。通过本发明的技术方案，既能够保护芯片场环区的氧化层，又能够在芯片的平坦区形成细的光刻线条。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域,特别是指一种高台阶落差的半导体产品及其制作方法。
背景技术
对于带有场环的沟槽器件，如trench IGBT（沟槽绝缘栅双极型晶体管）、高压trench DMOS（沟槽双扩散金属氧化物半导体场效应晶体管），有个共同的特点，就是元胞周围要形成场环，如图1所示，场环区的氧化层比较厚，台阶落差比较高，而芯片元胞内部很平坦。芯片元胞内部需要形成沟槽图形，沟槽的线条要求尽量窄，这样的话，可以使得芯片的集成度比较高，降低单个芯片的制造成本。对于细的沟槽线条，在刻蚀时对光刻胶的要求是：光刻胶越薄越好，因为分辨率高的光刻胶，厚度都比较薄。但是如图2所示，场环区图形的台阶落差比较高，薄的光刻胶无法有效的覆盖住场环区的氧化层图形台阶，在后续进行相关干法刻蚀的时候，场环区就会因为光刻胶的厚度不足，无法抗得住刻蚀，导致场环区氧化层损伤。如图3所示，如果采用较厚的光刻胶，虽然场环区氧化层上能够有足够的光刻胶保护，但是又会导致无法形成元胞内部平坦区的细线条沟槽。
发明内容
本发明要解决的技术问题是提供一种高台阶落差的半导体产品及其制作方法，既能够保护芯片场环区的氧化层，又能够在芯片的平坦区形成细的光刻线条。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一种高台阶落差的半导体产品的制作方法，所述制作方法包括：
形成存在高台阶落差的第一区域和平坦的第二区域；
在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶，其中，第二厚度小于第一厚度；
在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形。
进一步地，所述在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶包括：
在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶。
进一步地，所述在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶包括：
在所述场环区和所述平坦区的氧化层上均涂覆第三厚度的光刻胶，其中第一厚度等于第二厚度和第三厚度之和；
通过曝光显影去除所述平坦区的氧化层上覆盖的第三厚度的光刻胶；
在所述场环区和所述平坦区的氧化层上均涂覆第二厚度的光刻胶。
进一步地，所述第二厚度的光刻胶的分辨率大于所述第三厚度的光刻胶的分辨率。
进一步地，所述在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形包括：
对所述平坦区的氧化层上覆盖的第二厚度的光刻胶进行曝光显影，得到第二厚度的光刻胶的图形；
利用所述光刻胶的图形对所述平坦区的氧化层进行刻蚀，并在刻蚀后去除所述平坦区的氧化层上覆盖的光刻胶，形成所述平坦区的氧化层的图形。
进一步地，所述形成所述平坦区的氧化层的图形之后还包括：
利用所述平坦区形成的氧化层的图形做屏蔽，对所述平坦区的衬底进行刻蚀，形成沟槽图形。
进一步地，所述第一厚度为1-3微米，所述第二厚度为0.1-0.8微米。
本发明实施例还提供了一种高台阶落差的半导体产品，为采用上述的高台 阶落差的半导体产品的制作方法制作而成。
本发明的上述技术方案的有益效果如下：
上述方案中，在存在高台阶落差的第一区域形成比较厚的光刻胶，在平坦的第二区域上形成比较薄的光刻胶，这样在后续对第二区域进行刻蚀时，既可以保证第一区域的高台阶处，有厚的光刻胶覆盖，在刻蚀时不会受到损伤，又可以保证第二区域只被高分辨率的薄光刻胶覆盖，便于形成细线条的图形。
附图说明
图1为高台阶落差的场环区与元胞内部的平坦区的结构示意图；
图2为在场环区和平坦区涂覆较薄的光刻胶的结构示意图；
图3为在场环区和平坦区涂覆较厚的光刻胶的结构示意图；
图4为制作场环区的氧化层之后的结构示意图；
图5为在场环区和平坦区涂覆第一厚度的光刻胶后的结构示意图；
图6为去除平坦区上的光刻胶后的结构示意图；
图7为在平坦区涂覆第二厚度的光刻胶后的结构示意图；
图8为对平坦区第二厚度的光刻胶进行曝光显影后的结构示意图；
图9为进行刻蚀并去除场环区和平坦区的光刻胶后的结构示意图；
图10为在平坦区形成沟槽的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种高台阶落差的半导体产品及其制作方法，采用两次涂胶曝光的方式。第一次在氧化层上涂覆比较厚的光刻胶，进行曝光显影，只将芯片平坦区上涂覆的光刻胶去除，场环区氧化层仍旧被厚的光刻胶覆盖，不进行刻蚀。第二次在氧化层上涂覆比较薄的光刻胶，曝光显影，在平坦区形成细线条的沟槽图形。然后再进行相关的刻蚀。这样就既可以保证场环区氧化层的高台阶处，有厚的光刻胶覆盖，在刻蚀时不会损伤场环区的氧化层，又可 以保证平坦区只被高分辨率的薄光刻胶覆盖，便于形成细线条的沟槽图形。
本发明实施例提供了一种高台阶落差的半导体产品的制作方法，所述制作方法包括：
形成存在高台阶落差的第一区域和平坦的第二区域；
在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶，其中，第二厚度小于第一厚度；
在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形。
本发明的制作方法中，在存在高台阶落差的第一区域形成比较厚的光刻胶，在平坦的第二区域上形成比较薄的光刻胶，这样在后续对第二区域进行刻蚀时，既可以保证第一区域的高台阶处，有厚的光刻胶覆盖，在刻蚀时不会受到损伤，又可以保证第二区域只被高分辨率的薄光刻胶覆盖，便于形成细线条的图形。
其中，本发明实施例中，半导体产品可以为芯片，第一区域可以为芯片存在高台阶落差的场环区，第二区域可以为芯片元胞内部的平坦区，场环区的氧化层比较厚，台阶落差比较高，而平坦区的氧化层比较薄，并且是平整的。具体地，所述在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶包括：
进一步地，所述在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶还可以包括：
在所述场环区和所述平坦区的氧化层上均涂覆第三厚度的光刻胶，其中第一厚度等于第二厚度和第三厚度之和；
通过曝光显影去除所述平坦区的氧化层上覆盖的第三厚度的光刻胶；
在所述场环区和所述平坦区的氧化层上均涂覆第二厚度的光刻胶。
进一步地，所述第二厚度的光刻胶的分辨率可以大于所述第三厚度的光刻胶的分辨率。
进一步地，所述在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形包括：
对所述平坦区的氧化层上覆盖的第二厚度的光刻胶进行曝光显影，得到第二厚度的光刻胶的图形；
利用所述光刻胶的图形对所述平坦区的氧化层进行刻蚀，并在刻蚀后去除所述平坦区的氧化层上覆盖的光刻胶，形成所述平坦区的氧化层的图形。
进一步地，所述形成所述平坦区的氧化层的图形之后还包括：
利用所述平坦区形成的氧化层的图形做屏蔽，对所述平坦区的衬底进行刻蚀，形成沟槽图形。
其中，所述第一厚度可以为1-3微米，所述第二厚度可以为0.1-0.8微米。
本发明实施例还提供了一种高台阶落差的半导体产品，未采用上述制作方法制作而成。
下面结合附图以及一具体实施例对本发明的高台阶落差的半导体产品及其制作方法进行详细介绍，如图4-图10所示，本发明的高台阶落差的半导体产品的制作方法具体包括以下步骤：
步骤a：制作场环区氧化层；
如图4所示，在衬底上形成氧化层，芯片的场环区的氧化层具有高台阶落差，而平坦区的氧化层为平坦的。其中，制作场环区氧化层的工艺与现有技术相同，在此不再赘述。
步骤b：在氧化层上涂覆第三厚度的光刻胶；
如图5所示，在场环区和平坦区的氧化层上均涂覆第三厚度的光刻胶。其中，光刻胶的具体厚度需要根据场环区氧化层台阶的高度确定，以光刻胶能良好覆盖场环区氧化层为佳。
步骤c：去除平坦区氧化层上覆盖的第三厚度的光刻胶；
如图6所示，对氧化层上覆盖的第三厚度的光刻胶进行曝光显影，将平坦区氧化层上覆盖的第三厚度的光刻胶去除，仅保留场环区氧化层上覆盖的第三厚度的光刻胶。
步骤d：在场环区和平坦区的氧化层上涂覆第二厚度的光刻胶；
如图7所示，在平坦区和场环区的氧化层上均涂覆第二厚度的光刻胶，这样场环区的氧化层上覆盖有第一厚度的光刻胶，第一厚度等于第二厚度和第三 厚度之和，具体的光刻胶厚度由平坦区所需形成图形的最小线宽、光刻胶分辨率、光刻胶类型决定，较佳地，第二厚度为0.1-0.8微米，第一厚度为1-3微米。
优选地，第二厚度的光刻胶的分辨率大于所述第三厚度的光刻胶的分辨率，这样更加有利于后续通过第二厚度的光刻胶形成细线条图形。
步骤e：对平坦区氧化层上覆盖的第二厚度的光刻胶进行曝光显影；
如图8所示，对平坦区氧化层上覆盖的第二厚度的光刻胶进行曝光显影，形成所需的细线条图形。
步骤f：对平坦区的氧化层进行刻蚀，并去除光刻胶；
如图9所示，利用平坦区氧化层上覆盖的光刻胶做屏蔽，对平坦区的氧化层进行刻蚀，并在刻蚀后去除平坦区和场环区上覆盖的光刻胶。在刻蚀时，由于场环区氧化层上有足够厚的光刻胶作保护，因此不会对场环区氧化层造成损伤，并且由于平坦区氧化层上覆盖的光刻胶比较薄，因此能够利用氧化层形成所需的细线条图形。
步骤g：在衬底上形成沟槽的图形。
如图10所示，利用平坦区刻蚀出来的氧化层图形做屏蔽，做沟槽的刻蚀，在衬底上形成沟槽的图形。
经过上述步骤a-g即可形成本实施例的高台阶落差的芯片。本实施例采用两次涂胶曝光的方式，第一次在氧化层上涂覆第三厚度的光刻胶，之后曝光显影，只将元胞内部平坦区的光刻胶去除，场环区仍旧被第三厚度的光刻胶覆盖，第二次在平坦区和场环区上涂覆第二厚度的光刻胶，之后曝光显影，在平坦区形成所需的细线条图形，然后再进行相关的刻蚀，这样既可以保护场环区氧化层的高台阶处，有厚的光刻胶覆盖，不会被损伤，又可以保证平坦区只被高分辨率的薄光刻胶覆盖，便于形成细线条的沟槽图形。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种高台阶落差的半导体产品的制作方法，其特征在于，所述制作方法包括：
形成存在高台阶落差的第一区域和平坦的第二区域；
在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶，其中，第二厚度小于第一厚度；
在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形；
所述在所述第一区域上形成第一厚度的光刻胶，在所述第二区域上形成第二厚度的光刻胶包括：
在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶。
2.根据权利要求1所述的高台阶落差的半导体产品的制作方法，其特征在于，所述在芯片的场环区的氧化层上形成第一厚度的光刻胶，在芯片的平坦区的氧化层上形成第二厚度的光刻胶包括：
在所述场环区和所述平坦区的氧化层上均涂覆第三厚度的光刻胶，其中第一厚度等于第二厚度和第三厚度之和；
通过曝光显影去除所述平坦区的氧化层上覆盖的第三厚度的光刻胶；
在所述场环区和所述平坦区的氧化层上均涂覆第二厚度的光刻胶。
3.根据权利要求2所述的高台阶落差的半导体产品的制作方法，其特征在于，所述第二厚度的光刻胶的分辨率大于所述第三厚度的光刻胶的分辨率。
4.根据权利要求1-3中任一项所述的高台阶落差的半导体产品的制作方法，其特征在于，所述在对所述第二区域上的光刻胶进行曝光显影之后，利用得到的光刻胶的图形对所述第二区域进行刻蚀，形成第二区域的图形包括：
对所述平坦区的氧化层上覆盖的第二厚度的光刻胶进行曝光显影，得到第二厚度的光刻胶的图形；
利用所述光刻胶的图形对所述平坦区的氧化层进行刻蚀，并在刻蚀后去除所述平坦区的氧化层上覆盖的光刻胶，形成所述平坦区的氧化层的图形。
5.根据权利要求4所述的高台阶落差的半导体产品的制作方法，其特征在于，所述形成所述平坦区的氧化层的图形之后还包括：
利用所述平坦区形成的氧化层的图形做屏蔽，对所述平坦区的衬底进行刻蚀，形成沟槽图形。
6.根据权利要求1所述的高台阶落差的半导体产品的制作方法，其特征在于，所述第一厚度为1-3微米，所述第二厚度为0.1-0.8微米。
7.一种高台阶落差的半导体产品，其特征在于，为采用权利要求1-6中任一项所述的高台阶落差的半导体产品的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310455332.4A CN104517812B (zh) | 2013-09-29 | 2013-09-29 | 高台阶落差的半导体产品及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310455332.4A CN104517812B (zh) | 2013-09-29 | 2013-09-29 | 高台阶落差的半导体产品及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517812A CN104517812A (zh) | 2015-04-15 |
| CN104517812B true CN104517812B (zh) | 2017-05-03 |
Family
ID=52792954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310455332.4A Active CN104517812B (zh) | 2013-09-29 | 2013-09-29 | 高台阶落差的半导体产品及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517812B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286009A (zh) * | 2007-04-11 | 2008-10-15 | 台湾积体电路制造股份有限公司 | 光掩膜及其制造方法 |
| CN102707568A (zh) * | 2012-06-08 | 2012-10-03 | 北京工业大学 | 多台阶器件结构底层表面的光刻方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151423A (ja) * | 1992-11-10 | 1994-05-31 | Toshiba Corp | 半導体装置の製造方法 |
-
2013
- 2013-09-29 CN CN201310455332.4A patent/CN104517812B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286009A (zh) * | 2007-04-11 | 2008-10-15 | 台湾积体电路制造股份有限公司 | 光掩膜及其制造方法 |
| CN102707568A (zh) * | 2012-06-08 | 2012-10-03 | 北京工业大学 | 多台阶器件结构底层表面的光刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517812A (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| CN105448741A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN205177842U (zh) | 绝缘体上硅类型的衬底和集成电路 | |
| KR101291751B1 (ko) | 반도체 소자와 그 제조 방법 | |
| US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
| CN104241131A (zh) | 金属栅极晶体管的形成方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN104701173B (zh) | FinFET器件及其形成方法 | |
| CN104517812B (zh) | 高台阶落差的半导体产品及其制作方法 | |
| CN103928348B (zh) | 双栅极的分离方法 | |
| CN103227143A (zh) | 浅沟槽隔离工艺 | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| US10170369B1 (en) | Semiconductor device and fabrication method thereof | |
| CN104282767B (zh) | 薄膜晶体管及其制造方法 | |
| CN103337473B (zh) | 保护浅沟槽隔离区的方法 | |
| CN104465349B (zh) | 沟槽栅半导体器件的制造方法 | |
| CN103346087B (zh) | 沟槽式金属氧化物半导体肖特基势垒器件的制造方法 | |
| CN102263062B (zh) | 复合半导体器件的侧壁形成方法 | |
| CN104681538B (zh) | 接触孔及其形成方法 | |
| CN106876338B (zh) | 半导体结构的制作方法 | |
| CN103855034A (zh) | Mos栅极器件的制造方法 | |
| CN107301952B (zh) | 一种平面功率器件中栅极场板与源极和漏极的自对准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220721 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |