CN104465349B - 沟槽栅半导体器件的制造方法 - Google Patents
沟槽栅半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104465349B CN104465349B CN201410663729.7A CN201410663729A CN104465349B CN 104465349 B CN104465349 B CN 104465349B CN 201410663729 A CN201410663729 A CN 201410663729A CN 104465349 B CN104465349 B CN 104465349B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- trench
- groove
- layer
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000011148 porous material Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 102
- 238000001259 photo etching Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000001413 cellular effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 abstract 3
- 239000013078 crystal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅半导体器件的制造方法，包括步骤：光刻刻蚀形成沟槽；淀积第一层多晶硅；对第一层多晶硅进行回刻，回刻工艺将第一层多晶硅填充于沟槽内的孔隙打开；形成第一氧化层；采用光刻刻蚀工艺去除沟槽内的第一层多晶硅顶部表面以及孔隙内的第一氧化层；淀积第二层多晶硅，第二层多晶硅将孔隙填充；采用光刻刻蚀工艺对第二层多晶硅进行回刻形成多晶硅栅垫和沟槽多晶硅栅。本发明能消除沟槽栅内的空洞，降低沟槽栅电阻。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽栅半导体器件的制造方法。
背景技术
现有沟槽栅半导体器件如沟槽栅金氧半场效晶体管(MOSFET)器件往往需要集成静电防护电路(Electro-Static-Discharge，ESD)来防止静电对半导体器件本身带来的损坏。如图1A至图1D所示，是现有沟槽栅半导体器件的制造方法各步骤中的结构示意图；现有方法的主要步骤包括：
如图1A所示，首先在硅衬底101中形成沟槽102，沟槽102位于单元区中。图1A中在硅衬底101上包括有单元区和静电防护区，单元区和静电防护区在图1A中分别位于虚线AA的两侧，图1A中在单元区中仅示意图了一个沟槽102，实际上单元区中可包括多个沟槽102对应的半导体器件。
如图1A所示，淀积栅介质层如栅氧和淀积多晶硅103并进行回刻。多晶硅103由于会在沟槽102顶部先接触从而在沟槽102的内部形成孔隙(poly seam)104。现有方法中多晶硅103回刻后顶部表面低于硅衬底101表面，且需将孔隙104封闭在沟槽102的内部。
现有技术中只所以容易形成孔隙104，其原因是随着集成电路工艺的发展，器件的尺寸变小，对应的沟槽的宽度也自然会变小，如沟槽的宽度会降低到0.2微米以下，这样沟槽顶部的多晶硅很容易形成封口从而形成孔隙104。
如图1B所示，接着形成氧化层105。
如图1C所示，接着形成多晶硅106，该多晶硅106是用于形成静电防护区的接触垫即多晶硅栅垫。采用光刻工艺形成光刻胶图形107定义出多晶硅栅垫的形成位置。
如图1D所示，采用光刻胶图形107为掩膜对多晶硅106进行回刻，回刻将多晶硅栅垫106a区域外的多晶硅106都去除干净，由剩余的多晶硅106组成多晶硅栅垫106a。
由上可知，现有技术中沟槽以及栅氧化层形成后，沟槽内填充多晶硅栅。然后回刻多晶硅栅，然后沉积ESD多晶硅(poly)，再经过曝光，刻蚀，只保留多晶硅栅垫(gate pad)处的多晶硅。在这个过程中，第一次在沟槽内填充多晶硅时，由于间距(pitch)太小(沟槽宽度：0.2μm)，容易在沟槽内形成poly seam，导致栅电阻(Rg)增大。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅半导体器件的制造方法，能消除沟槽栅内的空洞，降低沟槽栅电阻。
为解决上述技术问题，本发明提供的沟槽栅半导体器件的制造方法，其特征在于，沟槽栅半导体器件包括单元区和静电防护区，包括如下步骤：
步骤一、采用光刻刻蚀工艺在硅衬底的所述单元区中形成沟槽。
步骤二、淀积第一层多晶硅，在所述沟槽中所述第一层多晶硅从所述沟槽的底部表面向上和侧面向内生长，所述沟槽的顶部两侧面的所述第一层多晶硅会先接触从而使所述沟槽的中间区域两侧面的所述第一层多晶硅不接触并形成孔隙。
步骤三、对所述第一层多晶硅进行回刻，该回刻工艺将所述沟槽外的所述硅衬底表面的所述第一层多晶硅都去除以及将所述沟槽顶部的所述第一层多晶硅刻蚀到将所述孔隙打开。
步骤四、形成第一氧化层，所述第一氧化层形成于所述沟槽外的所述硅衬底表面、所述第一层多晶硅顶部表面以及所述第一层多晶硅顶部的所述沟槽的侧面和填充于所述沟槽的孔隙内。
步骤五、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义将所述沟槽区域打开；以所述第一光刻胶图形为掩膜去除所述沟槽内的所述第一层多晶硅顶部表面以及所述孔隙内的所述第一氧化层；去除所述第一光刻胶图形。
步骤六、淀积第二层多晶硅，所述第二层多晶硅将所述沟槽内的所述孔隙填充并填满所述第一层多晶硅顶部的所述沟槽，在所述静电防护区中所述第二层多晶硅形成于所述第一氧化层表面。
步骤七、采用光刻工艺形成第二光刻胶图形，该所述第二光刻胶图形将所述静电防护区的多晶硅栅垫定义出来；以所述第二光刻胶图形为掩膜对所述多晶硅栅垫区域外的所述第二层多晶硅进行回刻，该回刻后所述沟槽外以及所述多晶硅栅垫外的所述第二层多晶硅都被去除，所述沟槽内的所述第二层多晶硅回刻到一定深度并由回刻后的所述第二层多晶硅和底部的所述第一层多晶硅组成沟槽多晶硅栅；回刻后去除所述第二光刻胶图形。
进一步的改进是，在形成所述沟槽之后以及淀积所述第一层多晶硅之前，还包括在所述沟槽的侧面和底部表面形成栅介质层的步骤。
进一步的改进是，所述沟槽栅半导体器件为沟槽栅MOSFET。
进一步的改进是，步骤四中采用热氧化或淀积工艺形成所述第一氧化层。
本发明方法通过在对沟槽栅的多晶硅即第一层多晶硅进行回刻时将沟槽中的孔隙打开，孔隙打开后孔隙容易被后续的ESD区域的多晶硅即第二层多晶硅淀积时填充，之后对后续第二层多晶硅进行回刻同时形成ESD区域的多晶硅栅垫和单元区的沟槽的多晶硅栅，其中沟槽中的多晶硅栅由第一和二层多晶硅栅叠加形成，能够消除现有仅采用一层多晶硅形成沟槽多晶硅栅时的空洞即孔隙，从而能降低沟槽多晶硅栅的电阻；另外，和现有方法相比，本发明第一和二层多晶硅都是现有方法中本来就有的工艺，且仅需对第一层多晶硅的回刻深度增加即可实现，并不需要增加额外的光罩，所以本发明的成本低；沟槽栅的孔隙消除和栅电阻的降低能够为产品线宽微缩进而开发更小线宽的产品打下良好的基础。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有沟槽栅半导体器件的制造方法各步骤中的结构示意图；
图2是本发明实施例沟槽栅半导体器件的制造方法；
图3A-图3E是本发明实施例沟槽栅半导体器件的制造方法各步骤中的结构示意图；
图4是本发明实施例方法和现有方法形成的沟槽多晶硅栅电阻的比较曲线。
具体实施方式
如图2所示，是本发明实施例沟槽栅半导体器件的制造方法；如图3A至图3E所示，是本发明实施例沟槽栅半导体器件的制造方法各步骤中的结构示意图；沟槽栅半导体器件包括单元区和静电防护区，较佳为，所述沟槽栅半导体器件为沟槽栅MOSFET。本发明实施例沟槽栅半导体器件的制造方法，包括如下步骤：
步骤一、如图3A所示，采用光刻刻蚀工艺在硅衬底1的所述单元区中形成沟槽2。
图3A中同时示意出了单元区和静电防护区，单元区和静电防护区用虚线BB分开。
步骤二、如图3A所示，淀积第一层多晶硅3，在所述沟槽2中所述第一层多晶硅3从所述沟槽2的底部表面向上和侧面向内生长，所述沟槽2的顶部两侧面的所述第一层多晶硅3会先接触从而使所述沟槽2的中间区域两侧面的所述第一层多晶硅3不接触并形成孔隙4。
孔隙4的形成是由于产品的尺寸不断缩小到一定值后形成的，如当沟槽2的宽度缩小到2微米以下后，容易在所述沟槽2中形成孔隙4。而现有方法中无法消除孔隙4使得产品无法应用于更小的尺寸。
较佳为，在淀积所述第一层多晶硅3之前还包括在所述沟槽2的侧面和底部表面形成栅介质层如栅氧的步骤。
步骤三、如图3A所示，对所述第一层多晶硅3进行回刻，该回刻工艺将所述沟槽2外的所述硅衬底1表面的所述第一层多晶硅3都去除以及将所述沟槽2顶部的所述第一层多晶硅3刻蚀到将所述孔隙4打开。
本步骤三中将所述孔隙4打开为后续在所述孔隙4中继续填充多晶硅奠定基础。
步骤四、如图3B所示，形成第一氧化层5，所述第一氧化层5形成于所述沟槽2外的所述硅衬底1表面、所述第一层多晶硅3顶部表面以及所述第一层多晶硅3顶部的所述沟槽2的侧面和填充于所述沟槽2的孔隙4内。
所述第一氧化层5采用用热氧化或淀积工艺形成。如采用热氧化工艺形成所述第一氧化层5时，热氧化会消耗一定量的所述第一层多晶硅3，使得所述孔隙4的尺寸变大，有利用后续多晶硅的填充。
步骤五、如图3C所示，采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义将所述沟槽2区域打开；以所述第一光刻胶图形为掩膜去除所述沟槽2内的所述第一层多晶硅3顶部表面以及所述孔隙4内的所述第一氧化层5；去除所述第一光刻胶图形。
步骤六、如图3D所示，淀积第二层多晶硅6，所述第二层多晶硅6将所述沟槽2内的所述孔隙4填充并填满所述第一层多晶硅3顶部的所述沟槽2，在所述静电防护区中所述第二层多晶硅6形成于所述第一氧化层5表面。
所述第二层多晶硅6主要用于形成所述静电防护区的多晶硅栅垫6a，第二层多晶硅6在现有方法中也需要采用。
步骤七、如图3E所示，采用光刻工艺形成第二光刻胶图形7，该所述第二光刻胶图形7将所述静电防护区的多晶硅栅垫6a定义出来；以所述第二光刻胶图形7为掩膜对所述多晶硅栅垫6a区域外的所述第二层多晶硅6进行回刻，该回刻后所述沟槽2外以及所述多晶硅栅垫6a外的所述第二层多晶硅6都被去除，也即回刻后在所述静电防护区的所述第二层多晶硅6a作为所述多晶硅栅垫6a，而所述沟槽2内的所述第二层多晶硅6回刻到一定深度并由回刻后的所述第二层多晶硅6和底部的所述第一层多晶硅3组成沟槽多晶硅栅；回刻后去除所述第二光刻胶图形7。
如图4所示，是本发明实施例方法和现有方法形成的沟槽多晶硅栅电阻的比较曲线，其中虚线框201所示的曲线为现有方法形成的沟槽多晶硅栅电阻曲线，虚线框202所示的曲线为本发明实施例方法形成的沟槽多晶硅栅电阻曲线，可以看出本发明实施例方法形成的沟槽多晶硅栅电阻为7.9毫欧(mohm)左右，而现有方法形成的为12毫欧左右，所以本发明实施例方法能有效减少芯片栅电阻即沟槽栅半导体器件芯片的沟槽栅电阻。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种沟槽栅半导体器件的制造方法，其特征在于，沟槽栅半导体器件包括单元区和静电防护区，包括如下步骤：
步骤一、采用光刻刻蚀工艺在硅衬底的所述单元区中形成沟槽；
步骤二、淀积第一层多晶硅，在所述沟槽中所述第一层多晶硅从所述沟槽的底部表面向上和侧面向内生长，所述沟槽的顶部两侧面的所述第一层多晶硅会先接触从而使所述沟槽的中间区域两侧面的所述第一层多晶硅不接触并形成孔隙；
步骤三、对所述第一层多晶硅进行回刻，该回刻工艺将所述沟槽外的所述硅衬底表面的所述第一层多晶硅都去除以及将所述沟槽顶部的所述第一层多晶硅刻蚀到将所述孔隙打开；
步骤四、形成第一氧化层，所述第一氧化层形成于所述沟槽外的所述硅衬底表面、所述第一层多晶硅顶部表面以及所述第一层多晶硅顶部的所述沟槽的侧面和填充于所述沟槽的孔隙内；
步骤五、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义将所述沟槽区域打开；以所述第一光刻胶图形为掩膜去除所述沟槽内的所述第一层多晶硅顶部表面的所述第一氧化层以及所述孔隙内的所述第一氧化层；去除所述第一光刻胶图形；
步骤六、淀积第二层多晶硅，所述第二层多晶硅将所述沟槽内的所述孔隙填充并填满所述第一层多晶硅顶部的所述沟槽，在所述静电防护区中所述第二层多晶硅形成于所述第一氧化层表面；
步骤七、采用光刻工艺形成第二光刻胶图形，该所述第二光刻胶图形将所述静电防护区的多晶硅栅垫定义出来；以所述第二光刻胶图形为掩膜对所述多晶硅栅垫区域外的所述第二层多晶硅进行回刻，该回刻后所述沟槽外以及所述多晶硅栅垫外的所述第二层多晶硅都被去除，所述沟槽内的所述第二层多晶硅回刻到一定深度并由回刻后的所述第二层多晶硅和底部的所述第一层多晶硅组成沟槽多晶硅栅；回刻后去除所述第二光刻胶图形。
2.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：在形成所述沟槽之后以及淀积所述第一层多晶硅之前，还包括在所述沟槽的侧面和底部表面形成栅介质层的步骤。
3.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：所述沟槽栅半导体器件为沟槽栅MOSFET。
4.如权利要求1所述的沟槽栅半导体器件的制造方法，其特征在于：步骤四中采用热氧化或淀积工艺形成所述第一氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663729.7A CN104465349B (zh) | 2014-11-19 | 2014-11-19 | 沟槽栅半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663729.7A CN104465349B (zh) | 2014-11-19 | 2014-11-19 | 沟槽栅半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465349A CN104465349A (zh) | 2015-03-25 |
| CN104465349B true CN104465349B (zh) | 2017-02-22 |
Family
ID=52911220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410663729.7A Active CN104465349B (zh) | 2014-11-19 | 2014-11-19 | 沟槽栅半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465349B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107248494B (zh) * | 2017-07-12 | 2020-09-01 | 南京溧水高新创业投资管理有限公司 | 一种适用于宽尺寸沟槽的多晶硅填充方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1753165A (zh) * | 2004-09-22 | 2006-03-29 | 台湾茂矽电子股份有限公司 | 一种集成电路的制作方法及结构 |
| CN103187288A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796515B1 (ko) * | 2006-09-06 | 2008-01-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성방법 |
| KR20080029646A (ko) * | 2006-09-29 | 2008-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
-
2014
- 2014-11-19 CN CN201410663729.7A patent/CN104465349B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1753165A (zh) * | 2004-09-22 | 2006-03-29 | 台湾茂矽电子股份有限公司 | 一种集成电路的制作方法及结构 |
| CN103187288A (zh) * | 2011-12-29 | 2013-07-03 | 立新半导体有限公司 | 一种带有静电保护功能的沟槽半导体功率器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465349A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057674B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| US7935598B2 (en) | Vertical channel transistor and method of fabricating the same | |
| US10483359B2 (en) | Method of fabricating a power semiconductor device | |
| CN105551964A (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| CN103441061B (zh) | 电容器结构及其制作方法 | |
| CN103915372B (zh) | 半导体器件的形成方法 | |
| TWI559383B (zh) | 閘極結構的接觸窗結構及其形成方法 | |
| CN110491782B (zh) | 沟槽型双层栅mosfet的制造方法 | |
| CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN105931969A (zh) | 终端结构的制造方法 | |
| KR100971420B1 (ko) | 반도체 소자 제조 방법 | |
| CN104465349B (zh) | 沟槽栅半导体器件的制造方法 | |
| CN107452787B (zh) | 沟槽栅极引出结构及其制造方法 | |
| CN104103576A (zh) | 沟槽型双层栅功率mos器件的接触孔工艺方法 | |
| US20140061741A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101094378B1 (ko) | 수직 채널 트랜지스터 및 그의 제조 방법 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN104701174B (zh) | 用于优化中压沟槽栅mos加工工艺的方法 | |
| CN109817528A (zh) | Mos晶体管的制造方法 | |
| CN103903968B (zh) | 一种半导体器件及其制造方法 | |
| CN103730361A (zh) | 半导体器件制造方法 | |
| KR101060715B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN104465350B (zh) | 沟槽多晶硅栅的制造方法 | |
| CN105845579A (zh) | 沟槽型双层栅mos的工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |