CN103730361A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103730361A CN103730361A CN201210382151.9A CN201210382151A CN103730361A CN 103730361 A CN103730361 A CN 103730361A CN 201210382151 A CN201210382151 A CN 201210382151A CN 103730361 A CN103730361 A CN 103730361A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- sti structure
- drain areas
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000002459 sustained effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种半导体晶体管的制造方法，在本发明中，在形成半导体器件的栅极线条和源漏区域之后，通过两次刻蚀STI结构，暴露出源漏区域下方的半导体衬底的部分侧面，并以此侧面对衬底进行湿法腐蚀，形成SON晶体管。本发明形成SON晶体管的步骤简明，便于控制，在形成具有低泄漏电流的SON晶体管的同时，不会过多增加工艺成本和复杂性。
Description
技术领域
本发明涉及半导体器件制造方法领域，特别地，涉及一种SON(Silicon on nothing)晶体管的制造方法。
背景技术
随着半导体晶体管器件的特征尺寸进入100纳米以下，短沟道效应(Short Channel Effect)变得越来越严重，同时，漏电流导致的功耗达到难以忽略的程度。为此，研究人员开发出一种新型的晶体管结构，即SON(Silicon on nothing)晶体管。顾名思义，SON晶体管指的是晶体管源漏区域和/或沟道区域下方既没有半导体衬底(如单晶硅衬底)也没有绝缘衬底(如SOI)，通常仅为空洞。这种结构的晶体管，由于晶体管源漏区域和/或沟道区域的下方被掏空，因而并无泄漏电流的通道，有利于在深亚微米领域保持晶体管的较低功耗。
然而，SON晶体管的制造工序通常比较复杂，对现有的晶体管制造工艺需要做很大程度的改变，阻碍了该类型晶体管的实际应用。因此，需要开发出一种新的SON晶体管的制造方法，能够简单有效地形成晶体管源漏区域和/或沟道区域的下方空洞，从而更好地完成晶体管的制备。
发明内容
本发明提供一种SON晶体管的制造方法，用于在现有制造工艺基础上更为简便地形成SON晶体管。
根据本发明的一个方面，本发明提供一种半导体器件制造方法，其包括如下步骤：
提供半导体衬底，在该半导体衬底上形成STI结构，栅极线条，栅极侧墙和源漏区域，所述栅极线条包括栅极绝缘层，栅极，栅极硬掩膜，所述栅极线条的两端位于所述STI结构之上；
首次刻蚀部分厚度的所述STI结构，使所述STI结构的上表面低于所述源漏区域的底面；
全面地沉积侧壁保护材料，并通过各向异性刻蚀，去除半导体器件结构上表面上的所述侧壁保护材料，仅保留位于半导体器件结构侧面的所述侧壁保护材料，从而形成侧壁保护层；
再次刻蚀部分厚度的所述STI结构，暴露出所述源漏区域下方的所述半导体衬底的部分侧面；
以暴露出的所述源漏区域下方的所述半导体衬底的部分侧面为反应界面，对所述半导体衬底进行湿法腐蚀，使所述源漏区域下方的所述半导体衬底被部分或全部去除，形成空洞。
根据本发明的一方面，所述半导体衬底进行湿法腐蚀，还包括使所述源漏区域之间的沟道区下方的所述半导体衬底被部分或全部去除。
根据本发明的一方面，在形成所述空洞之后，进行所述STI结构的电介质回填，填补被刻蚀去除的所述STI结构中的电介质。
根据本发明的一方面，所述侧壁保护层的材料为氧化硅、氮化硅或高K绝缘材料，厚度为1-100nm；所述侧壁保护层的高K绝缘材料为氧化铪；所述侧壁保护层的厚度优选为10-30nm。
根据本发明的一方面，在首次刻蚀部分厚度的所述STI结构之前，形成保护介质层，所述保护介质层用以保护晶体管有源区，使晶体管有源区不会在两次刻蚀所述STI结构和湿法腐蚀所述半导体衬底时受到损伤。
本发明的优点在于：在形成半导体器件的栅极线条和源漏区域之后，通过两次刻蚀STI结构，暴露出源漏区域下方的半导体衬底的部分侧面，并以此侧面对衬底进行湿法腐蚀，形成SON晶体管。本发明形成SON晶体管的步骤简明，便于控制，在形成具有低泄漏电流的SON晶体管的同时，不会过多增加工艺成本和复杂性。
附图说明
图1-11本发明提供的半导体器件制造方法流程示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，特别地涉及一种SON(Silicon on nothing)晶体管的制造方法。下面，参见附图1-11，将详细描述本发明提供的半导体器件制造方法。
首先，参见附图1-3，其中，图2为本发明所针对器件的俯视图，图1为图2中沿AA方向的剖面示意图，图3为图2中沿BB方向的剖面示意图。参见附图1，在半导体衬底1上形成有源漏区域2，栅极绝缘层3，栅极4，栅极侧墙5，栅极硬掩膜6，STI结构7，以及源漏接触硅化物(未图示)。具体步骤包括：首先光刻出STI结构的图形，进行刻蚀和介电材料的填充，形成STI结构7；接着，沉积栅极绝缘层材料、栅极材料以及硬掩膜材料，进行光刻，图案化形成栅极线条，其包括栅极绝缘层3，栅极4和栅极硬掩膜6；接着，全面沉积栅极侧墙材料，并进行各向异性刻蚀，形成栅极侧墙5；在此之后，自对准地刻蚀半导体衬底1，形成源漏区域凹槽，然后进行源漏区域外延，形成源漏区域2。值得注意的是，参见图2和图3，本发明中栅极4的线条的两端坐落在STI结构7上。可选择地，在形成上述结构之后，全面地形成保护介质层(未图示)，可以是一层或多层，该保护介质层用以保护晶体管有源区，使晶体管有源区不会在随后的两次刻蚀STI结构和湿法腐蚀半导体衬底时受到损伤。
接着，首次刻蚀部分厚度的STI结构7，具体参见图4和图5，分别为器件在该步工艺后沿图2中AA和BB方向的剖面示意图。具体包括：涂敷以及图案化光刻胶(未图示)，暴露出STI结构7所对应的位置，首先对之前形成的保护介质层进行刻蚀(如果之前形成有保护介质层)，接着，对STI结构7进行刻蚀，直至STI结构7的上表面低于源漏区域2的底面，参见附图4，之后，去除光刻胶。另外，如图5所示，由于BB方向上，栅极4的线条两端坐落于STI结构7之上，因此，被栅极4线条两端覆盖的部分STI结构7并未被刻蚀。
接着，形成侧壁保护层8，参见图6、图7和图8，分别为器件在该步工艺后的俯视图以及俯视图中沿AA和BB方向的剖面示意图。具体包括：全面地沉积侧壁保护材料(未图示)，采用覆盖特性良好的沉积工艺，使侧壁保护材料覆盖器件结构的上表面和侧面；接着，通过各向异性刻蚀，去除器件结构上表面上的侧壁保护材料，而仅保留位于器件结构侧面的侧壁保护材料，从而形成侧壁保护层8。侧壁保护层8在后续的腐蚀工艺中可以保护源漏区域免于损伤。为了实现这一目的，侧壁保护层8的材料为氧化硅或氮化硅，或高K绝缘材料，如氧化铪等，侧壁保护层8的厚度为1-100nm，优选为10-30nm。
接着，再次刻蚀部分厚度的STI结构7，参见图9和图10，分别为器件在该步工艺后沿图6中AA和BB方向的剖面示意图。通过该步刻蚀工艺，由于STI结构7的上表面进一步下降，因此，源漏区域2下方的半导体衬底侧面被部分暴露出，如图9中虚线圈所指示的部位，而在沿BB方向，由于STI结构7的有一部分被栅极4的线条覆盖，因此，在该步骤工艺后，暴露出的仍然是STI结构7的侧面，在这一方向上，衬底材料并未暴露出，参见附图10中虚线圈所指示的部位。
接着，采用湿法腐蚀源漏区域2下方的半导体衬底材料，形成空洞9，参见附图11。由于在上一步骤之后，源漏区域2下方的半导体衬底侧面被部分暴露出，因此，湿法腐蚀液以此暴露的半导体衬底侧面为反应界面，开始对半导体衬底进行腐蚀，通过控制湿法腐蚀工艺参数，可以使源漏区域2下方的半导体衬底被部分或全部腐蚀去除，同时，也可使源漏区域之间的沟道区下方的半导体衬底被部分或全部腐蚀去除，这样就形成SON(Silicon on nothing)晶体管。可选地，如果沟道区下方的半导体材料被完全刻蚀掉，则不需要HALO工艺，使整个晶体管制造工艺简单，同时也避免了离子注入造成的源漏区域外延层的损坏，导致应力减小。同时，可选地，当两个的空洞9连接在一起时，由于栅极4的线条两端坐落在STI结构7之上，器件结构会得到此部分STI结构的支撑，不会因为源漏区域以及沟道区下方的衬底被掏空而塌陷。
在形成空洞9之后，可以进行STI结构7的电介质回填，填补被刻蚀去除的STI结构中的电介质。之后可以进行互连线的制造，以完成整个晶体管和集成电路的制造。
至此，已经完全描述了本发明提供的半导体器件制造方法。在本发明中，在形成半导体器件的栅极线条和源漏区域之后，通过两次刻蚀STI结构，暴露出源漏区域下方的半导体衬底的部分侧面，并以此侧面对衬底进行湿法腐蚀，形成SON晶体管。本发明形成SON晶体管的步骤简明，便于控制，在形成具有低泄漏电流的SON晶体管的同时，不会过多增加工艺成本和复杂性。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
Claims (7)
1.一种半导体器件制造方法，其特征在于，包括如下步骤：
提供半导体衬底，在该半导体衬底上形成STI结构，栅极线条，栅极侧墙和源漏区域，所述栅极线条包括栅极绝缘层，栅极，栅极硬掩膜，所述栅极线条的两端位于所述STI结构之上；
首次刻蚀部分厚度的所述STI结构，使所述STI结构的上表面低于所述源漏区域的底面；
全面地沉积侧壁保护材料，并通过各向异性刻蚀，去除半导体器件结构上表面上的所述侧壁保护材料，仅保留位于半导体器件结构侧面的所述侧壁保护材料，从而形成侧壁保护层；
再次刻蚀部分厚度的所述STI结构，暴露出所述源漏区域下方的所述半导体衬底的部分侧面；
以暴露出的所述源漏区域下方的所述半导体衬底的部分侧面为反应界面，对所述半导体衬底进行湿法腐蚀，使所述源漏区域下方的所述半导体衬底被部分或全部去除，形成空洞。
2.根据权利要求1所述的方法，其特征在于，所述半导体衬底进行湿法腐蚀，还包括使所述源漏区域之间的沟道区下方的所述半导体衬底被部分或全部去除。
3.根据权利要求1所述的方法，其特征在于，在形成所述空洞之后，进行所述STI结构的电介质回填，填补被刻蚀去除的所述STI结构中的电介质。
4.根据权利要求1所述的方法，其特征在于，所述侧壁保护层的材料为氧化硅、氮化硅或高K绝缘材料，厚度为1-100nm。
5.根据权利要求4所述的方法，其特征在于，所述侧壁保护层的高K绝缘材料为氧化铪。
6.根据权利要求4所述的方法，其特征在于，所述侧壁保护层的厚度优选为10-30nm。
7.根据权利要求1所述的方法，其特征在于，在首次刻蚀部分厚度的所述STI结构之前，形成保护介质层，所述保护介质层用以保护晶体管有源区，使晶体管有源区不会在两次刻蚀所述STI结构和湿法腐蚀所述半导体衬底时受到损伤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382151.9A CN103730361B (zh) | 2012-10-10 | 2012-10-10 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382151.9A CN103730361B (zh) | 2012-10-10 | 2012-10-10 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730361A true CN103730361A (zh) | 2014-04-16 |
| CN103730361B CN103730361B (zh) | 2018-02-13 |
Family
ID=50454383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210382151.9A Active CN103730361B (zh) | 2012-10-10 | 2012-10-10 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730361B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576027A (zh) * | 2014-10-17 | 2016-05-11 | 中国科学院微电子研究所 | 半导体衬底、器件及其制造方法 |
| CN108649015A (zh) * | 2018-05-18 | 2018-10-12 | 上海华虹宏力半导体制造有限公司 | Son器件的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040235262A1 (en) * | 2003-05-20 | 2004-11-25 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
| CN1681103A (zh) * | 2004-03-05 | 2005-10-12 | 三星电子株式会社 | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 |
| US20060157789A1 (en) * | 2002-09-19 | 2006-07-20 | Kazumi Inoh | Semiconductor device with a cavity therein and a method of manufacturing the same |
| JP2007035676A (ja) * | 2005-07-22 | 2007-02-08 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| CN101814523A (zh) * | 2009-02-24 | 2010-08-25 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20110121391A1 (en) * | 2009-11-23 | 2011-05-26 | Stmicroelectronics (Crolles 2) Sas | Method for manufacturing a suspended membrane and dual-gate mos transistor |
| US20120199941A1 (en) * | 2009-10-08 | 2012-08-09 | International Business Machines Corporation | Semiconductor device having silicon on stressed liner (sol) |
-
2012
- 2012-10-10 CN CN201210382151.9A patent/CN103730361B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157789A1 (en) * | 2002-09-19 | 2006-07-20 | Kazumi Inoh | Semiconductor device with a cavity therein and a method of manufacturing the same |
| US20040235262A1 (en) * | 2003-05-20 | 2004-11-25 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
| CN1681103A (zh) * | 2004-03-05 | 2005-10-12 | 三星电子株式会社 | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 |
| JP2007035676A (ja) * | 2005-07-22 | 2007-02-08 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| CN101814523A (zh) * | 2009-02-24 | 2010-08-25 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20120199941A1 (en) * | 2009-10-08 | 2012-08-09 | International Business Machines Corporation | Semiconductor device having silicon on stressed liner (sol) |
| US20110121391A1 (en) * | 2009-11-23 | 2011-05-26 | Stmicroelectronics (Crolles 2) Sas | Method for manufacturing a suspended membrane and dual-gate mos transistor |
Non-Patent Citations (3)
| Title |
|---|
| G. BIDAL ET AL: ""Folded fully depleted FET using Silicon-On-Nothing technology as a highly W-scaled planar solution"", 《SOLID-STATE ELECTRONICS》 * |
| MALGORZATA JURCZAK ET AL: ""Silicon-on-Nothing (SON)—an Innovative Process for Advanced CMOS"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
| 林成鲁: "《SOI-纳米技术时代的高端硅基材料 》", 30 June 2009, 中国科学技术大学出版社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576027A (zh) * | 2014-10-17 | 2016-05-11 | 中国科学院微电子研究所 | 半导体衬底、器件及其制造方法 |
| CN108649015A (zh) * | 2018-05-18 | 2018-10-12 | 上海华虹宏力半导体制造有限公司 | Son器件的制备方法 |
| CN108649015B (zh) * | 2018-05-18 | 2020-12-11 | 上海华虹宏力半导体制造有限公司 | Son器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103730361B (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704974B2 (en) | Process of manufacturing Fin-FET device | |
| CN104425366B (zh) | 半导体结构的形成方法 | |
| CN106653841A (zh) | 半导体结构及其形成方法 | |
| CN104103516A (zh) | 浅沟槽隔离结构及其形成方法 | |
| US9978602B2 (en) | Method of making a transistor | |
| CN106033742A (zh) | 半导体结构的形成方法 | |
| CN104124168A (zh) | 半导体结构的形成方法 | |
| TW201703140A (zh) | 半導體裝置及其製作方法 | |
| EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
| CN106158628B (zh) | 半导体结构及其制作工艺 | |
| JP2011216651A (ja) | 半導体装置の製造方法 | |
| KR100895943B1 (ko) | 반도체 고전압 소자 제조 방법 | |
| CN103730361A (zh) | 半导体器件制造方法 | |
| CN102956496B (zh) | 鳍式场效应晶体管的制造方法、鳍式场效应晶体管 | |
| CN106328705B (zh) | 具有栅极结构的鳍状半导体元件及其制作方法 | |
| CN104517888A (zh) | 一种制作半导体器件的方法 | |
| CN103632978B (zh) | 半导体结构的形成方法 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| KR101087918B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103165461B (zh) | 制作半导体器件的方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN104979205B (zh) | 晶体管的形成方法 | |
| CN102226988A (zh) | 双沟槽隔离结构的形成方法 | |
| CN108831829B (zh) | 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| CN101459133B (zh) | 双层多晶硅自对准栅结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220428 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TR01 | Transfer of patent right |