CN104779195A - 一种浅沟槽隔离结构的制备方法 - Google Patents

一种浅沟槽隔离结构的制备方法 Download PDF

Info

Publication number
CN104779195A
CN104779195A CN201510179659.2A CN201510179659A CN104779195A CN 104779195 A CN104779195 A CN 104779195A CN 201510179659 A CN201510179659 A CN 201510179659A CN 104779195 A CN104779195 A CN 104779195A
Authority
CN
China
Prior art keywords
layer
groove
oxide layer
preparation
line style
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510179659.2A
Other languages
English (en)
Inventor
肖天金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510179659.2A priority Critical patent/CN104779195A/zh
Publication of CN104779195A publication Critical patent/CN104779195A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制备方法，在沟槽中形成线型氧化层之后，引入线型非晶硅层，来消耗后续的对所述隔离介质层进行水蒸汽退火步骤中产生的H2O及其它含氧基团，进而阻止了形成的H2O及其它含氧基团向半导体衬底中的扩散，且该线型非晶硅层在水蒸汽退火时，替代沟槽侧壁的半导体衬底而被消耗并完全转化为SiO2，成为沟槽中隔离介质层的一部分，由此可以避免水蒸汽退火过程对沟槽侧壁的有源区边界的氧化，降低了沟槽侧壁半导体衬底材料的消耗，减少了有源区临界尺寸(AA CD)缩小，同时避免沟槽填充的隔离介质内部的空洞或缝隙缺陷。

Description

一种浅沟槽隔离结构的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的制备方法。
背景技术
随着集成电路的发展，现代的CMOS芯片通常在一块普通的硅衬底材料上集成数以百万计的有源器件(即NMOS晶体管和PMOS晶体管)，然后通过特定的连接实现各种复杂的逻辑功能或模拟功能，而除了这些特定的功能以外，在电路的设计过程中，通常假设不同的器件之间一般是没有其他的互相影响的。因此在集成电路制造中必须能够把器件隔离开来，这就需要隔离技术。
随着器件向深亚微米发展，隔离技术由局部氧化(Local Oxidation of Silicon，LOCOS)工艺发展成为浅沟槽隔离(STI)技术。业界常用的浅沟槽隔离(STI)方法主要包括以下步骤：首先，在硅衬底上依次沉积氧化层、氮化硅层，并在氮化硅层上形成图形化的光刻胶层；之后以该图形化的光刻胶层为掩膜刻蚀氮化硅层、氧化层和衬底，从而形成沟槽，并定义出有源区(Active Area)；接着在沟槽内生长线型氧化层(Liner Oxide)，以改善硅衬底与后续填充的氧化物的界面特性；随后进行高温退火(High Temperature Anneal)以释放应力，优化氧化层的质量；然后在这些沟槽中填入氧化物材料(如SiO2材料)作为隔离材料；最后进行高温退火(High Temperature Anneal)以释放应力，并密化沟槽中的氧化物材料。上述的隔离工艺可以完全消除局部氧化(LOCOS)隔离工艺所特有的氧化层边缘的鸟嘴形状，由此可以形成更小的器件隔离区。
随着器件尺寸降到65纳米以下，对浅沟槽的SiO2填充工艺的能力要求更高，SiO2填充工艺需要由高浓度等离子体(High Density Plasma,HDP)工艺发展成为高深宽比(High Aspect Ratio Process，HARP)工艺。HARP的反应物之一是硅酸乙酯(分子式是Si(OC2H5)4)，在O3的氧化作用下生成SiO2，能在沟槽内生长一种高度均匀的氧化物薄膜，但在薄膜中化学键结构中仍有一些未形成SiO2网状结构的“-OH”键，由此导致在沟槽内留下裂缝或者空隙，常用消除HARP留下的裂缝或者空隙的方法为水蒸汽退火，“-OH”化学键会在水蒸汽退火中伴随脱水反应，从而达到修复空隙的结果，反应方程式如下:
…～Si-O-H+H-O-Si～…→…Si-O-Si…+H2O
由于水蒸汽退火在消除HARP工艺裂缝或者空隙的同时会对半导体衬底(沟槽侧壁)的硅衬底产生氧化作用，使有源区(Active Area)的Si会被消耗，从而造成有源区临界尺寸(Critical Dimension)缩小，从而导致后续制程中有源区的关键尺寸(CD)很难控制，有源区的临界尺寸缩小会影响器件的饱和电流，进而影响到整个器件的性能。所以，在退火处理后得到规定的有源区(ActiveArea)的临界尺寸为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制备方法，可以有效克服水蒸汽退火时H2O及其它含氧基团的扩散，避免造成对有源区边界的硅损耗，从而避免有源区临界尺寸的缩小。
为了克服以上问题，本发明提供了一种浅沟槽隔离结构的制备方法，包括：
提供一半导体衬底，在所述半导体衬底中形成沟槽；
在所述沟槽的表面形成线型氧化层；
在所述线型氧化层的表面形成线型非晶硅层；
在所述沟槽中填充隔离介质层；
对所述隔离介质层进行水蒸汽退火。
进一步的，在所述半导体衬底中形成沟槽的步骤包括：
在所述半导体衬底表面依次形成氧化层和氮化硅层；
采用浅沟槽隔离刻蚀工艺依次刻蚀所述氮化硅层、氧化层以及半导体衬底，以在所述半导体衬底中形成沟槽；
对所述沟槽进行原位表面清洗。
进一步的，对所述沟槽进行表面清洗的步骤是在酸槽设备中进行的，所使用的化学品包括DHF清洗液、SC1清洗液和SC2清洗液中的至少一种。
进一步的，在对所述沟槽进行表面清洗的步骤之前，还包括对所述沟槽侧壁的氮化硅层进行湿法刻蚀，直至暴露出所述氮化硅层下方的氧化层的步骤。
进一步的，所述沟槽的侧壁所刻蚀的氮化硅层的宽度为
进一步的，所述线型氧化层的形成工艺为原子层沉积工艺、炉火氧化工艺或原位水汽氧化工艺。
进一步的，所述线型氧化层在所述沟槽的表面的形成厚度为
进一步的，所述线型氧化层为氧化层或氮氧化层。
进一步的，采用原子层沉积工艺来沉积所述氮化层，采用原位水蒸气氧化工艺来氧化所述氮化层，所述氮氧化层包括被氧化的所述氮化层和与所述沟槽表面接触的所述氮化层。
进一步的，采用低压气相化学沉积(LPCVD)方式形成所述线型非晶硅层。
进一步的，所述线型非晶硅层在所述线型氧化层的表面的形成厚度为
进一步的，所述隔离介质层的材料为二氧化硅。
与现有技术相比，本发明提出的浅沟槽隔离结构的制备方法，在沟槽中形成线型氧化层之后，引入线型非晶硅层，来消耗后续的对所述隔离介质层进行水蒸汽退火步骤中产生的H2O及其它含氧基团，进而阻止了形成的H2O及其它含氧基团向半导体衬底中的扩散，且该线型非晶硅层在水蒸汽退火时，替代沟槽侧壁的半导体衬底而被消耗并完全转化为SiO2，成为沟槽中隔离介质层的一部分，由此可以避免水蒸汽退火过程对沟槽侧壁的有源区边界的氧化，降低了沟槽侧壁半导体衬底材料的消耗，减少了有源区临界尺寸(AA CD)缩小，同时避免沟槽填充的隔离介质内部的空洞或缝隙缺陷。
附图说明
图1是本发明具体实施例的浅沟槽隔离结构的制备方法流程示意图；
图2A至2F是本发明具体实施例的浅沟槽隔离结构的制备方法中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。以下将结合附图1和图2A至2F和具体实施例对浅沟槽隔离结构的制备方法作进一步详细说明。其中，图2A为半导体衬底的有源区上有氮化硅沉积后的器件结构剖面示意图，图2B为半导体衬底中沟槽刻蚀后的器件结构剖面示意图，图2C为氮化硅后拉工艺后的器件结构剖面示意图，图2D为沟槽中有线型氧化层形成后的器件结构剖面示意图，图2E为沟槽中有线型非晶硅层形成后的器件结构剖面示意图，图2F为水蒸汽退火后的器件结构剖面示意图。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参考图1，本发明提供了一种浅沟槽隔离结构的制备方法，包括：
S1，提供一半导体衬底，在所述半导体衬底中形成沟槽；
S2，在所述沟槽的表面形成线型氧化层；
S3，在所述线型氧化层的表面形成线型非晶硅层；
S4，在所述沟槽中填充隔离介质层；
S5，对所述隔离介质层进行水蒸汽退火。
请参考图2A和图2B，在步骤S1中，首先，在半导体衬底100表面上从下至上依次覆盖氧化层101和氮化硅层102；接着，在氮化硅层102上形成光刻胶层103；然后，对该光刻胶层103图形化以定义有源区和浅沟槽隔离区，并形成界定浅沟槽的开口。以该图形化的光刻胶层103为掩膜，执行浅沟槽刻蚀工艺，具体地，干法刻蚀覆盖半导体衬底100表面的氮化硅层102和氧化层101，直至在半导体衬底100中形成沟槽104，沟槽104用以形成隔离有源区的浅沟槽隔离结构。本实施例中，提供的半导体衬底100可以为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。氧化层101一般为二氧化硅层或氮氧化硅层，氧化层101和氮化硅层102的制备均采用本领域技术人员熟知的工艺，在此不作赘述。刻蚀形成的沟槽104可以为V型或U型槽。
较佳的，浅沟槽刻蚀工艺后，对所述沟槽104进行原位表面清洗，具体地，所使用DHF清洗液、SC1清洗液和SC2清洗液中的至少一种，在酸槽设备中清洗沟槽表面，去除沟槽104表面的颗粒和自然氧化层，得到清洁的浅沟槽表面，有利于后续线型氧化层的生长。其中，DHF(HF)清洗液可以选用20℃～25℃DHF，以腐蚀掉沟槽内表面的自然氧化膜，同时沟槽内表面的硅几乎不被腐蚀；SC1(Ammonium hydroxide/hydrogen per ox ide/DI water mixture，APM)清洗液可以选用30℃～80℃的NH4OH/H2O2/H2O，其配方为：NH4OH:H2O2：H2O＝1:1:5～1:2:7，由于H2O2的作用，沟槽内表面有一层自然氧化膜(SiO2)，呈亲水性，沟槽内表面和粒子之间可被清洗液浸透，同时自然氧化膜被NH4OH腐蚀，因此附着在沟槽内表面的颗粒便落入清洗液中，从而达到去除粒子的目的，且在NH4OH腐蚀硅片表面的同时，H2O 2又在沟槽内表面形成新的氧化膜，保护沟槽表面；SC2(Hydrochloric acid/hydrogen peroxide/DI water mixture，HPM)清洗液可以选用65℃～80℃的HCl/H2O2/H2O，其配方为：HCl/:H2O2:H2O＝1:1:6～1:2:8，可溶解浅沟槽刻蚀时残留的碱金属离子和铝、铁及镁之氢氧化物，另外盐酸HCl中氯离子与残留金属离子发生络合反应形成易溶于水溶液的络合物，可从沟槽的底层去除金属污染物。
请参考图2C，较佳的，浅沟槽刻蚀工艺形成沟槽104后，进一步地对氮化硅层102进行侧向刻蚀，即回拉(或称后拉)刻蚀氮化硅层102。具体地，将位于沟槽104上部侧壁的氮化硅层102的一部分刻蚀掉，暴露出氮化硅层102下方的氧化层101，其中被刻蚀掉的氮化硅层的宽度可为即氮化硅层102回拉宽度可为该刻蚀氮化硅层的工艺可采用湿法刻蚀工艺。通过将氮化硅层102刻蚀掉一部分，来增大沟槽104的顶部开口，如此在后续隔离介质层填充沟槽104时，不易产生空洞，有利于隔离介质层填满沟槽104。
请参考图2D，在步骤S2中，在沟槽104的表面形成低缺陷和高致密度的线型氧化层105，以改善半导体衬底100与沟槽104中后续填充的氧化物的界面特性。线型氧化层105可以为氧化硅(SiO2)层，其形成工艺为原子层沉积工艺、炉管氧化工艺(Furnace Oxide)或原位水蒸气氧化工艺(ISSG Oxide，in-situ steamgeneration Oxide)，厚度约为例如，一种具体工艺条件如下：在工艺温度为1050℃、工作压力为9Torr、通入的H2的流量为10slm、通入的O2的流量为20slm的ISSG条件下生长出最终厚度为的线型氧化硅层。线型氧化层105不仅能够改善硅衬底与后续填充的氧化物的界面特性，而且能够在后续的退火工艺中，阻挡隔离介质中的含氧基团向有源区的扩散，避免对有源区边界的氧化，从而大大减少有源区临界尺寸(AA CD)缩小；并且线型氧化层还能够阻挡后续退火工艺中形成的H2O及其它含氧基团扩散到半导体衬底中造成硅的损耗，避免造成有源区临界尺寸的减小。
在本发明的其它实施例中，线型氧化层105还可以为氮氧化硅(SiOxNy)层，其形成工艺为原子层沉积和氧化工艺的组合，具体地，首先，采用原子层沉积工艺在沟槽104的内表面沉积氮化层，原子层沉积工艺所采用的反应气体可以包括：SiH2Cl2和NH3，经过多次循环可以得到氮化层所需的厚度，氮化层的材料可以为氮化硅；然后，采用原位水蒸气氧化工艺(ISSG)氧化氮化层和沟槽表面，在沟槽104的内表面形成线型的氮氧化层，原位水蒸气氧化工艺(所采用的反应气体可以为H2和O2的混合气体，氮氧化层的材料可以为氮氧化硅。需要说明的是，在氧化氮化层的过程中，也不可避免氧化掉沟槽侧壁的表面，最终形成的氮氧化层不仅可以提高浅沟槽的圆滑度和改善沟槽内的应力环境，而且可以有效地减少有源区临界尺寸缩小。这是因为：一方面对沟槽侧壁的氧化，可以圆滑沟槽的顶部拐角和去除刻蚀过程中在沟槽表面引入的损伤，从而缓解沟槽内的应力，从而有利于后续沟槽的充分填充；并且，由于是在沉积了氮化层之后再进行氧化，所以可以避免直接对沟槽侧壁进行氧化带来的沟槽侧壁材料的严重损耗，进而增加了后续退火过程中含氧基团或形成的H2O向半导体衬底中的扩散的难度，由此可以避免对有源区边界的氧化，避免有源区临界尺寸的缩小；另一方面，氮氧化层不仅可以作为后续沟槽填充的过渡性材料，可以使高深宽比填充工艺表面沉积变慢，有效避免导致填充的隔离介质内部的空洞或缝隙缺陷，例如，防止U型或V型沟槽填充过程中由于表面沉积速度较快造成沟槽上端边角堵塞等；氮氧化层还可以有效阻止后续退火过程中含氧基团或形成的H2O，避免对有源区边界的氧化，从而减少有源区临界尺寸的缩小。
较佳的，在步骤S2和S3之间，进行高温退火(High Temperature Anneal)以释放应力，优化线型氧化层105的质量。
请参考图2E，在步骤S3中，采用低压气相化学沉积(LPCVD)方式，在步骤S2形成的沟槽表面形成线型非晶硅层106。本实施例中，线型非晶硅层106厚度为例如，一种具体工艺条件如下：沉积温度为530℃，压力0.15Torr，厚度为线型非晶硅层106可以在后续的水蒸气退火修复HARP空隙过程中被完全氧化，成为沟槽中隔离介质层的一部分，可以完全消除局部氧化(LOCOS)隔离工艺所特有的氧化层边缘的鸟嘴形状以及沟槽填充的隔离介质内部的空洞或缝隙缺陷，由此可以形成更小的器件隔离区；同时能够消耗水蒸汽退火步骤中产生的H2O及其它含氧基团，阻止H2O及其它含氧基团向半导体衬底中的扩散，且能够替代沟槽侧壁的半导体衬底而被消耗，由此可以避免水蒸汽退火过程对沟槽侧壁的有源区边界的氧化，降低了沟槽侧壁半导体衬底材料的消耗，减少了有源区临界尺寸(AA CD)缩小。
请参考图2F，在步骤S4中，采用高深宽比工艺(HARP)对内表面覆盖线型非晶硅层106沟槽104进行隔离介质层107的填充(filling)。
请继续参考图2F，在步骤S5中，对填充的隔离介质层107进行水蒸汽退火。该步骤中，水蒸气退火可以释放应力，对隔离介质层107致密(densify)化，修复HARP中的空隙，并将线型非晶硅层完全氧化，最后在沟槽中形成无空隙的浅沟槽隔离(shallow trench isolation，简称STI)结构。
需要指出的是，本发明中在步骤S5之后的过程还可以包括平坦化及清洗等常规步骤，上述工艺均为本领域技术人员所熟知的加工过程，在此不作赘述。
综上所述，本发明的浅沟槽隔离结构的制备方法，在沟槽中形成线型氧化层之后，引入线型非晶硅层，来消耗后续的对所述隔离介质层进行水蒸汽退火步骤中产生的H2O及其它含氧基团，进而阻止了形成的H2O及其它含氧基团向半导体衬底中的扩散，且该线型非晶硅层在水蒸汽退火时，替代沟槽侧壁的半导体衬底而被消耗并完全转化为SiO2，成为沟槽中隔离介质层的一部分，由此可以避免水蒸汽退火过程对沟槽侧壁的有源区边界的氧化，降低了沟槽侧壁半导体衬底材料的消耗，减少了有源区临界尺寸(AA CD)缩小，同时避免沟槽填充的隔离介质内部的空洞或缝隙缺陷。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底中形成沟槽；
在所述沟槽的表面形成线型氧化层；
在所述线型氧化层的表面形成线型非晶硅层；
在所述沟槽中填充隔离介质层；
对所述隔离介质层进行水蒸汽退火。
2.如权利要求1所述的制备方法，其特征在于，在所述半导体衬底中形成沟槽的步骤包括：
在所述半导体衬底表面依次形成氧化层和氮化硅层；
采用浅沟槽隔离刻蚀工艺依次刻蚀氮化硅层、氧化层以及半导体衬底，以在半导体衬底中形成沟槽；
对所述沟槽进行原位表面清洗。
3.如权利要求2所述的制备方法，其特征在于，对所述沟槽进行原位表面清洗的步骤是在酸槽设备中进行的，所使用的化学品包括DHF清洗液、SC1清洗液和SC2清洗液中的至少一种。
4.如权利要求2所述的浅沟槽隔离结构的制备方法，其特征在于，在对所述沟槽进行原位表面清洗的步骤之前，还包括对所述沟槽侧壁的氮化硅层进行湿法刻蚀，直至暴露出所述氮化硅层下方的氧化层的步骤。
5.如权利要求4所述的制备方法，其特征在于，所述沟槽的侧壁所刻蚀的氮化硅层的宽度为
6.如权利要求1所述的制备方法，其特征在于，所述线型氧化层的形成工艺为原子层沉积工艺、炉火氧化工艺或原位水汽氧化工艺。
7.如权利要求1或5所述的制备方法，其特征在于，所述线型氧化层在所述沟槽的表面的形成厚度为
8.如权利要求1所述的制备方法，其特征在于，所述线型氧化层为氧化层或氮氧化层。
9.如权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于，采用低压气相化学沉积方式形成所述线型非晶硅层。
10.如权利要求1或9所述的浅沟槽隔离结构的制备方法，其特征在于，所述线型非晶硅层在所述线型氧化层的表面的形成厚度为
CN201510179659.2A 2015-04-15 2015-04-15 一种浅沟槽隔离结构的制备方法 Pending CN104779195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510179659.2A CN104779195A (zh) 2015-04-15 2015-04-15 一种浅沟槽隔离结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510179659.2A CN104779195A (zh) 2015-04-15 2015-04-15 一种浅沟槽隔离结构的制备方法

Publications (1)

Publication Number Publication Date
CN104779195A true CN104779195A (zh) 2015-07-15

Family

ID=53620595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510179659.2A Pending CN104779195A (zh) 2015-04-15 2015-04-15 一种浅沟槽隔离结构的制备方法

Country Status (1)

Country Link
CN (1) CN104779195A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935542A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN107887334A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体集成电路的制造方法
CN107919318A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN112002638B (zh) * 2020-10-30 2021-02-05 晶芯成(北京)科技有限公司 半导体隔离结构及其制作方法
CN113517216A (zh) * 2020-04-09 2021-10-19 长鑫存储技术有限公司 沟槽隔离结构制备方法和半导体器件制备方法
CN116525536A (zh) * 2023-06-30 2023-08-01 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
US20150099342A1 (en) * 2013-10-04 2015-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of Forming a Trench Structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420141A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法
US20150099342A1 (en) * 2013-10-04 2015-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of Forming a Trench Structure
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239310B2 (en) 2015-12-30 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless gap fill
US10672866B2 (en) 2015-12-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless gap fill
US11798984B2 (en) 2015-12-30 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Seamless gap fill
CN106935542A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN107887334A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体集成电路的制造方法
CN107887334B (zh) * 2016-09-30 2021-09-03 台湾积体电路制造股份有限公司 半导体集成电路的制造方法
CN107919318A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN113517216A (zh) * 2020-04-09 2021-10-19 长鑫存储技术有限公司 沟槽隔离结构制备方法和半导体器件制备方法
CN113517216B (zh) * 2020-04-09 2023-10-17 长鑫存储技术有限公司 沟槽隔离结构制备方法和半导体器件制备方法
CN112002638B (zh) * 2020-10-30 2021-02-05 晶芯成(北京)科技有限公司 半导体隔离结构及其制作方法
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN116525536A (zh) * 2023-06-30 2023-08-01 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法
CN116525536B (zh) * 2023-06-30 2023-10-03 合肥晶合集成电路股份有限公司 用于半导体器件的浅沟槽隔离结构及其制备方法

Similar Documents

Publication Publication Date Title
CN104779195A (zh) 一种浅沟槽隔离结构的制备方法
US7700455B2 (en) Method for forming isolation structure in semiconductor device
CN100483669C (zh) 浅沟槽隔离结构的制造方法
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
CN104157602B (zh) 浅沟槽隔离结构的制备方法
US6809004B2 (en) Method of forming a shallow trench isolation
US6555442B1 (en) Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
CN102222636B (zh) 浅沟槽隔离的制作方法
US20070293045A1 (en) Semiconductor device and method for fabricating the same
CN102339782B (zh) 浅沟道隔离区的制作方法
JP2005514791A (ja) Ｓｔｉのコーナー部の丸みを改善する、シャロー・トレンチ分離方法
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
US20140073111A1 (en) Method of Forming Isolation Structure
CN103855073A (zh) 一种浅沟槽隔离结构的制备方法
US20050085048A1 (en) Method of fabricating shallow trench isolation with improved smiling effect
CN103646908B (zh) 一种利用高深宽比工艺的器件隔离方法
JP2006210463A (ja) 半導体装置及びその製造方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
CN110364476B (zh) 一种半导体器件的制造方法
CN100359643C (zh) 制造半导体器件的方法
CN105336697A (zh) 一种制造快闪存储器的方法
CN101314852B (zh) 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法
JP5401818B2 (ja) 半導体装置の製造方法
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
US20030181048A1 (en) STI method for semiconductor processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150715