JP2004235429A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004235429A
JP2004235429A JP2003022062A JP2003022062A JP2004235429A JP 2004235429 A JP2004235429 A JP 2004235429A JP 2003022062 A JP2003022062 A JP 2003022062A JP 2003022062 A JP2003022062 A JP 2003022062A JP 2004235429 A JP2004235429 A JP 2004235429A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
trench
oxide film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003022062A
Other languages
English (en)
Inventor
Koji Ida
幸治 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003022062A priority Critical patent/JP2004235429A/ja
Priority to TW092116759A priority patent/TW200414410A/zh
Priority to US10/612,068 priority patent/US6835670B2/en
Publication of JP2004235429A publication Critical patent/JP2004235429A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】トレンチ形成の際のマスクの上端コーナ部が丸まる程度を軽減することにより、トレンチ形状を所望のものとし、結果としてトレンチへの絶縁膜の埋込特性を向上することが可能となる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上にシリコン窒化膜２と、反射防止膜としてのシリコン窒化酸化膜とを順に形成する。シリコン窒化膜２とシリコン窒化酸化膜とをパターニングする。シリコン窒化酸化膜に酸素原子の量を減少させる還元処理を施す。還元処理後のシリコン窒化酸化膜３ａとシリコン窒化膜２とをマスクとしてシリコン基板１をエッチングすることにより、シリコン基板１の主表面にトレンチを形成する。このトレンチ内に絶縁膜を埋め込む。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体装置におけるトレンチ型素子分離構造の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の素子分離構造の一例として、トレンチ型素子分離構造は知られている。該トレンチ型素子分離構造を有する半導体装置の製造方法を開示した文献として、特開２００１−９３９７０号公報や特開昭５９−１８２５３７号公報がある。
【０００３】
特開２００１−９３９７０号公報には、次のようなトレンチ型素子分離構造の形成方法が記載されている。半導体基板上に下敷きシリコン酸化膜、シリコン窒化膜、反射防止膜を形成し、レジストをマスクとして用いてこれらをパターニングする。その後、レジストおよび反射防止膜を除去し、シリコン窒化膜とシリコン酸化膜とをマスクとして用いて半導体基板にトレンチを形成する。このトレンチ内にシリコン酸化膜を埋め込む。
【０００４】
また、特開昭５９−１８２５３７号公報には、次のようなトレンチ型素子分離構造の形成方法が記載されている。シリコン基板上に酸化膜、窒化シリコン膜および酸化シリコン膜を形成し、これらを所定形状にパターニングする。パターニングされた酸化膜、窒化シリコン膜および酸化シリコン膜をマスクとしてシリコン基板をエッチングしてトレンチを形成し、該トレンチ内にボロンガラス（ＢＳＧ：ｂｏｒｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）を埋め込む。
【０００５】
【特許文献１】
特開２００１−９３９７０号公報
【０００６】
【特許文献２】
特開昭５９−１８２５３７号公報
【０００７】
【発明が解決しようとする課題】
上述のように特開２００１−９３９７０号公報や特開昭５９−１８２５３７号公報に記載の半導体装置の製造方法では、シリコン窒化膜とシリコン酸化膜をマスクとしてエッチングを行なうことによりトレンチを形成しているが、反射防止膜をシリコン窒化膜（Ｓｉ３Ｎ４膜）上に残したままエッチングを行なうことによりトレンチを形成することもできる。
【０００８】
反射防止膜をシリコン窒化膜上に残したままトレンチ形成のためのエッチングを行った場合、反射防止膜は、通常は上記エッチング時に消失する。しかし、反射防止膜の材質によっては、反射防止膜のフラット部のエッチングレート（反応性イオンエッチングレート）よりもファセット部のエッチングレート（スパッタエッチングレート）が大きくなる。そのため、反射防止膜の上端コーナ部が丸まり、それに伴いシリコン窒化膜の上端コーナ部も丸まってしまう。
【０００９】
上記エッチングの際には、この丸まったシリコン窒化膜の上端コーナ部にもエッチングガス（エッチャント）が衝突してエッチングが行なわれるが、エッチングガスの一部は、丸まったシリコン窒化膜の上端コーナ部に衝突した後に進行方向を変えてトレンチ側壁に向かって進み、トレンチ側壁に衝突する。それにより、トレンチ側壁に衝突するエッチングガスの量が増加し、トレンチ側壁が不必要に後退してしまう。その結果、トレンチ側壁の形状が、その高さ方向の中央部や底部近傍において凹んだ形状あるいはボウイング形状となる。このような形状のトレンチに絶縁膜を埋め込むと、絶縁膜内部に空間部が形成され易くなり、絶縁膜の埋め込み不良の要因となり得る。
【００１０】
本発明は、上述のような課題を解決するためになされたものであり、トレンチ形成の際のマスクの上端コーナ部が丸まる程度を軽減することにより、結果としてトレンチへの絶縁膜の埋込特性を向上することが可能となる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、次の各工程を備える。半導体基板上にシリコン酸化膜と、シリコン窒化膜と、酸素原子を含む材質からなる反射防止膜とを順に形成する。シリコン酸化膜とシリコン窒化膜と反射防止膜とをパターニングする。反射防止膜に酸素原子の量を減少させる還元処理を施す。還元処理後の反射防止膜と、シリコン窒化膜と、シリコン酸化膜とをマスクとして半導体基板をエッチングすることにより、半導体基板の主表面にトレンチを形成する。トレンチ内に絶縁膜を埋め込む。
【００１２】
【発明の実施の形態】
以下、図１〜図１０を用いて、本発明の実施の形態について説明する。
【００１３】
（実施の形態１）
まず、図１〜図６を用いて、本発明の実施の形態１について説明する。本実施の形態１では、次のような工程を経て半導体装置を製造する。半導体基板上にマスク膜としてのシリコン酸化膜と、シリコン窒化膜と、酸素原子を含む材質からなる反射防止膜とを順に形成し、該シリコン酸化膜とシリコン窒化膜と反射防止膜とを所定形状にパターニングし、反射防止膜に酸素原子の量を減少させる還元処理を施し、還元処理後の反射防止膜と、シリコン窒化膜と、シリコン酸化膜とをマスクとして半導体基板をエッチングすることにより半導体基板の主表面に素子分離用のトレンチを形成し、該トレンチ内に絶縁膜を埋め込む。
【００１４】
上記還元処理は、水素原子を含むガスを導入した雰囲気内で反射防止膜に熱処理を施すことにより行なえる。
【００１５】
上記のように反射防止膜に還元処理を施すことにより、反射防止膜の膜質を変化させることができ、反射防止膜上面のフラット部のエッチングレート（反応性イオンエッチングレート）を増大することができる。
【００１６】
エッチングにおいては、被エッチング膜上面のフラット部のエッチングレートは被エッチング膜の膜質への依存性が大きいのに対し、被エッチング膜のファセット部（傾斜部）のエッチングレート（スパッタエッチングレート）は被エッチング膜の膜質への依存性が小さくなる。したがって、上記のように被エッチング膜である反射防止膜の膜質を変化させることで反射防止膜のフラット部のエッチングレートのみを実質的に増大することができる。
【００１７】
このように反射防止膜上面のフラット部のエッチングレートを増大することができるので、反射防止膜の上端コーナ部が丸まる程度を軽減することができる。反射防止膜はトレンチエッチング時に消失するが、反射防止膜の上端コーナ部が丸まる程度を軽減できることにより、反射防止膜の下層のシリコン窒化膜の上端コーナ部のエッチング量を低減することができ、シリコン窒化膜の上端コーナ部が丸まる程度をも軽減することができる。
【００１８】
したがって、トレンチエッチング時に、シリコン窒化膜の上端コーナ部に衝突してトレンチ側壁に向かうエッチングガスの量を低減することができ、トレンチ側壁が局所的に過度にエッチングされて後退するのを抑制することができる。より詳しくは、トレンチの高さ方向の中央部や底部近傍が広がったような形状となるのを抑制することができ、トレンチの形状を、絶縁膜の埋込に適した形状とすることができる。かかるトレンチ内に絶縁膜を埋め込むことにより、トレンチへの絶縁膜の埋込不良を抑制することができる。
【００１９】
次に、本実施の形態１における半導体装置の製造方法についてより具体例に説明する。
【００２０】
まず、図１に示すように、半導体基板の一例であるシリコン基板１の主表面上に、熱酸化法によりシリコン酸化膜（熱酸化膜）９と、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によりシリコン窒化膜（Ｓｉ３Ｎ４膜）２を堆積し、プラズマＣＶＤ法等によりシリコン窒化酸化膜（Ｐ−ＳｉＯＮ膜）３を堆積する。このシリコン窒化酸化膜３が反射防止膜として機能する。
【００２１】
次に、図２に示すように、フォトリソグラフィにより、素子分離領域となる領域以外の領域上にフォトレジストマスク４を形成する。このフォトレジストマスク４をマスクとしてドライエッチングを行なうことにより、素子分離領域上のシリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３とを除去する。その後、図３に示すように、フォトレジストマスク４を剥離する。
【００２２】
次に、シリコン窒化酸化膜３に、Ｈ２雰囲気で３５０℃〜１１００℃程度の温度でのアニールやＮＨ３雰囲気で３５０℃〜１１００℃程度の温度でのアニールを施す。それにより、シリコン窒化酸化膜３中の酸素原子の量を減少させる還元処理を行なうことができ、シリコン窒化酸化膜３の膜質を変化させることができる。その結果、図４に示すように変質したシリコン窒化酸化膜３ａ（以下、単に「シリコン窒化酸化膜３ａ」と称する）が得られる。なお、シリコン窒化酸化膜から酸素成分がほとんど除去された場合には、シリコン窒化酸化膜３ａはシリコン中に窒素をある程度含んだ膜となる。
【００２３】
次に、還元処理を施すことで変質したシリコン窒化酸化膜３ａと、シリコン窒化膜２と、シリコン酸化膜９とをマスクとしてシリコン基板１をエッチングする。それにより、図５に示すようにトレンチ５を形成する。
【００２４】
上記のような還元処理により膜質が変化することによってシリコン窒化酸化膜３ａ上面のフラット部のエッチングレートは増大するが、シリコン窒化酸化膜３ａのファセット部のエッチングレートはあまり変化しない。したがって、上記のトレンチエッチング時に、シリコン窒化酸化膜３ａ上面のフラット部のエッチングレートを相対的に増大することができる。その結果、シリコン窒化酸化膜３ａの上端コーナ部が丸まる程度を軽減しながらシリコン窒化酸化膜３ａを除去することができ、シリコン窒化膜２の上端コーナ部が丸められる程度を軽減することができる。
【００２５】
ここで、図７と図８を用いて、還元処理を行なった場合と行なわなかった場合のシリコン窒化酸化膜３の除去後のシリコン窒化膜２の形状例について説明する。
【００２６】
図７は、還元処理を行なわなかった場合のシリコン窒化酸化膜３およびシリコン窒化膜２の形状例を示し、図８は、還元処理を行なった場合のシリコン窒化酸化膜３ａおよびシリコン窒化膜２の形状例を示している。なお、図７および図８では、図示の便宜上、シリコン窒化膜２およびシリコン窒化酸化膜３，３ａの上端コーナ部に平坦な傾斜面が形成されるように図示しているが、実際のデバイスでは該上端コーナ部は丸まった形状となるものと推察される。
【００２７】
図７に示すように、還元処理を行なわなかった場合には、シリコン窒化酸化膜３上面のフラット部７のエッチングレートよりもファセット部８のエッチングレートが大きくなるので、フラット部７のエッチング量Ｅ１よりもファセット部８のエッチング量Ｅ２が格段に大きくなり、シリコン窒化膜２の上端コーナ部のエッチング量が増える。そのため、図７の下図のようにシリコン窒化膜２の上端コーナ部が面取りされたような状態となり、結果的にシリコン窒化膜２の上端コーナ部が丸められる（上端コーナ部の曲率が大きくなる）。
【００２８】
それに対し、図８の例のように還元処理を行なうと、シリコン窒化酸化膜３ａのフラット部７のエッチング量Ｅ３は増大するが、ファセット部８のエッチング量Ｅ２はほとんど変化しない。そのため、図７の場合よりもシリコン窒化膜２の上端コーナ部のエッチング量を減少することができ、図８の下図のようにシリコン窒化膜２の上端コーナ部が丸められる程度を軽減することができる（上端コーナ部の曲率が小さくなる）。
【００２９】
上述のように還元処理を施したシリコン窒化酸化膜３ａをトレンチエッチング時のマスクの一部として用いることによりシリコン窒化膜２の上端コーナ部が丸まる程度を軽減することができるが、それに伴い、該シリコン窒化膜２の上端コーナ部に衝突してトレンチ５側壁側へ向かうエッチングガスの量を低減することができる。それにより、トレンチ５の側壁が過度にエッチングされるのを抑制することができる。
【００３０】
次に、トレンチ５の内壁を酸化した後、図６に示すように、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ法等により、シリコン酸化膜６をトレンチ５内に埋め込む。このとき、図５に示すようにトレンチ５の形状がシリコン酸化膜６を埋め込むのに適した形状となっているので、シリコン酸化膜６の埋込不良を回避することができる。
【００３１】
それ以降は、周知の工程を経てトレンチ型素子分離構造を形成し、また素子形成領域にＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の種々の素子（図示せず）を形成する。
【００３２】
（実施の形態２）
次に、本発明の実施の形態２について図９および図１０を用いて説明する。本実施の形態２では、実施の形態１と同様の手法でパターニングされた反射防止膜とシリコン窒化膜とシリコン酸化膜とをマスクとして、反射防止膜上面のフラット部のエッチングレートがファセット部のエッチングレート以上となるエッチングガスを用いて半導体基板をエッチングすることにより、半導体基板の主表面に素子分離用のトレンチを形成する。これ以外の工程については実施の形態１と基本的に同様である。
【００３３】
上記のように反射防止膜上面のフラット部のエッチングレートがファセット部のエッチングレート以上となるエッチングガスを用いて半導体基板をエッチングすることにより、トレンチエッチング時に、反射防止膜の上端コーナ部が丸まる程度を軽減しながら反射防止膜を消失させることができる。それにより、マスク膜であるシリコン窒化膜上端コーナ部が丸まる程度を軽減することができ、実施の形態１の場合と同様の効果を期待できる。
【００３４】
なお、本実施の形態においても、典型的な反射防止膜としてプラズマＣＶＤ法で成膜したシリコン窒化酸化膜を挙げることができる。エッチングガスとしては、フッ化炭素系のガスを挙げることができる。ここで、フッ化炭素系のガスとは、ＣＦ４，ＣＨＦ３のようなＣ，Ｆを含んだフルオロカーボン系のガスのことである。
【００３５】
次に、本実施の形態２における半導体装置の製造方法についてより具体例に説明する。
【００３６】
実施の形態１と同様の工程を経て、シリコン基板１の主表面上にシリコン酸化膜９と、シリコン窒化膜２と、シリコン窒化酸化膜３とを形成し、フォトリソグラフィによりこれらを所定形状にパターニングする（図１および図２参照）。それにより、図９に示すように、シリコン基板１の主表面上における素子形成領域上に、シリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３との積層構造を残余させる。
【００３７】
次に、シリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３とをマスクとしてシリコン基板１をエッチングし、図１０に示すようにシリコン基板１にトレンチ５を形成する。このとき、エッチングガスに反応性の強いフルオロカーボン系（ＣＦ４等）のガスを用いる。それにより、シリコン窒化酸化膜３上面のフラット部のエッチングレートを増大することができ、シリコン窒化酸化膜３の上端コーナ部が丸まるのを抑制しながらシリコン窒化酸化膜３を消失させることができる。これ以降は、実施の形態１と同様の工程を経て半導体装置が形成される。
【００３８】
（実施の形態３）
次に、本発明の実施の形態３について説明する。なお、本実施の形態３における半導体装置の製造工程図は、実施の形態２の場合と同様であるので、図示を省略する。
【００３９】
本実施の形態３では、酸素原子を含む材質からなる反射防止膜とシリコン窒化膜とシリコン酸化膜とをパターニングし、このパターニングされた積層膜をマスクとして、エッチングガスに還元機能を有するガスを添加して半導体基板をエッチングすることにより、半導体基板の主表面に素子分離用のトレンチを形成する。これ以外の工程については実施の形態１と基本的に同様である。
【００４０】
上記のように還元機能を有するガスを用いて半導体基板をエッチングすることにより、酸素原子を含む材質からなる反射防止膜を還元しながらトレンチを形成することができる。それにより、反射防止膜の上端コーナ部が丸まるのを抑制しながら反射防止膜を消失させることができる。したがって、シリコン窒化膜の上端コーナ部が丸まる程度を軽減することができ、実施の形態１の場合と同様の効果を期待できる。
【００４１】
なお、本実施の形態においても、典型的な反射防止膜としてはプラズマＣＶＤ法で成膜したシリコン窒化酸化膜を挙げることができる。還元機能を有するガスとしては、Ｈ２ガスやＮＨ３ガスのような水素原子を有するガスを挙げることができる。
【００４２】
次に、本実施の形態３における半導体装置の製造方法についてより具体例に説明する。
【００４３】
実施の形態１と同様の工程を経て、シリコン基板１の主表面上にシリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３とを形成し、フォトリソグラフィによりこれらを所定形状にパターニングする（図１および図２参照）。それにより、図９に示す場合と同様に、シリコン基板１の主表面上における素子形成領域上にシリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３との積層構造を残余させる。
【００４４】
次に、シリコン酸化膜９とシリコン窒化膜２とシリコン窒化酸化膜３とをマスクとしてシリコン基板１をエッチングし、図１０に示す場合と同様に、トレンチ５を形成する。このとき、エッチングガスに還元力の強いＨ２ガスやＮＨ３ガスを添加する。それにより、シリコン窒化酸化膜３を還元しながらトレンチエッチングを行なうことができ、実施の形態１，２の場合と同様にシリコン窒化酸化膜３の上端コーナ部が丸まるのを抑制しながらシリコン窒化酸化膜３を消失させることができる。これ以降は、実施の形態１と同様の工程を経て半導体装置が形成される。
【００４５】
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を適宜組合せることも当初から予定されている。
【００４６】
また、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４７】
【発明の効果】
本発明によれば、たとえば反射防止膜の膜質を変化させることにより反射防止膜のフラット部のエッチングレートを増大することができるので、トレンチ形成のためのエッチング時に、反射防止膜の上端コーナ部が丸まる程度を軽減することができる。それにより、上記エッチング時にシリコン窒化膜の上端コーナ部が丸まる程度をも軽減することができ、トレンチ形状を所望の形状とすることができる。その結果、トレンチへの絶縁膜の埋込特性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の製造工程の第１工程を示す断面図である。
【図２】本発明の実施の形態１における半導体装置の製造工程の第２工程を示す断面図である。
【図３】本発明の実施の形態１における半導体装置の製造工程の第３工程を示す断面図である。
【図４】本発明の実施の形態１における半導体装置の製造工程の第４工程を示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造工程の第５工程を示す断面図である。
【図６】本発明の実施の形態１における半導体装置の製造工程の第６工程を示す断面図である。
【図７】還元処理を行なわなかった場合のトレンチエッチング時のシリコン窒化酸化膜およびシリコン窒化膜の形状例を示す断面図である。
【図８】還元処理を行なった場合のトレンチエッチング時のシリコン窒化酸化膜およびシリコン窒化膜の形状例を示す断面図である。
【図９】本発明の実施の形態２における半導体装置の製造工程の第３工程を示す断面図である。
【図１０】本発明の実施の形態２における半導体装置の製造工程の第４工程を示す断面図である。
【符号の説明】
１ シリコン基板、２ シリコン窒化膜、３，３ａ シリコン窒化酸化膜、４フォトレジストマスク、５ トレンチ、６，９ シリコン酸化膜、７ フラット部、８ ファセット部。

Claims (6)

  1. 半導体基板上に、シリコン酸化膜と、シリコン窒化膜と、酸素原子を含む材質からなる反射防止膜とを順に形成する工程と、
    前記シリコン酸化膜と、前記シリコン窒化膜と、前記反射防止膜とをパターニングする工程と、
    前記反射防止膜に前記酸素原子の量を減少させる還元処理を施す工程と、
    前記還元処理後の前記反射防止膜と、前記シリコン窒化膜と、前記シリコン酸化膜とをマスクとして前記半導体基板をエッチングすることにより、前記半導体基板の主表面にトレンチを形成する工程と、
    前記トレンチ内に絶縁膜を埋め込む工程と、を備えた、半導体装置の製造方法。
  2. 前記還元処理は、水素原子を含むガスを導入した雰囲気内で前記反射防止膜に熱処理を施すことにより行なわれる、請求項１に記載の半導体装置の製造方法。
  3. 半導体基板上に、シリコン酸化膜と、シリコン窒化膜と、酸素原子を含む材質からなる反射防止膜とを順に形成する工程と、
    前記シリコン酸化膜と、前記シリコン窒化膜と、前記反射防止膜とをパターニングする工程と、
    パターニングされた前記反射防止膜と前記シリコン窒化膜と前記シリコン酸化膜とをマスクとして、前記反射防止膜上面のフラット部のエッチングレートがファセット部のエッチングレート以上となるエッチングガスを用いて前記半導体基板をエッチングすることにより、前記半導体基板の主表面にトレンチを形成する工程と、
    前記トレンチ内に絶縁膜を埋め込む工程と、を備えた、半導体装置の製造方法。
  4. 前記エッチングガスは、フッ化炭素系のガスを含む、請求項３に記載の半導体装置の製造方法。
  5. 半導体基板上に、シリコン酸化膜と、シリコン窒化膜と、酸素原子を含む材質からなる反射防止膜とを順に形成する工程と、
    前記シリコン酸化膜と、前記シリコン窒化膜と、前記反射防止膜とをパターニングする工程と、
    パターニングされた前記反射防止膜と前記シリコン窒化膜と前記シリコン酸化膜とをマスクとして、還元機能を有するガスを用いて前記半導体基板をエッチングすることにより、前記半導体基板の主表面にトレンチを形成する工程と、
    前記トレンチ内に絶縁膜を埋め込む工程と、を備えた、半導体装置の製造方法。
  6. 前記還元機能を有するガスは、水素原子を含むガスを含み、前記反射防止膜を還元しながら前記半導体基板をエッチングすることにより前記トレンチを形成する、請求項５に記載の半導体装置の製造方法。
JP2003022062A 2003-01-30 2003-01-30 半導体装置の製造方法 Withdrawn JP2004235429A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003022062A JP2004235429A (ja) 2003-01-30 2003-01-30 半導体装置の製造方法
TW092116759A TW200414410A (en) 2003-01-30 2003-06-20 Method of manufacturing semiconductor device
US10/612,068 US6835670B2 (en) 2003-01-30 2003-07-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003022062A JP2004235429A (ja) 2003-01-30 2003-01-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004235429A true JP2004235429A (ja) 2004-08-19

Family

ID=32767549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003022062A Withdrawn JP2004235429A (ja) 2003-01-30 2003-01-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6835670B2 (ja)
JP (1) JP2004235429A (ja)
TW (1) TW200414410A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752171B1 (ko) 2005-12-29 2007-08-24 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP5405667B2 (ja) * 2010-07-22 2014-02-05 株式会社日立国際電気 基板処理装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129149B1 (en) * 2004-06-07 2006-10-31 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with anti-reflective liner
TW200719080A (en) * 2005-11-11 2007-05-16 Innolux Display Corp A photo mask for alleviate stitching effect and an exposing method using the same
KR20120100003A (ko) * 2011-03-02 2012-09-12 삼성전자주식회사 보우잉 방지막을 사용하여 반도체 소자를 제조하는 방법
CN114050107B (zh) * 2022-01-12 2022-04-12 广州粤芯半导体技术有限公司 氮化硅蚀刻方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59182537A (ja) 1983-04-01 1984-10-17 Hitachi Ltd 半導体装置の製造方法
JP3253604B2 (ja) * 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP2001093970A (ja) 1999-09-21 2001-04-06 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752171B1 (ko) 2005-12-29 2007-08-24 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP5405667B2 (ja) * 2010-07-22 2014-02-05 株式会社日立国際電気 基板処理装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US6835670B2 (en) 2004-12-28
US20040152335A1 (en) 2004-08-05
TW200414410A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US6261921B1 (en) Method of forming shallow trench isolation structure
US7326621B2 (en) Method of fabricating a recess channel array transistor using a mask layer with a high etch selectivity with respect to a silicon substrate
US7902628B2 (en) Semiconductor device with trench isolation structure
TWI291213B (en) Method of fabricating flash memory device
US6448167B1 (en) Process flow to reduce spacer undercut phenomena
US6583025B2 (en) Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
US6468904B1 (en) RPO process for selective CoSix formation
US7485557B2 (en) Method for fabricating semiconductor device having flask type recess gate
US7041573B2 (en) Method for fabricating semiconductor device having trench isolation
US7148120B2 (en) Method of forming improved rounded corners in STI features
JP2004235429A (ja) 半導体装置の製造方法
US6281063B1 (en) Method for manufacturing trench isolation
KR100529873B1 (ko) 반도체소자의 제조방법
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
CN108807267B (zh) 半导体装置及其制造方法
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
US6828196B2 (en) Trench filling process for preventing formation of voids in trench
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2003045886A (ja) 選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタ
JP2003031651A (ja) 半導体装置の製造方法
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
JP2003100868A (ja) 半導体装置およびその製造方法
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
KR20050118489A (ko) 반도체 소자의 소자분리 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404