CN114050107B - 氮化硅蚀刻方法 - Google Patents
氮化硅蚀刻方法 Download PDFInfo
- Publication number
- CN114050107B CN114050107B CN202210029447.6A CN202210029447A CN114050107B CN 114050107 B CN114050107 B CN 114050107B CN 202210029447 A CN202210029447 A CN 202210029447A CN 114050107 B CN114050107 B CN 114050107B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- etching
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 121
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 117
- 238000005530 etching Methods 0.000 title claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000001312 dry etching Methods 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 207
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种氮化硅蚀刻方法，包括：提供一衬底，衬底上具有氮化硅层；执行氧化工艺，在氮化硅层上形成氮氧化硅层；形成图形化的掩模层，图形化的掩模层覆盖氮氧化硅层；对氮氧化硅层及氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控干法蚀刻工艺，其中，标准蚀刻终点时间利用氮化硅层的厚度、氮氧化硅层的厚度、氮化硅层的蚀刻速率以及氮氧化硅层的蚀刻速率建立。本发明中，利用氮氧化硅层覆盖氮化硅层以防止氮化硅层在重工工艺中氧化，使得经重工的衬底和未重工的衬底具有相同的结构，从而可以利用标准蚀刻终点时间对干法蚀刻工艺进行监控，以达到解决干法蚀刻机台因重工图形化的掩模层的衬底报警的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种氮化硅蚀刻方法。
背景技术
在半导体工艺中，氮化硅是常见的介质材料，其应用十分广泛。
目前，氮化硅（氮化硅层）的蚀刻过程可例如：在一衬底上形成氮化硅层，在氮化硅层上形成图形化的掩模层，再干法蚀刻氮化硅层以形成图形化的氮化硅层，并在干法蚀刻的过程中利用蚀刻终点时间对氮化硅层的形成工艺进行监控（监测）。
其中，在形成图形化的掩模层后，需对图形化的掩模层进行外观检测，以防止具有外观缺陷的图形化的掩模层的衬底流入干法蚀刻工序，并对上述筛出的具有外观缺陷的图形化的掩模层执行重工工艺后再执行干法蚀刻。但在上述具有重工的图形化的掩模层的衬底在干法蚀刻中，经常出现蚀刻终点时间报警（例如蚀刻终点时间超时），导致衬底滞留于干法蚀刻机台内，不仅影响生产节拍，还在衬底上引入更多缺陷影响产品质量，甚至还有使衬底完全报废的风险。
发明内容
本发明的目的在于提供一种氮化硅蚀刻方法，用于解决重工图形化的掩模层后的衬底在干法蚀刻中报警的问题。
为解决上述技术问题，本发明提供一种氮化硅蚀刻方法，包括：提供一衬底，所述衬底上具有氮化硅层；执行氧化工艺，在所述氮化硅层上形成氮氧化硅层；形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。
可选的，所述氮氧化硅层的厚度为30埃~100埃。
可选的，所述氧化工艺为干氧氧化工艺。
可选的，所述氧化工艺的工艺气体包括氧气，所述氧化工艺的反应温度为200℃~300℃。
可选的，所述图形化的掩模层包括图形化的光刻胶层。
可选的，在所述干法蚀刻工艺前对所述图形化的掩模层执行外观检测，所述图形化的掩模层的外观异常，对所述图形化的掩模层执行重工工艺。
可选的，所述重工工艺包括：执行灰化工艺以去除所述图形化的掩模层；于所述氮氧化硅层上形成重工的图形化的掩模层。
可选的，所述干法蚀刻的工艺气体包括含氢的碳氟化物。
可选的，所述标准蚀刻终点时间t满足如下条件：
其中，B为所述氮氧化硅层的厚度，b为所述氮氧化硅层的蚀刻速率，A为所述氮化硅的厚度，a为所述氮化硅层的蚀刻速率。
可选的，以所述标准蚀刻终点时间监控所述干法蚀刻工艺的方法包括：利用元素光谱识别获取蚀刻所述氮化硅层的实际蚀刻终点时间，确认所述实际蚀刻终点时间是否在所述标准蚀刻终点时间的预设范围内，用于判定形成所述氮化硅层的工艺是否正常。
综上所述，本发明提供的氮化硅蚀刻方法具有如下有益效果：在氮化硅层上通过氧化工艺形成氮氧化硅层，利用氮氧化硅层覆盖氮化硅层以减少或防止氮化硅层在图形化的掩模层的重工工艺中氧化，使得经重工的图形化的掩模层的衬底（氮化硅层）和未重工图形化的掩模层的衬底（氮化硅层）具有相同的结构，从而可以利用标准蚀刻终点时间对干法蚀刻工艺进行监控，以达到解决干法蚀刻机台因重工图形化的掩模层的衬底而报警的问题。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1为重工图形化的掩模层的衬底的示意图。
图2为本申请实施例提供的氮化硅蚀刻方法的流程图。
图3a~图3d是本申请实施例提供的氮化硅蚀刻方法的相应步骤对应的结构示意图。
图1及图3中：10-衬底；20-氮化硅层；30-氮氧化硅层；40-图形化的掩模层。
具体实施方式
如图1所示，发明人在对经重工图形化的掩模层40的衬底10进行分析后发现，图形化的掩模层40下的氮化硅层20上形成有氮氧化硅层30。在重工图形化的掩模层40过程中，氮化硅层20在去除图形化的掩模层40的灰化工艺中被部分氧化成氮氧化硅层30。在后续干法蚀刻氮化硅层20的过程中，氮氧化硅层30的蚀刻速率不同于氮化硅层20的蚀刻速率，由此导致经重工图形化的掩模层40的衬底10的蚀刻终点时间异常而报警，进而导致该衬底10滞留于干法蚀刻机台中。
基于发明人的上述研究，本发明实施例提供一种氮化硅蚀刻方法，通过在氮化硅层20上形成一层氮氧化硅层30，利用氮氧化硅层30保护氮化硅层20，用于减少或防止氮化硅层20在重工图形化的掩模层40的过程中被进一步氧化，使得正常的（未重工图形化的掩模层）衬底10和经重工后的衬底10具有类似的结构，并依据氮化硅层20和氮氧化硅层30重新建立标准蚀刻终点时间，用以解决重工图形化的掩模层40后的衬底10在干法蚀刻中报警的问题。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图2为本申请实施例提供的一种氮化硅蚀刻方法的流程图。
如图2所示，本实施例提供的氮化硅蚀刻方法，包括：
S01：提供一衬底，所述衬底上具有氮化硅层；
S02：执行氧化工艺，在所述氮化硅层上形成氮氧化硅层；
S03：形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；
S04：利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。
其中，氮化硅层可为半导体工艺制程中任意合适工序的氮化硅层，所对应形成的图形化的氮化硅层可应用于任意合适的半导体结构。
图3a~图3d是本申请实施例提供的氮化硅蚀刻方法的相应步骤对应的结构示意图。接下来，将结合图3a~图3d对氮化硅蚀刻方法进行详细说明。
下面将结合流程图对氮化硅蚀刻方法进行详细介绍。
首先，请参照图3a，执行步骤S01，提供一衬底10，衬底10上具有氮化硅层20。
其中，衬底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以衬底10为硅衬底10为例加以说明。
衬底10还可以包括其他任意合适的半导体结构，该些半导体结构与衬底10的工艺相匹配。
可利用任意合适的方法在衬底10上形成目标厚度的氮化硅层20，例如PECVD工艺、LPCVD工艺或ALD工艺。在本本实施例中，以PECVD工艺形成氮化硅层20为例，其工艺气体可包括硅烷（SiH4）及氨气（NH3），其工艺温度可例如为250℃~600℃。
接着，请参照图3b，执行步骤S02，执行氧化工艺，在氮化硅层20上形成氮氧化硅层30。
具体的，将靠近表面（顶部）的部分厚度的氮化硅层20氧化形成氮氧化硅层30。氮氧化硅层30相对较于氮化硅层20更为致密，氮氧化硅层30可阻止氧进入位于其下的氮化硅层20，用以防止氮化硅层20被进一步氧化（类似于“表面钝化”）。其中，可采用任意合适的氧化工艺，例如干氧氧化工艺或等离子氧化工艺，所形成的氮氧化硅层30的厚度可为30埃~100埃。
在本实施例中，采用干氧氧化工艺在氮化硅层20上形成氮氧化硅层30，其工艺气体包括氧气、氮气或惰性气体，工艺温度为200℃~300℃，以利用所形成氮氧化硅层30的上述“钝化”效果，并使干氧氧化形成氮氧化硅层30具有较佳“钝化”效果的厚度（例如50埃~80埃），以提高工艺的容差，有利于形成厚度更为统一的氮氧化硅层30，并防止氮化硅层20在重工工艺的灰化工艺中进一步氧化。应理解，在灰化工艺中，通过采用过度（过量）处理，以避免光刻胶层的残留，若氮氧化硅层30的厚度不足，则氮氧化硅层30下的部分氮化硅层20还将进一步被氧化。
需要说明的是，氮化硅层20的表层被氧化成氮氧化硅层30，所形成的氮化硅层20与氮氧化硅层30的厚度和相较于原有氮化硅层20的厚度变化较小，可将整体厚度视为不变以便于后续的计算。
接着，请参照图3c，执行步骤S03，形成图形化的掩模层40，图形化的掩模层40覆盖氮氧化硅层30。
具体的，图形化的掩模层40可例如为图形化的光刻胶层，利用图形化的掩模层40作为后续干法蚀刻工艺的掩模，图形化的掩模层40的厚度与掩模层的材质以及待蚀刻的氮化硅层20的厚度相匹配。当然，图形化的掩模层40还可以包括抗反射层，用于改善驻波效应，以提高掩模层的分辨率，抗反射层位于氮氧化硅层30与光刻胶层之间。值得一提的是，氮氧化硅层本身也可作为抗反射层，提供一定抗反射的效果。
本实施例中，以图形化的光刻胶层为图形化的掩模层40为例，其形成过程可例如为：形成光刻胶材料层覆盖氮氧化硅层30，再对光刻胶材料层进行曝光、显影、坚膜等形成图形化的光刻胶层，接着，再对图形化的光刻胶层进行外观检验，若图形化的光刻胶层的外观检验合格，则可对衬底10执行干法蚀刻工艺，若图形化的光刻胶层的外观检验不合格，则对图形化的光刻胶层执行重工工艺。
其中，重工工艺的过程可例如：对待重工的衬底10，执行灰化工艺以去除图形化的光刻胶层，再在氮氧化硅层30的表面形成重工的图形化的光刻胶层。如前所述，在灰化工艺去除图形化的光刻胶层中，由于氮化硅层20上覆盖有氮氧化硅层30，可防止氧进入氮化硅层20，可减少或避免氮化硅层20的氧化。由此，即可使得经重工图形化的掩模层的衬底10与未重工的衬底10具有相同或尽量相同的结构，并且氮化硅层20及氮氧化硅层30的厚度均在预设范围内。
当然，在实际中，部分衬底可能多次重工图形化的光刻胶层，并且重工的原因也可以是其他合适的原因。
接着，请参照图3d，执行步骤S04，利用图形化的掩模层40，对氮氧化硅层30及氮化硅层20执行干法蚀刻工艺，并以标准蚀刻终点时间监控干法蚀刻工艺，其中，标准蚀刻终点时间利用氮化硅层20的厚度、氮氧化硅层30的厚度、氮化硅层20的蚀刻速率以及氮氧化硅层30的蚀刻速率建立。
具体的，可根据氮化硅层20下的膜层的材料，选择相应的工艺气体，以提高氮化硅层20图形化的精度及蚀刻停止的准确性。以氮化硅层20下的膜层为氧化硅层为例，可选择包括含氢的碳氟化物的工艺气体，含氢的碳氟化物例如为CH2F2或CHF3。
蚀刻氮氧化硅层30及氮化硅层20时，标准蚀刻终点时间t例如满足如下条件：
其中，B为氮氧化硅层30的厚度，b为氮氧化硅层30的蚀刻速率，A为氧化工艺前的氮化硅层20的厚度，（A-B）为氧化工艺后的氮化硅层20的厚度（不包括氮氧化硅层30），a为氮化硅层20的蚀刻速率。
在实际中，通过例如元素光谱识别获取蚀刻上述膜层（氮氧化硅层30及氮化硅层20）的实际蚀刻终点时间，在具有相同或尽量相同的氮化硅层20厚度的情况下，实际蚀刻终点时间主要取决于氮化硅层20的厚度，由此，即可利用实际蚀刻终点时间相对标准蚀刻终点时间的差异实现对氮化硅层20形成工艺的监控。应理解，在蚀刻工艺确定的条件下，通过实验测定的氮化硅层20的蚀刻速率及氮氧化硅层30的蚀刻速率较为稳定，而氮氧化硅层30的厚度由于其“钝化”效果存在，其厚度变化也相对较小（厚度比较稳定），特别的，即使是经重工图形化的掩模层40的衬底10相对未重工图形化的掩模层40的衬底10上的氮氧化硅层30的厚度均在工艺允许范围内。
由此，经重工图形化的掩模层40的衬底10和未重工图形化的掩模层40的衬底10可利用同一标准蚀刻终点时间在干法蚀刻机台进行监控，且不会因为两者的结构或厚度的差异导致实际蚀刻终点时间存在较大差异，使得衬底10不会因干法蚀刻机台报警而滞留于干法蚀刻机台内，从而改善氮化硅蚀刻的良率。具体实施时，若实际蚀刻终点时间在标准蚀刻终点时间的预设范围内，即可判定氮化硅层20的形成工艺符合工艺要求。
综上所述，本发明提供的氮化硅蚀刻方法具有如下有益效果：在氮化硅层上通过氧化工艺形成氮氧化硅层，利用氮氧化硅层覆盖氮化硅层以减少或防止氮化硅层在图形化的掩模层的重工工艺中氧化，使得经重工图形化的掩模层的衬底（氮化硅层）和未重工图形化的掩模层的衬底（氮化硅层）具有相同的结构，从而可以利用标准蚀刻终点时间对干法蚀刻工艺进行监控，以达到解决干法蚀刻机台因重工图形化的掩模层的衬底而报警的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种氮化硅蚀刻方法，其特征在于，包括：
提供一衬底，所述衬底上具有氮化硅层；
执行氧化工艺，在所述氮化硅层上形成氮氧化硅层，利用所述氮氧化硅层阻挡氧进入所述氮化硅层；
形成图形化的掩模层，所述图形化的掩模层覆盖所述氮氧化硅层；
对所述图形化的掩模层进行外观检测以及对外观检测异常的图形化的掩模层执行重工工艺，并将经所述重工工艺的衬底作为经重工的衬底，将未经所述重工工艺的衬底作为未重工的衬底；
利用所述图形化的掩模层，对所述氮氧化硅层及所述氮化硅层执行干法蚀刻工艺，并以标准蚀刻终点时间监控所述经重工的衬底及所述未重工的衬底的所述干法蚀刻工艺，其中，所述标准蚀刻终点时间利用所述氮化硅层的厚度、所述氮氧化硅层的厚度、所述氮化硅层的蚀刻速率以及所述氮氧化硅层的蚀刻速率建立。
2.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述氮氧化硅层的厚度为30埃~100埃。
3.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述氧化工艺为干氧氧化工艺。
4.根据权利要求3所述的氮化硅蚀刻方法，其特征在于，所述氧化工艺的工艺气体包括氧气，所述氧化工艺的反应温度为200℃~300℃。
5.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。
6.根据权利要求5所述的氮化硅蚀刻方法，其特征在于，所述重工工艺包括：
执行灰化工艺以去除所述图形化的掩模层；
于所述氮氧化硅层上形成重工的图形化的掩模层。
7.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述干法蚀刻工艺的工艺气体包括含氢的碳氟化物。
8.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，所述标准蚀刻终点时间t满足如下条件：
其中，B为所述氮氧化硅层的厚度，b为所述氮氧化硅层的蚀刻速率，A为所述氮化硅的厚度，a为所述氮化硅层的蚀刻速率。
9.根据权利要求1所述的氮化硅蚀刻方法，其特征在于，以所述标准蚀刻终点时间监控所述干法蚀刻工艺的方法包括：
利用元素光谱识别获取蚀刻所述氮化硅层的实际蚀刻终点时间，确认所述实际蚀刻终点时间是否在所述标准蚀刻终点时间的预设范围内，用于判定形成所述氮化硅层的工艺是否正常。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210029447.6A CN114050107B (zh) | 2022-01-12 | 2022-01-12 | 氮化硅蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210029447.6A CN114050107B (zh) | 2022-01-12 | 2022-01-12 | 氮化硅蚀刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114050107A CN114050107A (zh) | 2022-02-15 |
| CN114050107B true CN114050107B (zh) | 2022-04-12 |
Family
ID=80196260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210029447.6A Active CN114050107B (zh) | 2022-01-12 | 2022-01-12 | 氮化硅蚀刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114050107B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114326292A (zh) * | 2022-03-16 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 光刻方法及半导体装置的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251804B1 (en) * | 2000-05-22 | 2001-06-26 | United Microelectronics Corp. | Method for enhancing adhesion of photo-resist to silicon nitride surfaces |
| US6300253B1 (en) * | 1998-04-07 | 2001-10-09 | Micron Technology, Inc. | Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN111785651A (zh) * | 2019-04-04 | 2020-10-16 | 长鑫存储技术有限公司 | 蚀刻终点时间的确定方法和多晶硅膜蚀刻方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7125783B2 (en) * | 2001-04-18 | 2006-10-24 | Integrated Device Technology, Inc. | Dielectric anti-reflective coating surface treatment to prevent defect generation in associated wet clean |
| JP2004235429A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100688750B1 (ko) * | 2005-08-18 | 2007-03-02 | 동부일렉트로닉스 주식회사 | 섀로우 트렌치 아이솔레이션의 제조방법 |
| CN103633008B (zh) * | 2012-08-20 | 2018-03-30 | 中国科学院微电子研究所 | 浅沟槽隔离制造方法 |
| US10867844B2 (en) * | 2018-03-28 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wet cleaning with tunable metal recess for VIA plugs |
| CN112864088A (zh) * | 2021-01-11 | 2021-05-28 | 长江存储科技有限责任公司 | 浅沟槽隔离结构的制作方法 |
-
2022
- 2022-01-12 CN CN202210029447.6A patent/CN114050107B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6300253B1 (en) * | 1998-04-07 | 2001-10-09 | Micron Technology, Inc. | Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| US6251804B1 (en) * | 2000-05-22 | 2001-06-26 | United Microelectronics Corp. | Method for enhancing adhesion of photo-resist to silicon nitride surfaces |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN111785651A (zh) * | 2019-04-04 | 2020-10-16 | 长鑫存储技术有限公司 | 蚀刻终点时间的确定方法和多晶硅膜蚀刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114050107A (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849556B2 (en) | Etching method, gate etching method, and method of manufacturing semiconductor devices | |
| CN114050107B (zh) | 氮化硅蚀刻方法 | |
| US10248023B1 (en) | Method of manufacturing semiconductor device | |
| US7015136B2 (en) | Method for preventing formation of photoresist scum | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| CN114050106B (zh) | 掩模层的重工方法及氮化硅蚀刻方法 | |
| US20170213802A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20080069346A (ko) | 반도체소자의 패턴 형성 방법 | |
| US10910332B2 (en) | Semiconductor device and manufacture thereof | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| US5372677A (en) | Method of manufacturing semiconductor devices | |
| US8222143B2 (en) | Reworking method for integrated circuit devices | |
| US20240145244A1 (en) | Method of patterning underlying structure | |
| KR100876873B1 (ko) | 반도체 소자의 도전 패턴 형성방법 | |
| KR20060011021A (ko) | 반도체 소자의 제조 방법 | |
| US20050089777A1 (en) | Method to pattern small features by using a re-flowable hard mask | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
| JPS583230A (ja) | 半導体装置の製造方法 | |
| KR100817415B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20000026807A (ko) | 반도체층 표면 개선방법 | |
| JPH06314685A (ja) | 半導体装置製造方法 | |
| KR20040039776A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20070070729A (ko) | 콘택홀 형성 방법 | |
| KR20040003652A (ko) | 반도체 소자의 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |