KR20080069346A - 반도체소자의 패턴 형성 방법 - Google Patents

반도체소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20080069346A
KR20080069346A KR1020070006948A KR20070006948A KR20080069346A KR 20080069346 A KR20080069346 A KR 20080069346A KR 1020070006948 A KR1020070006948 A KR 1020070006948A KR 20070006948 A KR20070006948 A KR 20070006948A KR 20080069346 A KR20080069346 A KR 20080069346A
Authority
KR
South Korea
Prior art keywords
amorphous carbon
pattern
forming
film
carbon film
Prior art date
Application number
KR1020070006948A
Other languages
English (en)
Inventor
이정찬
박준영
김영준
나규태
김주완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070006948A priority Critical patent/KR20080069346A/ko
Publication of KR20080069346A publication Critical patent/KR20080069346A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자의 패턴 형성 방법을 제공한다. 이 방법은 반도체기판 상에 피식각층을 형성하는 것을 포함한다. 상기 피식각층을 갖는 기판을 산소 플라즈마 처리한다. 상기 산소 플라즈마 처리된 피식각층 상에 비정질 탄소막(Amorphous Carbon layer;ACL)을 형성한다. 상기 비정질 탄소막을 갖는 기판 상에 절연막을 형성한다. 상기 절연막을 갖는 기판 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 절연막 패턴을 형성한다. 상기 절연막 패턴을 식각마스크로 이용하여 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성한다.
산소 플라즈마 처리, 비정질 탄소막, 절연막 패턴, 포토레지스트 패턴

Description

반도체소자의 패턴 형성 방법{Method of forming pattern of semiconductor device}
도 1은 본 발명의 실시예들에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정 흐름도이다.
도 2 내지 도 7은 본 발명의 실시예들에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정단면도들이다.
본 발명은 패턴 형성 방법에 관한 것으로, 특히 반도체소자의 패턴 형성 방법에 관한 것이다.
반도체소자의 고집적화 및 고성능화가 진행됨에 따라 반도체소자의 제조에 사용되는 재료 또는 공정 기술에 대한 요구도가 매우 높아지고 있다. 특히, 반도체 기판 상에 형성된 여러 층 또는 영역들에 미세 패턴을 형성하는 공정에 대한 요구사항이 매우 강화되고 있다. 반도체소자의 제조에 있어서, 패턴의 형성은 통상 포토리소그래피라고 하는 공정을 통해 구현된다. 예를 들어, 패턴이 형성될 재료층 상에, 식각 마스크로서의 하드 마스크층, 반사 방지막 및 포토레지스트막을 적층한 후, 노광, 현상, 식각, 애싱(ashing) 및 스트립(strip) 공정을 수행하여 상기 재료층에 원하는 패턴을 형성할 수 있다. 이러한 포토리소그래피 공정을 통해 고집적화되고 고성능화된 소자를 보다 정밀하고 효율적으로 제조하기 위해 다양한 공정기술과 재료들이 개발되고 있다.
현재 반도체소자의 제조 공정에서 사용하고 있는 비정질 탄소막/실리콘 산화질화막(SiON)/반사 방지막/포토레지스트막의 다층 구조는 서브 마이크론(sub-micron) 이하의 고집적 반도체소자의 미세 패턴을 형성하기 위해 사용되고 있다. 이러한 다층 구조는 비정질 탄소막 아래에 있는 기판 상의 재료층(예를 들어, 산화막 또는 질화막 등)을 정밀하게 패터닝하기 위해 사용된다. 즉, 노광 및 현상 공정을 통해 형성된 포토레지스트막 패턴은 반사 방지막 및 SiON막으로 전사되고 SiON막 패턴을 식각 마스크로 사용하여 상기 패턴을 비정질 탄소막에 전사시킴으로써 기판 상의 재료층을 패터닝하기 위한 식각 마스크로서 비정질 탄소막 패턴을 형성한다. 이와 같이 형성된 비정질 탄소막 패턴을 통해 그 아래의 재료층을 선택적으로 식각한 후 잔여 비정질 탄소막 및 불순물을 제거하도록 애싱 및 스트립 공정을 실시함으로써 상기 재료층에 원하는 패턴을 정밀하게 형성하게 된다.
그러나, 상기 비정질 탄소막은 스트레스(stress) 특성을 가지며 스텝 커버리지(step coverage) 특성이 약하기 때문에 상기 비정질 탄소막 증착전에 파티클 소오스(particle source)가 존재할 경우, 상기 파티클 소오스가 있는 부분의 상기 비정질 탄소막은 결함(defect)이 발생하게 된다. 그 결과, 포토공정 및 식각 공정 후 게이트나 비트라인과 같은 취약한 막에서 브리지(bridge) 불량이나 낫칭(notching) 불량이 발생하는 문제점이 있다.
따라서, 비정질 탄소막 형성 전에 그 하부막 상의 파티클 소오스를 제거하여 상기 비정질 탄소막의 결함발생을 방지하는 방법에 대한 연구가 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 비정질 탄소막 형성 전에 그 하부막 상의 파티클 소오스를 제거하여 비정질 탄소막의 결함발생을 방지할 수 있는 반도체소자의 패턴 형성 방법을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 반도체소자의 패턴 형성 방법을 제공한다. 이 방법은 반도체기판 상에 피식각층을 형성하는 것을 포함한다. 상기 피식각층을 갖는 기판을 산소 플라즈마 처리한다. 상기 산소 플라즈마 처리된 피식각층 상에 비정질 탄소막(Amorphous Carbon layer;ACL)을 형성한다. 상기 비정질 탄소막을 갖는 기판 상에 절연막을 형성한다. 상기 절연막을 갖는 기판 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 절연막 패턴을 형성한다. 상기 절연막 패턴을 식각마스크로 이용하여 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 인-시츄(in-situ)공정으로 진행될 수 있다.
다른 실시예들에서, 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 동일 장비 내에서 진행될 수 있다.
또 다른 실시예들에서, 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 CVD(chemical vapor deposition) 장비를 이용할 수 있다.
또 다른 실시예들에서, 상기 절연막은 SiON물질로 형성될 수 있다.
또 다른 실시예들에서, 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성하는 동안, 상기 포토레지스트 패턴이 동시에 식각되어 제거될 수 있다.
또 다른 실시예들에서, 상기 비정질 탄소막 패턴을 형성한 후, 상기 비정질 탄소막 패턴을 식각마스크로 이용하여 상기 피식각층을 식각할 수 있다.
또 다른 실시예들에서, 상기 포토레지스트 패턴을 형성하는 것은 상기 절연막을 갖는 기판 상에 포토레지스트막을 형성하고, 상기 포토레지스트막을 노광 및 현상하는 것을 포함할 수 있다. 상기 절연막은 상기 포토레지스트막을 노광할 때 반사 방지막의 역할을 수행할 수 있다.
본 발명의 다른 일 양태에 따르면, 반도체소자의 패턴 형성 방법을 제공한다. 이 방법은 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판 표면을 산소 플라즈마 처리한다. 상기 산소 플라즈마 처리된 상기 반도체기판 상에 비정질 탄소막(Amorphous Carbon layer;ACL)을 형성한다. 상기 비정질 탄소막을 갖는 기판 상에 절연막을 형성한다. 상기 절연막을 갖는 기판 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 절연막 패턴을 형성한다. 상기 절연막 패턴을 식각마스크로 이용하여 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 산소 플라즈마 처리 공정 및 상기 비정 질 탄소막을 형성하는 공정은 인-시츄(in-situ)공정으로 진행될 수 있다.
다른 실시예들에서, 상기 절연막은 SiON물질로 형성될 수 있다.
또 다른 실시예들에서, 상기 비정질 탄소막 패턴을 형성한 후, 상기 비정질 탄소막 패턴을 식각마스크로 이용하여 상기 반도체기판을 식각하는 것을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예들에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정 흐름도이며, 도 2 내지 도 7은 본 발명의 실시예들에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정단면도들이다.
도 1 및 도 2를 참조하면, 반도체기판(100)을 준비한다. 상기 반도체기판(100) 상에 피식각층(105)을 형성할 수 있다(도 1의 F1단계). 또는 이와 달리, 상기 반도체기판을 식각하여 상기 반도체기판 내에 트렌치 등을 형성할 경우, 상기 피식각층(105)의 형성을 생략할 수 있다. 상기 피식각층(105) 상에 유기물등과 같은 파티클 소오스들(particle sources;107)이 잔존할 수 있다.
도 1 및 도 3을 참조하면, 상기 피식각층(105)을 갖는 기판을 산소 플라즈마(O2 plasma) 처리한다(도 1의 F2단계). 그 결과, 상기 피식각층(105) 표면상에 잔존하던 유기물등과 같은 상기 파티클 소오스들(107)이 제거된다.
도 1 및 도 4를 참조하면, 상기 산소 플라즈마 처리된 피식각층(105) 상에 비정질 탄소막(Amorphous Carbon layer;ACL,110)을 형성한다(도 1의 F3단계). 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막(110)을 형성하는 공정은 인-시츄(in-situ)공정으로 진행될 수 있다. 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막(110)을 형성하는 공정은 동일 장비 내에서 진행될 수 있다. 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막(110)을 형성하는 공정은 CVD(chemical vapor deposition) 장비를 이용할 수 있다. 바람직하게는, 상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막(110)을 형성하는 공정은 PECVD(plasma enhanced chemical vapor deposition) 장비를 이용할 수 있다.
상기 비정질 탄소막(110)을 갖는 기판 상에 절연막(115)을 형성한다(도 1의 F4단계). 상기 절연막(115)은 SiON물질로 형성될 수 있다. 상기 절연막(115)을 갖는 기판 상에 포토레지스트막을 형성할 수 있다. 이어, 상기 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴(120)을 형성할 수 있다(도 1의 F5단계). 이때, 상기 절연막(115)은 상기 포토레지스트막을 노광할 때 반사 방지막의 역할을 수행 할 수 있다. 또한, 상기 포토레지스트 패턴(120)에 불량이 발생하여 상기 포토레지스트 패턴(120)을 제거하기 위해 애슁(ashing) 공정을 진행할 경우, 상기 절연막(115)이 상기 비정질 탄소막(110)을 보호하는 역할을 수행하게 된다.
도 1 및 도 5를 참조하면, 상기 포토레지스트 패턴(120)을 식각마스크로 이용하여 상기 절연막(115)을 식각하여 절연막 패턴(115')을 형성한다(도 1의 F6단계).
도 1 및 도 6을 참조하면, 상기 절연막 패턴(115')을 식각마스크로 이용하여 상기 비정질 탄소막(110)을 식각하여 비정질 탄소막 패턴(110')을 형성한다(도 1의 F7단계). 상기 비정질 탄소막(110)을 식각하여 비정질 탄소막 패턴(110')을 형성하는 동안, 상기 포토레지스트 패턴(120)이 동시에 식각되어 제거될 수 있다.
도 1 및 도 7을 참조하면, 상기 비정질 탄소막 패턴(110')을 식각마스크로 이용하여 상기 피식각층(105)을 식각할 수 있다. 그 결과, 피식각층 패턴(105')이 형성된다(도 1의 F8단계).
상술한 바와 같이, 상기 피식각층(105) 상의 파티클 소오스들을 산소 플라즈마 처리에 의해 제거한 후, 인-시츄(in-situ) 공정으로 비정질 탄소막(110)을 형성함으로써 종래에 파티클 소오스에 의해 발생하던 상기 비정질 탄소막(110)의 결함발생을 방지할 수 있게 되어 결과적으로 피식각층 패턴(105')의 패턴 불량을 감소시킬 수 있게 된다. 그 결과, 생산효율을 증가시킬 수 있게 된다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 피식각층 상의 파티클 소오 스들을 산소 플라즈마 처리에 의해 제거한 후, 인-시츄(in-situ) 공정으로 비정질 탄소막을 형성함으로써 종래기술에서 파티클 소오스에 의해 발생하던 비정질 탄소막의 결함발생을 방지할 수 있게 되어 결과적으로 피식각층 패턴의 패턴 불량을 감소시킬 수 있게 된다. 그 결과, 생산효율을 증가시킬 수 있게 된다.

Claims (13)

  1. 반도체기판 상에 피식각층을 형성하고,
    상기 피식각층을 갖는 기판을 산소 플라즈마 처리하고,
    상기 산소 플라즈마 처리된 피식각층 상에 비정질 탄소막(Amorphous Carbon layer;ACL)을 형성하고,
    상기 비정질 탄소막을 갖는 기판 상에 절연막을 형성하고,
    상기 절연막을 갖는 기판 상에 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 절연막 패턴을 형성하고,
    상기 절연막 패턴을 식각마스크로 이용하여 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성하는 것을 포함하는 반도체소자의 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 인-시츄(in-situ)공정으로 진행되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 동 일 장비 내에서 진행되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 CVD(chemical vapor deposition) 장비를 이용하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 절연막은 SiON물질로 형성되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성하는 동안,
    상기 포토레지스트 패턴이 동시에 식각되어 제거되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 비정질 탄소막 패턴을 형성한 후,
    상기 비정질 탄소막 패턴을 식각마스크로 이용하여 상기 피식각층을 식각하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 것은
    상기 절연막을 갖는 기판 상에 포토레지스트막을 형성하고,
    상기 포토레지스트막을 노광 및 현상하는 것을 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 절연막은 상기 포토레지스트막을 노광할 때 반사 방지막의 역할을 수행하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  10. 반도체기판을 준비하고,
    상기 반도체기판 표면을 산소 플라즈마 처리하고,
    상기 산소 플라즈마 처리된 상기 반도체기판 상에 비정질 탄소막(Amorphous Carbon layer;ACL)을 형성하고,
    상기 비정질 탄소막을 갖는 기판 상에 절연막을 형성하고,
    상기 절연막을 갖는 기판 상에 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 절연막 패턴을 형성하고,
    상기 절연막 패턴을 식각마스크로 이용하여 상기 비정질 탄소막을 식각하여 비정질 탄소막 패턴을 형성하는 것을 포함하는 반도체소자의 패턴 형성 방법.
  11. 제 10 항에 있어서,
    상기 산소 플라즈마 처리 공정 및 상기 비정질 탄소막을 형성하는 공정은 인-시츄(in-situ)공정으로 진행되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  12. 제 10 항에 있어서,
    상기 절연막은 SiON물질로 형성되는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
  13. 제 10 항에 있어서,
    상기 비정질 탄소막 패턴을 형성한 후,
    상기 비정질 탄소막 패턴을 식각마스크로 이용하여 상기 반도체기판을 식각하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 패턴 형성 방법.
KR1020070006948A 2007-01-23 2007-01-23 반도체소자의 패턴 형성 방법 KR20080069346A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070006948A KR20080069346A (ko) 2007-01-23 2007-01-23 반도체소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070006948A KR20080069346A (ko) 2007-01-23 2007-01-23 반도체소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20080069346A true KR20080069346A (ko) 2008-07-28

Family

ID=39822600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070006948A KR20080069346A (ko) 2007-01-23 2007-01-23 반도체소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20080069346A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388927B1 (ko) * 2013-03-14 2014-04-25 한국과학기술원 접착개선된 비정질탄소막을 이용한 ｍｅｍｓ 디바이스 제조방법
CN104445049A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(上海)有限公司 Mems器件形成方法
CN105448647A (zh) * 2014-07-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 减少氢化无定形碳膜层中Bump缺陷的方法
WO2023226111A1 (zh) * 2022-05-24 2023-11-30 长鑫存储技术有限公司 半导体结构及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388927B1 (ko) * 2013-03-14 2014-04-25 한국과학기술원 접착개선된 비정질탄소막을 이용한 ｍｅｍｓ 디바이스 제조방법
CN104445049A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(上海)有限公司 Mems器件形成方法
CN105448647A (zh) * 2014-07-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 减少氢化无定形碳膜层中Bump缺陷的方法
WO2023226111A1 (zh) * 2022-05-24 2023-11-30 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP4724017B2 (ja) 半導体装置の微細パターン形成方法
US9159579B2 (en) Lithography using multilayer spacer for reduced spacer footing
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
US7910443B2 (en) Method involving trimming a hard mask in the peripheral region of a semiconductor device
KR100822621B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2008270730A (ja) 半導体素子の微細パターン形成方法
JP2009071306A (ja) 半導体素子の微細パターン形成方法
KR20090023825A (ko) 반도체 소자의 미세 패턴 형성방법
US7651947B2 (en) Mask forming and implanting methods using implant stopping layer and mask so formed
KR20080069346A (ko) 반도체소자의 패턴 형성 방법
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US9147601B2 (en) Method of forming via hole
TWI449103B (zh) 形成圖案的方法
KR20090067997A (ko) 반도체 소자의 레지스트 패턴 형성방법
KR100859490B1 (ko) 반도체 트랜지스터 제조 방법
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
TWI525659B (zh) 一種接觸孔形成方法
KR20080079494A (ko) 비정질 탄소막 형성방법 및 비정질 탄소막을 이용한반도체소자의 패턴 형성방법
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
TWI333239B (en) Method of forming contact hole
KR20070106277A (ko) 피치 감소 방법
KR20110138201A (ko) 반도체 장치를 제조하기 위한 방법
CN117393421A (zh) 半导体器件的制造方法
KR20080051642A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination