CN105448647A - 减少氢化无定形碳膜层中Bump缺陷的方法 - Google Patents
减少氢化无定形碳膜层中Bump缺陷的方法 Download PDFInfo
- Publication number
- CN105448647A CN105448647A CN201410367540.3A CN201410367540A CN105448647A CN 105448647 A CN105448647 A CN 105448647A CN 201410367540 A CN201410367540 A CN 201410367540A CN 105448647 A CN105448647 A CN 105448647A
- Authority
- CN
- China
- Prior art keywords
- film
- hydrogenated amorphous
- amorphous carbon
- layer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种减少氢化无定形碳膜层中Bump缺陷的方法,通过在氢化无定形碳薄膜的表面先通以氧气等离子体进行表面平滑处理,以去除氢化无定形碳薄膜表面的Bump缺陷,然后再采用含氢及氦气的等离子体对氢化无定形碳薄膜的表面再次进行平滑处理,以使得薄膜表面的光滑程度得以提升。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种减少氢化无定形碳膜层中Bump缺陷的方法。
背景技术
目前,在氧化物/先进图形化薄膜/介电抗反射层(Oxide/a-C:H/DARC)三层结构中,一般采用氢化无定形碳(a-C:H)作为其中的先进图形化薄膜。这是由于氢化无定形碳具有以下关键特性:
1)具有较高的对氧化物、多晶硅和氮化物的刻蚀选择比;
2)通过氧气灰化极易剥离;
3)UV吸收的反射率低;
4)良好的均匀性。
因此,氢化无定形碳薄膜被广泛应用于栅极、浅沟槽隔离(STI)、接触孔层(CT),以及28nm节点的电容中。
虽然,氢化无定形碳薄膜具有多种优势,但其仍存在一些本征缺陷。另外,在采用等离子体增强化学气相沉积工艺制备氧化物膜层过程中,会在该氧化物层表面形成细小颗粒;而在后续无定形碳薄膜覆盖该氧化物层的表面后,该细小颗粒会进一步诱发形成Bump缺陷。
发明内容
鉴于上述问题,本发明提供一种减少氢化无定形碳膜层中Bump缺陷的方法。
本发明解决技术问题所采用的技术方案为:
一种减少氢化无定形碳膜层中Bump缺陷的方法,其中,包括:
步骤S1、提供一具有氧化物层的半导体结构;
步骤S2、制备氢化无定形碳薄膜覆盖上述氧化物层,且该氢化无定形碳薄膜产生本征Bump缺陷;
步骤S3、采用氧气等离子体对所述氢化无定形碳薄膜的表面进行平滑处理。
所述的方法,其中,还包括:
步骤S4、采用含氢及氦气的等离子体对经过步骤S3处理后的薄膜表面再次进行平滑处理,以形成一光滑无定形碳层。
所述的方法,其中,还包括:
步骤S5、在所述光滑无定形碳层上制备一层介电抗反射层。
所述的方法,其中,还包括:
步骤S6、在所述介电抗反射层上制备一层光刻胶;
步骤S7、通过光刻工艺在所述光刻胶中形成预定图形。
所述的方法,其中,所述半导体结构中还设置有一金属栅极,所述氧化物层覆盖于所述金属栅极上。
所述的方法,其中,通过等离子体增强化学气相沉积工艺制备所述氧化物层。
所述的方法,其中,步骤2中,通过采用C2H2等离子体后续处理无定形碳薄膜,以形成所述氢化无定形碳薄膜。
所述的方法,其中,还包括:
步骤S8、以形成预定图形的光刻胶为掩膜,向下刻蚀,并使刻蚀停止于所述金属栅极的顶部,以形成若干接触孔。
所述的方法,其中,所述金属栅极为高介电常数金属栅极,其介电常数为24~26。
所述的方法,其中,步骤1中,通过灰化工艺进行所述平滑处理。
上述技术方案具有如下优点或有益效果:
本发明方法通过对氢化无定形碳薄膜表面进行氧气等离子体灰化工艺处理,从而去除位于氢化无定形碳薄膜表面上Bump缺陷态,后续再采用含氢及氦气等离子体处理去除Bump后的无定形碳薄膜表面,以使其变得光滑,有利于后续膜层的进一步覆盖和剥离。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1~图7是本发明方法中经过不同工艺处理后的器件结构示意图。
具体实施方式
本发明提供了一种减少氢化无定形碳膜层中Bump缺陷的方法,主要通过氧气等离子体对氢化无定形碳薄膜的表面进行处理,利用氢化无定形碳薄膜极易被氧气等离子体剥离的特性,从而去除位于氢化无定形碳薄膜表面的Bump,同时,对去除Bump后的薄膜表面进行含氢及氦气等离子体的处理,进一步改善了薄膜表面的粗糙程度,提高了薄膜表面的光滑程度,为后续的缺陷探测及后续的剥离工艺提供了有利条件。
本发明方法主要包括以下步骤:
步骤S1、提供一衬底氧化物;
步骤S2、制备氢化无定形碳薄膜覆盖该衬底氧化物;
步骤S3、采用氧气等离子体灰化处理该氢化无定形碳薄膜的表面,以去除该氢化无定形碳表面的Bump缺陷态。
下面结合附图和具体实施例对本发明方法进行详细说明。
在本实施例应用于制备并形成接触孔层(CT)的工艺中。
如图1所示,首先,提供一半导体结构,该半导体结构中包括一氧化物层1和高介电常数金属栅极0。该氧化物层1为一中间介电层(interlayerdielectric,简称:ILD),覆盖于该经化学机械研磨工艺(CMP)后的高介电常数金属栅极0(HighKMetalGate,简称:HKMG)的表面,该HKMG的K值优选为24~26(如:24、25、26等)。其中,该氧化物层1由等离子体增强化学气相沉积工艺(PlasmaEnhancedChemicalVaporDeposition,简称:PECVD)制备而成,由于在该工艺中不可避免的会产生一些细小的杂质颗粒,因此,所制备的氧化物层1的表面会吸附其中一些杂质颗粒11。
然后,制备一层无定形碳(amorphouscarbon,a-c)薄膜覆盖上述步骤中形成的氧化物层1,并对该无定形碳薄膜的表面进行C2H2等离子体处理,以降低该无定形碳薄膜中的本征缺陷,从而形成一氢化无定形碳薄膜2(hydrogenatedamorphouscarbon),如图2所示。
由于在采用PECVD制备上述氧化物层1的过程中,会在制备的氧化物层1的表面形成细小颗粒缺陷11,并在形成无定形碳薄膜后2,该细小颗粒缺陷11被进一步放大,从而成为位于无定形碳表面的Bump缺陷21,该缺陷态会严重影响后续制备完成的产品器件性能,所以必须将其降低及去除。
所以,接着采用氧气等离子体灰化工艺(O2Plasmaashprocess)对表面形成有Bump缺陷21的氢化无定形碳薄膜2的表面进行平滑处理,从而刻蚀去除该Bump缺陷21,并将之前工艺中残留的C2H2进行中和去除。由于氧气等离子体与该氢化无定形碳薄膜2的表面反应较为剧烈,因此,在去除Bump缺陷21后,可能会使薄膜2’的表面变得粗糙,从而不利于后续的缺陷检测和后续膜层的剥离,如图3所示。
然后,采用含氢及氦气的等离子体对去除Bump缺陷的薄膜2’表面再次进行平滑处理,以中和该无定形碳薄膜2’表面的悬挂键,并中和上述工艺步骤中残余的O2等离子体,经过该含氢及氦气等离子体处理后的薄膜表面由粗糙变为光滑,从而形成一光滑无定形碳层2”,如图4所示。
接着,在该光滑无定形碳层2”上制备一层介电抗反射层3,该介电抗反射层3优选为不含氮(N-free)的介电抗反射层。至此,由氧化层/光滑无定形碳层/介电抗反射层(即Oxide/a-C:H/DARC)构成的三层结构制备完成,如图5所示。
之后,制备光刻胶覆盖该三层结构的顶部,即覆盖介电抗反射层3的上表面,并通过曝光、显影等光刻步骤在该光刻胶中形成预定的图形,形成具有开口的光阻4,如图6所示。
然后,如图7所示,以具有开口的光阻4为掩膜向下刻蚀该三层结构,使刻蚀停止于金属栅极0的顶部,从而在该三层结构中形成连接金属栅极与上部电路的接触孔5。
综上所述,本发明方法针对氢化无定形碳薄膜易于被氧气等离子体去除的特性,在形成有Bump缺陷的氢化无定形碳薄膜表面通以氧气等离子体,以刻蚀去除该膜层表面的Bump缺陷;另外,利用含氢及氦气等离子体能够与无定形碳薄膜表面的悬挂键发生反应的特性,进一步改善膜层表面的粗糙程度,从而利于后续的缺陷检测和后续膜层的剥离。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种减少氢化无定形碳膜层中Bump缺陷的方法,其特征在于,包括:
步骤S1、提供一具有氧化物层的半导体结构;
步骤S2、制备氢化无定形碳薄膜覆盖所述氧化物层,且该氢化无定形碳薄膜产生本征Bump缺陷;
步骤S3、采用氧气等离子体对所述氢化无定形碳薄膜的表面进行平滑处理。
2.如权利要求1所述的方法,其特征在于,还包括:
步骤S4、采用含氢及氦气的等离子体对经过步骤S3处理后的薄膜的表面再次进行平滑处理,以形成一光滑无定形碳层。
3.如权利要求2所述的方法,其特征在于,还包括:
步骤S5、在所述光滑无定形碳层上制备一层介电抗反射层。
4.如权利要求3所述的方法,其特征在于,还包括:
步骤S6、在所述介电抗反射层上制备一层光刻胶;
步骤S7、通过光刻工艺在所述光刻胶中形成预定图形。
5.如权利要求1所述的方法,其特征在于,所述半导体结构中还设置有一金属栅极,所述氧化物层覆盖于所述金属栅极上。
6.如权利要求5所述的方法,其特征在于,通过等离子体增强化学气相沉积工艺制备所述氧化物层。
7.如权利要求5所述的方法,其特征在于,所述金属栅极为高介电常数金属栅极,其介电常数为24~26。
8.如权利要求5所述的方法,其特征在于,还包括:
步骤S8、以形成预定图形的光刻胶为掩膜,向下刻蚀,并使刻蚀停止于所述金属栅极的顶部,以形成若干接触孔。
9.如权利要求1所述的方法,其特征在于,步骤2中,通过采用C2H2等离子体处理无定形碳薄膜,以形成所述氢化无定形碳薄膜。
10.如权利要求1所述的方法,其特征在于,步骤1中,通过灰化工艺进行所述平滑处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410367540.3A CN105448647A (zh) | 2014-07-29 | 2014-07-29 | 减少氢化无定形碳膜层中Bump缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410367540.3A CN105448647A (zh) | 2014-07-29 | 2014-07-29 | 减少氢化无定形碳膜层中Bump缺陷的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105448647A true CN105448647A (zh) | 2016-03-30 |
Family
ID=55558718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410367540.3A Pending CN105448647A (zh) | 2014-07-29 | 2014-07-29 | 减少氢化无定形碳膜层中Bump缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448647A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010051435A1 (en) * | 2000-05-25 | 2001-12-13 | Atomic Telecom | Chemical-organic planarization process for atomically smooth interfaces |
CN101000866A (zh) * | 2006-12-20 | 2007-07-18 | 南京大学 | 一种非晶碳膜半导体制备方法 |
KR20080069346A (ko) * | 2007-01-23 | 2008-07-28 | 삼성전자주식회사 | 반도체소자의 패턴 형성 방법 |
CN103137443A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 无定形碳硬掩膜层的形成方法及刻蚀方法 |
-
2014
- 2014-07-29 CN CN201410367540.3A patent/CN105448647A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010051435A1 (en) * | 2000-05-25 | 2001-12-13 | Atomic Telecom | Chemical-organic planarization process for atomically smooth interfaces |
CN101000866A (zh) * | 2006-12-20 | 2007-07-18 | 南京大学 | 一种非晶碳膜半导体制备方法 |
KR20080069346A (ko) * | 2007-01-23 | 2008-07-28 | 삼성전자주식회사 | 반도체소자의 패턴 형성 방법 |
CN103137443A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 无定形碳硬掩膜层的形成方法及刻蚀方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
CN108630526B (zh) * | 2018-05-03 | 2020-11-06 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102329531B1 (ko) | 플라스마 처리 방법 및 플라스마 처리 장치 | |
US20150118853A1 (en) | Method for forming stair-step structures | |
TWI735522B (zh) | 混合式階梯蝕刻 | |
KR20150094546A (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
US8138092B2 (en) | Spacer formation for array double patterning | |
CN108565216B (zh) | 双大马士革通孔工艺的返工方法 | |
US8535549B2 (en) | Method for forming stair-step structures | |
US9673057B2 (en) | Method for forming stair-step structures | |
CN105448647A (zh) | 减少氢化无定形碳膜层中Bump缺陷的方法 | |
US9941123B1 (en) | Post etch treatment to prevent pattern collapse | |
US8664105B2 (en) | Mitigation of silicide formation on wafer bevel | |
TWI743045B (zh) | 陰影修整線邊緣粗糙度減低 | |
US20130260563A1 (en) | Mask Treatment for Double Patterning Design | |
CN109037040B (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
CN103295894B (zh) | 改善半导体器件不同区域关键尺寸差异的方法 | |
US9401285B2 (en) | Chemical mechanical planarization topography control via implant | |
CN104681538B (zh) | 接触孔及其形成方法 | |
TW201344782A (zh) | 無頂部降低之氮化矽乾式修整 | |
US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
CN107968090B (zh) | 防止外围电路受损的方法及结构 | |
USRE46464E1 (en) | Method for forming stair-step structures | |
CN103909464A (zh) | 化学机械研磨方法与自我对准方法 | |
CN102945809A (zh) | 漂移区的形成方法 | |
CN103681477A (zh) | 接触孔刻蚀方法 | |
CN102136421A (zh) | Sab工艺器件的制作方法及sab工艺器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |
|
RJ01 | Rejection of invention patent application after publication |