CN107968090B - 防止外围电路受损的方法及结构 - Google Patents

防止外围电路受损的方法及结构 Download PDF

Info

Publication number
CN107968090B
CN107968090B CN201711183483.3A CN201711183483A CN107968090B CN 107968090 B CN107968090 B CN 107968090B CN 201711183483 A CN201711183483 A CN 201711183483A CN 107968090 B CN107968090 B CN 107968090B
Authority
CN
China
Prior art keywords
protective layer
peripheral circuit
layer
separation layer
neonychium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711183483.3A
Other languages
English (en)
Other versions
CN107968090A (zh
Inventor
霍宗亮
赵治国
唐兆云
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711183483.3A priority Critical patent/CN107968090B/zh
Publication of CN107968090A publication Critical patent/CN107968090A/zh
Application granted granted Critical
Publication of CN107968090B publication Critical patent/CN107968090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种防止外围电路受损的方法及结构，属于半导体技术领域。所述方法包括：提供已形成外围电路的衬底；在外围电路上形成第一保护层，并形成覆盖第一保护层及部分衬底上表面的隔离层；去除部分隔离层，露出所述部分衬底上表面；在剩余的隔离层及所述部分衬底上表面上形成第二保护层；刻蚀第二保护层，形成保护垫。本发明中，通过形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。

Description

防止外围电路受损的方法及结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种防止外围电路受损的方法及结构。
背景技术
三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省晶片面积，其主要包括外围电路(Periphery)和存储阵列(Core)两部分。现有的三维存储器的形成过程如图1至图4所示，通常包括：1)在衬底的外围区上形成外围电路，并在外围电路上沉积氮化硅(SiN)形成保护层；2)在保护层上进行氧化物填充并进行化学机械研磨(CMP)处理形成隔离层；3)在衬底的核心区上形成存储阵列；4)形成覆盖隔离层、部分衬底的上表面以及存储阵列的氧化物层；5)进行退火处理(Anneal Process)。其中，在步骤3)形成存储阵列的过程中应用到大量的氨气(NH3)、氧气(O2)、硅烷(CH4)等气体，其在高温的作用下，会产生大量的氢离子(H+)和氧离子(O2-)，因而在步骤5)中，产生的氢离子和氧离子会扩散到外围电路并侵入氮化硅保护层，如图5所示，从而对靠近存储阵列的外围电路器件的性能造成不良影响，例如器件漏电、关闭电流(Ioff)变大等，进而会影响三维存储成品的良率。
发明内容
为解决现有技术的不足，本发明提供一种防止外围电路受损的方法及结构。
一方面，本发明提供一种防止外围电路受损的方法，包括：
提供已形成外围电路的衬底；
在所述外围电路上形成第一保护层，并形成覆盖所述第一保护层及部分衬底上表面的隔离层；
去除部分隔离，露出所述部分衬底上表面；在剩余的隔离层及所述部分衬底上表面上形成第二保护层；
刻蚀所述第二保护层，形成保护垫。
可选地，采用化学气相沉积法在所述外围电路上沉积氮化硅，形成第一保护层。
可选地，采用高密度等离子体化学气相沉积法在所述第一保护层及部分衬底上表面上沉积二氧化硅并进行平坦化处理，形成隔离层。
可选地，采用干法刻蚀工艺去除部分隔离层，形成隔离层倾斜的侧壁，并露出所述部分衬底上表面。
可选地，采用炉管化学气相沉积法在剩余的隔离层及所述部分衬底上表面上沉积氮化硅或者其他高选择性薄膜，形成第二保护层。
可选地，所述第二保护层的厚度大于30纳米。
可选地，所述刻蚀所述第二保护层，形成保护垫，具体包括：
在所述第二保护层上旋涂光刻胶形成光阻层；
以所述光阻层为掩膜刻蚀所述第二保护层至露出部分衬底上表面，并去除所述光阻层后，形成保护垫。
另一方面，本发明公开了一种防止外围电路受损的结构，包括：
已形成外围电路的衬底；
形成于所述外围电路上的第一保护层，形成于所述第一保护层上的隔离层；
形成于所述隔离层上的保护垫。
可选地，所述隔离层含有倾斜的侧壁；
可选地，所述保护垫包括：形成于所述隔离层上表面及倾斜的侧壁上的氮化硅或者其他高选择性的薄膜。
可选地，所述保护垫的厚度大于30纳米。
本发明的优点在于：
本发明中，通过在隔离层的上表面及倾斜的侧壁上形成氮化硅或者其他高选择性薄膜，并加入垫刻蚀工艺(Blanket Etch Process)从而形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1至附图4为现有技术中三维存储器形成过程的结构变化示意图；
附图5为现有技术中氢离子和氧离子对外围电路损坏的示意图；
附图6为发明提供的一种防止外围电路受损的方法流程图；
附图7至附图10为本发明提供的一种防止外围电路受损的方法中的结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种防止外围电路受损的方法，如图6所示，包括：
提供已形成外围电路的衬底；
在外围电路上形成第一保护层，并形成覆盖第一保护层及部分衬底上表面的隔离层；
去除部分隔离层，露出部分衬底上表面；在剩余的隔离层及露出的部分衬底上表面上形成第二保护层；
刻蚀第二保护层，形成保护垫。
根据本发明的实施方式，外围电路包括：深N型阱(Deep N Well，简称DNW)、高压P型阱(High-Voltage P Well，简称HVPW)、低压P型阱(Low-Voltage P Well，简称LVPW)、高压N型阱(High-Voltage N Well，简称HVNW)、低压N型阱(Low-Voltage N Well，简称LVNW)、栅极结构等；需要指出地，附图中仅示出了部分外围电路及存储阵列，其仅用于示例说明。
根据本发明的实施方式，如图7所示，采用化学气相沉积法在外围电路上沉积氮化硅，形成第一保护层；采用高密度等离子体化学气相沉积法(High Density PlasmaChemical Vapor Deposition，简称HDPCVD)在第一保护层及部分衬底上表面上沉积二氧化硅并进行平坦化处理，形成隔离层。
其中，平坦化处理，具体为采用化学机械研磨工艺(Chemical MechanicalProcess，简称CMP)进行平坦化处理。
根据本发明的实施方式，如图8所示，采用干法刻蚀(Dry Etch)工艺去除部分隔离层，形成隔离层倾斜的侧壁，并露出部分衬底上表面；采用炉管化学气相沉积法(Furnacetube Chemical Vapor Disposition，简称Fur CVD)在剩余的隔离层及露出的部分衬底上表面上沉积氮化硅或者其他高选择性的薄膜，形成第二保护层。
在本实施例中，其他高选择性薄膜的成分，例如为氮氧化硅(SiON)或者其他新型材料等。
根据本发明的实施方式，第二保护层的厚度大于30纳米。
本发明中，第二保护层的厚度大于30纳米，以保证后续形成的保护垫的厚度大于30纳米，有效地阻挡氢离子和氧离子对外围电路器件的损坏。
根据本发明的实施方式，刻蚀第二保护层，形成保护垫，如图9和图10所示，具体包括：
在第二保护层上旋涂光刻胶形成光阻层(Photo Resist)；
以光阻层为掩膜刻蚀第二保护层至露出部分衬底上表面，并去除光阻层后，形成保护垫。
本发明中，通过在隔离层的上表面及倾斜的侧壁上形成氮化硅或者其他高选择性薄膜，并加入垫刻蚀工艺(Blanket Etch Process)从而形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。
实施例二
根据本发明的实施方式，提供一种防止外围电路受损的结构，包括：
已形成外围电路的衬底；
形成于外围电路上的第一保护层，形成于第一保护层上的隔离层；
形成于隔离层上的保护垫。
其中，第一保护层具体为氮化硅；隔离层具体为氧化硅。
进一步地，在本实施例中，隔离层含有倾斜的侧壁。
对应地，保护垫包括：形成于隔离层上表面及倾斜的侧壁上的氮化硅或者其他高选择性的薄膜。
根据本发明的实施方式，保护垫的厚度大于30纳米。
本发明中，通过在隔离层的上表面及倾斜的侧壁上形成氮化硅或者其他高选择性薄膜，并加入垫刻蚀工艺(Blanket Etch Process)从而形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种防止外围电路受损的方法，其特征在于，包括：
提供已形成外围电路的衬底；
在所述外围电路上形成第一保护层，并形成覆盖所述第一保护层及部分衬底上表面的隔离层；
去除部分隔离层，露出所述部分衬底上表面；在剩余隔离层及所述部分衬底上表面上形成第二保护层；
刻蚀所述第二保护层，形成覆盖剩余的隔离层及部分衬底上表面的保护垫。
2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积法在所述外围电路上沉积氮化硅，形成第一保护层。
3.根据权利要求1所述的方法，其特征在于，采用高密度等离子体化学气相沉积法在所述第一保护层及部分衬底上表面上沉积二氧化硅并进行平坦化处理，形成隔离层。
4.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺去除部分隔离层，形成隔离层倾斜的侧壁，并露出所述部分衬底上表面。
5.根据权利要求1所述的方法，其特征在于，采用炉管化学气相沉积法在剩余隔离层及所述部分衬底上表面上沉积氮化硅或氮氧化硅，形成第二保护层。
6.根据权利要求1所述的方法，其特征在于，所述第二保护层的厚度大于30纳米。
7.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第二保护层，形成保护垫，具体包括：
在所述第二保护层上旋涂光刻胶形成光阻层；
以所述光阻层为掩膜刻蚀所述第二保护层至露出部分衬底上表面，并去除所述光阻层后，形成保护垫。
8.一种防止外围电路受损的结构，其特征在于，包括：
已形成外围电路的衬底；
形成于所述外围电路上的第一保护层，形成于所述第一保护层上的隔离层；
形成于所述隔离层及部分衬底上表面的保护垫。
9.根据权利要求8所述的结构，其特征在于，所述隔离层含有倾斜的侧壁；
所述保护垫包括：形成于所述隔离层上表面及倾斜的侧壁上的氮化硅或氮氧化硅。
10.根据权利要求8所述的结构，其特征在于，所述保护垫的厚度大于30纳米。
CN201711183483.3A 2017-11-23 2017-11-23 防止外围电路受损的方法及结构 Active CN107968090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711183483.3A CN107968090B (zh) 2017-11-23 2017-11-23 防止外围电路受损的方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711183483.3A CN107968090B (zh) 2017-11-23 2017-11-23 防止外围电路受损的方法及结构

Publications (2)

Publication Number Publication Date
CN107968090A CN107968090A (zh) 2018-04-27
CN107968090B true CN107968090B (zh) 2019-02-12

Family

ID=62000531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711183483.3A Active CN107968090B (zh) 2017-11-23 2017-11-23 防止外围电路受损的方法及结构

Country Status (1)

Country Link
CN (1) CN107968090B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170959A (zh) * 1996-06-29 1998-01-21 现代电子产业株式会社 形成快闪存储器的浮置栅极的方法
CN1943037A (zh) * 2004-04-14 2007-04-04 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091102B2 (en) * 2002-12-20 2006-08-15 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170959A (zh) * 1996-06-29 1998-01-21 现代电子产业株式会社 形成快闪存储器的浮置栅极的方法
CN1943037A (zh) * 2004-04-14 2007-04-04 株式会社瑞萨科技 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN107968090A (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
TWI608543B (zh) 半導體裝置與其製造方法
TWI567946B (zh) 包含分離式閘極非揮發性記憶單元之半導體結構及其形成方法
CN107946312B (zh) 防止外围电路受损的方法及结构
TWI690059B (zh) 半導體結構及其製造方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
TW201535486A (zh) 整合至互補式金屬氧化物半導體流程的互補式矽氧氮氧半導體
CN109585305A (zh) 一种形成半导体器件的方法
KR101087880B1 (ko) 반도체 소자의 제조방법
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
US20050191808A1 (en) Method for removing nanoclusters from selected regions
CN105632908B (zh) 半导体结构形成方法
CN107968090B (zh) 防止外围电路受损的方法及结构
CN102456627B (zh) 半导体器件的制作方法
CN107994032B (zh) 防止外围电路受损的方法及结构
CN208433411U (zh) 半导体器件
TWI499005B (zh) 3d記憶體製造方法及結構
CN106816441B (zh) 半导体结构的形成方法
CN103456691B (zh) Cmos的制造方法
KR20190088065A (ko) 로우-k 스페이서를 제공하는 방법
US7723177B2 (en) Method of manufacturing semiconductor device
KR20120003720A (ko) 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법
KR100589493B1 (ko) 게이트 산화막 형성방법
KR100455726B1 (ko) 반도체 소자의 소자분리막 형성방법
CN108389802A (zh) 半导体器件及其制造方法
KR20090042465A (ko) 반도체소자의 비트라인 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant