JP2003045886A - 選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタ - Google Patents
選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタInfo
- Publication number
- JP2003045886A JP2003045886A JP2002200794A JP2002200794A JP2003045886A JP 2003045886 A JP2003045886 A JP 2003045886A JP 2002200794 A JP2002200794 A JP 2002200794A JP 2002200794 A JP2002200794 A JP 2002200794A JP 2003045886 A JP2003045886 A JP 2003045886A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxynitride
- substrate
- atomic concentration
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- -1 (8A) Chemical compound 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 83
- 150000004767 nitrides Chemical class 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 241001432288 Locris Species 0.000 description 1
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造条件において許容するために十分な成長
速度を備えた選択的エピタキシャルプロセス、および、
前記プロセスを使用して製造するバイポーラトランジス
タを提供すること。 【解決手段】 本発明は、基板（１）上のＳｉ含有層
（８）の選択的エピタキシャル成長のためのプロセスに
関し、Ｓｉ含有層（８）の選択的エピタキシャル成長の
前に、前記基板（１）に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の層（４）が設けられるこ
とを特徴とする。
速度を備えた選択的エピタキシャルプロセス、および、
前記プロセスを使用して製造するバイポーラトランジス
タを提供すること。 【解決手段】 本発明は、基板（１）上のＳｉ含有層
（８）の選択的エピタキシャル成長のためのプロセスに
関し、Ｓｉ含有層（８）の選択的エピタキシャル成長の
前に、前記基板（１）に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の層（４）が設けられるこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上のＳｉ含有
フィルムまたは層の選択的エピタキシャル成長または堆
積のためのプロセスに関する。
フィルムまたは層の選択的エピタキシャル成長または堆
積のためのプロセスに関する。
【０００２】さらに詳細には、本発明は、ＨＦ（弗化水
素酸）溶液における小さなエッチング速度および小さな
応力を有する一方、大きなプロセススループットを可能
にするパターン層（ウエハは、ほぼ全体的にこのマスク
層によって覆われる）を備えたＳｉ含有基板上のＳｉお
よび／またはＳｉＧｅフィルムの選択的エピタキシャル
成長を得ることに関する。
素酸）溶液における小さなエッチング速度および小さな
応力を有する一方、大きなプロセススループットを可能
にするパターン層（ウエハは、ほぼ全体的にこのマスク
層によって覆われる）を備えたＳｉ含有基板上のＳｉお
よび／またはＳｉＧｅフィルムの選択的エピタキシャル
成長を得ることに関する。
【０００３】
【従来の技術】例えば、バイポーラモジュールにおける
共重合誘電体パターン層には、固有のベース領域の開口
の間では可能な限り小さなエッチング速度、および、エ
ミッタ窓におけるＳｉまたはＳｉＧｅの堆積に向かって
は良好な選択的挙動を備えたフィルムまたは層が必要で
ある。加えて、この層は、剥離を回避するために、小さ
な応力を有することが必要である。
共重合誘電体パターン層には、固有のベース領域の開口
の間では可能な限り小さなエッチング速度、および、エ
ミッタ窓におけるＳｉまたはＳｉＧｅの堆積に向かって
は良好な選択的挙動を備えたフィルムまたは層が必要で
ある。加えて、この層は、剥離を回避するために、小さ
な応力を有することが必要である。
【０００４】これまで、ＳｉＧｅ層の堆積は、ＳｉＧｅ
層が堆積されるパターンまたは区画を規定するために、
シリコン窒化物層（Ｓｉ３Ｎ４）が設けられたＳｉ基板
上に行われてきた。このような堆積は、内容が参照とし
て本明細書に組み込まれている米国特許第５，５０６，
４２７号に開示されている。
層が堆積されるパターンまたは区画を規定するために、
シリコン窒化物層（Ｓｉ３Ｎ４）が設けられたＳｉ基板
上に行われてきた。このような堆積は、内容が参照とし
て本明細書に組み込まれている米国特許第５，５０６，
４２７号に開示されている。
【０００５】
【発明が解決しようとする課題】Ｓｉ３Ｎ４の主な問題
は、この層が、製造条件において許容できるために十分
な成長速度を備えた選択的エピタキシャルプロセスを開
発することを許容しないことである。さらに、窒化物は
エッチング速度が小さく、応力が大きい。
は、この層が、製造条件において許容できるために十分
な成長速度を備えた選択的エピタキシャルプロセスを開
発することを許容しないことである。さらに、窒化物は
エッチング速度が小さく、応力が大きい。
【０００６】
【課題を解決するための手段】したがって、本発明は、
基板上のＳｉ含有層の選択的エピタキシャル成長のため
のプロセスに関し、Ｓｉ含有層の選択的エピタキシャル
成長の前に、前記基板に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の層が設けられ、前記成長
が、前記基板が酸窒化物層によって覆われていない場所
において選択的に行われることを特徴とする。
基板上のＳｉ含有層の選択的エピタキシャル成長のため
のプロセスに関し、Ｓｉ含有層の選択的エピタキシャル
成長の前に、前記基板に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の層が設けられ、前記成長
が、前記基板が酸窒化物層によって覆われていない場所
において選択的に行われることを特徴とする。
【０００７】現在、特別な層、すなわち、シリコン酸窒
化物共重合誘電体層を使用することによって、基板に酸
窒化物層のない場所、例えば、酸窒化物層がエッチング
除去された場所において、この基板上のＳｉまたはＳｉ
Ｇｅフィルムまたは層のエピタキシャル成長速度を大幅
に増大させることが可能であることが発見されている。
化物共重合誘電体層を使用することによって、基板に酸
窒化物層のない場所、例えば、酸窒化物層がエッチング
除去された場所において、この基板上のＳｉまたはＳｉ
Ｇｅフィルムまたは層のエピタキシャル成長速度を大幅
に増大させることが可能であることが発見されている。
【０００８】酸窒化物のこのような組成を使用して、２
００メガパスカルの最大応力、および、緩衝されたＨＦ
を含む溶液において少なくとも５：１の酸窒化物層と四
エチル正珪酸（ＴＥＯＳ）との間のエッチング速度比を
備えた酸窒化物層を得ることが可能である。
００メガパスカルの最大応力、および、緩衝されたＨＦ
を含む溶液において少なくとも５：１の酸窒化物層と四
エチル正珪酸（ＴＥＯＳ）との間のエッチング速度比を
備えた酸窒化物層を得ることが可能である。
【０００９】半導体デバイスの組み立てにおけるシリコ
ン酸窒化物層の使用は、米国特許第５，９９８，２７３
号に述べられているが、その組成も、堆積される方法も
説明されていない。また、より大きなＳｉエピタキシャ
ル成長速度に対するいかなる固有の性能も、述べられて
いない。
ン酸窒化物層の使用は、米国特許第５，９９８，２７３
号に述べられているが、その組成も、堆積される方法も
説明されていない。また、より大きなＳｉエピタキシャ
ル成長速度に対するいかなる固有の性能も、述べられて
いない。
【００１０】特定の酸窒化物組成を使用すると、すなわ
ち、上記に述べた範囲以外の酸素および／または窒素の
含有量を使用すると、層内の応力が許容できないほどに
大きく、下にあるポリシリコンの剥離をもたらすか、劣
悪なＨＦエッチング挙動が得られるかのいずれかである
ことが見出された。
ち、上記に述べた範囲以外の酸素および／または窒素の
含有量を使用すると、層内の応力が許容できないほどに
大きく、下にあるポリシリコンの剥離をもたらすか、劣
悪なＨＦエッチング挙動が得られるかのいずれかである
ことが見出された。
【００１１】本発明によれば、酸窒化物の窒素の原子濃
度は、好ましくは、２９％と３０％の間に含まれる一
方、酸素の原子濃度は約３５〜３７％である。
度は、好ましくは、２９％と３０％の間に含まれる一
方、酸素の原子濃度は約３５〜３７％である。
【００１２】酸窒化物層は、好ましくは、プラズマ強化
化学的気相成長（ＰＥＣＶＤ）によって形成される。
化学的気相成長（ＰＥＣＶＤ）によって形成される。
【００１３】本発明のプロセスの詳細によれば、Ｓｉ含
有フィルムまたは層の成長または堆積の前に、酸窒化物
層が、マスクまたはパターン層を形成する。
有フィルムまたは層の成長または堆積の前に、酸窒化物
層が、マスクまたはパターン層を形成する。
【００１４】マスク層は、Ｓｉ含有層が堆積されなけれ
ばならない場所におけるシリコン窒化物エッジを設けら
れた開口部を備えた酸窒化物層から有利には形成され
る。
ばならない場所におけるシリコン窒化物エッジを設けら
れた開口部を備えた酸窒化物層から有利には形成され
る。
【００１５】好ましくは、酸窒化物層は、７：１のモル
比ＮＨ４／ＨＦを備えたＮＨ４／ＨＦ溶液における酸化
物エッチングに耐えるために適する組成を有する。
比ＮＨ４／ＨＦを備えたＮＨ４／ＨＦ溶液における酸化
物エッチングに耐えるために適する組成を有する。
【００１６】Ｓｉ含有層は、ＳｉまたはＳｉＧｅ層とす
ることができる。
ることができる。
【００１７】酸窒化物層は、ＨＦ溶液におけるそのエッ
チング速度を低下させるために、アニールを使用して、
有利には高密度化される。
チング速度を低下させるために、アニールを使用して、
有利には高密度化される。
【００１８】本発明は、また、バイポーラトランジスタ
であって、Ｓｉ含有基板と、選択的にエピタキシャル成
長されるＳｉ含有層、特にＳｉまたはＳｉＧｅ層を含
み、前記Ｓｉ含有基板に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の共重合誘電体パターン層
が設けられるという改善を有するバイポーラトランジス
タにも関する。
であって、Ｓｉ含有基板と、選択的にエピタキシャル成
長されるＳｉ含有層、特にＳｉまたはＳｉＧｅ層を含
み、前記Ｓｉ含有基板に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の共重合誘電体パターン層
が設けられるという改善を有するバイポーラトランジス
タにも関する。
【００１９】好ましくは、酸窒化物層は、プラズマ強化
化学的気相成長（ＰＥＣＶＤ）によって得られた層であ
る。
化学的気相成長（ＰＥＣＶＤ）によって得られた層であ
る。
【００２０】本発明の一実施形態によれば、酸窒化物層
は、７：１のモル比ＮＨ４／ＨＦを備えたＮＨ４／ＨＦ
溶液における酸化物エッチングに耐えるために適する組
成を有する。
は、７：１のモル比ＮＨ４／ＨＦを備えたＮＨ４／ＨＦ
溶液における酸化物エッチングに耐えるために適する組
成を有する。
【００２１】好ましくは、酸窒化物の窒素の原子濃度
は、２９％と３０％の間に含まれる一方、酸素の原子濃
度は約３５〜３７％である。
は、２９％と３０％の間に含まれる一方、酸素の原子濃
度は約３５〜３７％である。
【００２２】有利には、選択的に成長されたＳｉ含有層
はＳｉまたはＳｉＧｅ層であり、酸窒化物層から小さな
距離にエピタキシャル成長される。
はＳｉまたはＳｉＧｅ層であり、酸窒化物層から小さな
距離にエピタキシャル成長される。
【００２３】本発明は、添付の図面を参照する、本発明
の選択的エピタキシャル成長のためのプロセスを含めた
バイポーラトランジスタを製造するための方法の実施例
の以下の説明において、さらに明らかになる。
の選択的エピタキシャル成長のためのプロセスを含めた
バイポーラトランジスタを製造するための方法の実施例
の以下の説明において、さらに明らかになる。
【００２４】
【発明の実施の形態】シリコン含有表面１（例えば、埋
め込み層Ｐ［１Ａ］、埋め込み層Ｎ［１Ｂ］、シンカー
［１Ｃ］、ｐウエル［１Ｄ］、窒化物層［１Ｅ］、フィ
ールド酸化物［１Ｆ］）上に、（ＴＥＯＳなどの）酸化
物層２が堆積され、高密度化される。
め込み層Ｐ［１Ａ］、埋め込み層Ｎ［１Ｂ］、シンカー
［１Ｃ］、ｐウエル［１Ｄ］、窒化物層［１Ｅ］、フィ
ールド酸化物［１Ｆ］）上に、（ＴＥＯＳなどの）酸化
物層２が堆積され、高密度化される。
【００２５】その後、ポリシリコンベース層３が堆積さ
れる。前記ポリベース層３上に、シリコン酸化物層４
が、プラズマ強化化学的気相成長（ＰＥＣＶＤ）によっ
て形成される。
れる。前記ポリベース層３上に、シリコン酸化物層４
が、プラズマ強化化学的気相成長（ＰＥＣＶＤ）によっ
て形成される。
【００２６】続いて、酸窒化物層４は高密度化される。
例えば、Ｎ２雰囲気中における８５０℃で３０分間の高
密度化は、低いエッチング速度を保証した。
例えば、Ｎ２雰囲気中における８５０℃で３０分間の高
密度化は、低いエッチング速度を保証した。
【００２７】図２に示す状況が得られる。
【００２８】有利には、シリコン酸窒化物層４の組成
は、下にある層の剥離を回避するように選択される。
は、下にある層の剥離を回避するように選択される。
【００２９】好ましくは、使用される酸窒化物は、以下
の原子濃度を有する。すなわち、３０％と４５％との間
の原子酸素、１９％と３５％との間の原子窒素である。
の原子濃度を有する。すなわち、３０％と４５％との間
の原子酸素、１９％と３５％との間の原子窒素である。
【００３０】Ｎ／Ｓｉ比は、例えば、０．６と１との間
であり、Ｏ／Ｓｉ比は０．８５と１．４との間である。
であり、Ｏ／Ｓｉ比は０．８５と１．４との間である。
【００３１】酸素濃度および窒素濃度は相補的であり、
互いから独立しては変更できない。
互いから独立しては変更できない。
【００３２】有利には、酸素の原子濃度は約３５〜３７
％であり、窒素の原子濃度は約２９〜３０％である。
％であり、窒素の原子濃度は約２９〜３０％である。
【００３３】続いて、ドライエッチングの手段によって
積層内に、エミッタ窓５が形成され、図３に示すよう
に、前記窓は５であり、酸化物（ＴＥＯＳ）層２で止め
られる。
積層内に、エミッタ窓５が形成され、図３に示すよう
に、前記窓は５であり、酸化物（ＴＥＯＳ）層２で止め
られる。
【００３４】選択的に注入されたコレクタ６は、コレク
タ抵抗を低減する。
タ抵抗を低減する。
【００３５】続いて、ウエハ、または、窓５を備える積
層上に、窒化物層７が堆積される（図４）。
層上に、窒化物層７が堆積される（図４）。
【００３６】この窒化物層７はドライエッチングされ、
これがエミッタ窓５の側壁７Ａの形成に導く（図５）。
これがエミッタ窓５の側壁７Ａの形成に導く（図５）。
【００３７】緩衝されたＨＦ溶液内で行われる酸化物ウ
エットエッチングが、ポリシリコンベース層３の下方に
固有のベース領域を開口する。エミッタ窓５内の酸化物
（ＴＥＯＳ：四エチル正珪酸の略）層２は露出され、有
利には、ポリシリコンベース層３と直接接触するその後
のＳｉＧｅ／Ｓｉベース８の成長のために自由空間を形
成するように除去される。酸化物をエッチングした後、
図６に示す状況が得られる。
エットエッチングが、ポリシリコンベース層３の下方に
固有のベース領域を開口する。エミッタ窓５内の酸化物
（ＴＥＯＳ：四エチル正珪酸の略）層２は露出され、有
利には、ポリシリコンベース層３と直接接触するその後
のＳｉＧｅ／Ｓｉベース８の成長のために自由空間を形
成するように除去される。酸化物をエッチングした後、
図６に示す状況が得られる。
【００３８】酸化物のアンダーカットは、固有のベース
８（ＳｉＧｅベース）と層３（外部ポリシリコンベー
ス）との間の良好な接続を可能にするために十分でなけ
ればならない。
８（ＳｉＧｅベース）と層３（外部ポリシリコンベー
ス）との間の良好な接続を可能にするために十分でなけ
ればならない。
【００３９】これらの２つのエッチングステップの最中
に、キャッピング材料（酸窒化物層４）も、同じく露出
されるが、酸窒化物の除去は最小に抑えられる。エミッ
タ窓５の側壁７Ａは、図６に示すように、前記エッチン
グに耐える。層４の消失は、窒化物壁７Ａが層４の上方
に実際には突き出さないように、制限される。
に、キャッピング材料（酸窒化物層４）も、同じく露出
されるが、酸窒化物の除去は最小に抑えられる。エミッ
タ窓５の側壁７Ａは、図６に示すように、前記エッチン
グに耐える。層４の消失は、窒化物壁７Ａが層４の上方
に実際には突き出さないように、制限される。
【００４０】エミッタ窓５には、結果的に、窒化物壁７
Ａ、または、エピタキシャル成長の間、ポリシリコンベ
ース層３を保護するスペーサが設けられる。確かに、選
択的成長の狙いは、単結晶層を堆積することであるが、
成長は、ポリシリコン表面上にも、それが保護されてい
なければ、起こる。
Ａ、または、エピタキシャル成長の間、ポリシリコンベ
ース層３を保護するスペーサが設けられる。確かに、選
択的成長の狙いは、単結晶層を堆積することであるが、
成長は、ポリシリコン表面上にも、それが保護されてい
なければ、起こる。
【００４１】続いて、単結晶ＳｉＧｅ／Ｓｉ固有ベース
８は選択的に堆積される（図７）。
８は選択的に堆積される（図７）。
【００４２】ＨＦエッチングを耐えるシリコン酸窒化物
層４は、完全自己位置決めＳｉＧｅ層８の、したがっ
て、完全自己位置決めＳｉＧｅヘテロ接合バイポーラト
ランジスタの製造のために、マスク層として作用する。
ＳｉＧｅは、シリコン酸窒化物上には堆積しない。
層４は、完全自己位置決めＳｉＧｅ層８の、したがっ
て、完全自己位置決めＳｉＧｅヘテロ接合バイポーラト
ランジスタの製造のために、マスク層として作用する。
ＳｉＧｅは、シリコン酸窒化物上には堆積しない。
【００４３】エミッタ窓５は、適合することができ、図
８に示すように、結果的に得られるエミッタ開口部９を
得るために１つ以上の内部スペーサ１０とともにさらに
減少させることができる幅「Ｗ」を有する。この図３に
おいて、これらのスペーサを示す。しかし、他の実施形
態においては、この番号は変わることがある。
８に示すように、結果的に得られるエミッタ開口部９を
得るために１つ以上の内部スペーサ１０とともにさらに
減少させることができる幅「Ｗ」を有する。この図３に
おいて、これらのスペーサを示す。しかし、他の実施形
態においては、この番号は変わることがある。
【００４４】続いて、ポリシリコン１１が堆積される。
続いて、作成物は、ポリシリコン堆積物１１によって覆
われていない酸窒化物層４を除去するように、さらにド
ライエッチングされる。同様に、ポリシリコンベース３
の一部は、後で除去される（図９）。
続いて、作成物は、ポリシリコン堆積物１１によって覆
われていない酸窒化物層４を除去するように、さらにド
ライエッチングされる。同様に、ポリシリコンベース３
の一部は、後で除去される（図９）。
【００４５】続いて、珪化物化１２が行われ、次に、中
間層誘電体１３、プラグ１４、および、金属堆積１５が
続く。この結果は図１０に示す。
間層誘電体１３、プラグ１４、および、金属堆積１５が
続く。この結果は図１０に示す。
【００４６】（図面に示すようにマスク層として）ポリ
シリコン層３を覆うシリコン酸窒化物層４を使用して、
試験が行われ（試験１）、前記酸窒化物４は以下の原子
濃度を有する。２９．５％の窒素、３６％の酸素、およ
び、３４．５％のシリコン。さらに、酸窒化物層を置き
換えるマスク層としての窒化物層を使用して試験が行わ
れた（試験２）。
シリコン層３を覆うシリコン酸窒化物層４を使用して、
試験が行われ（試験１）、前記酸窒化物４は以下の原子
濃度を有する。２９．５％の窒素、３６％の酸素、およ
び、３４．５％のシリコン。さらに、酸窒化物層を置き
換えるマスク層としての窒化物層を使用して試験が行わ
れた（試験２）。
【００４７】前記試験は、Ｓｉの化学的気相堆積成長
が、シリコン窒化物層に関して、Ｓｉ ｘＯｙＮｚ層を使
用する時に５倍に増大されることを示している（試験
２）。
が、シリコン窒化物層に関して、Ｓｉ ｘＯｙＮｚ層を使
用する時に５倍に増大されることを示している（試験
２）。
【００４８】ＳｉＧｅの化学的気相堆積成長は、マスク
層としてシリコン窒化物層のみを使用する時の成長に関
して、シリコン酸窒化物層を使用する時に１０倍にさえ
増大された（試験２）。
層としてシリコン窒化物層のみを使用する時の成長に関
して、シリコン酸窒化物層を使用する時に１０倍にさえ
増大された（試験２）。
【００４９】特定の実施形態に関連して本発明の原理を
上記に説明した一方、この説明が例としてのみ、およ
び、本発明の範囲に対する制限としてではなく行われた
ことは、明確に理解されるべきである。
上記に説明した一方、この説明が例としてのみ、およ
び、本発明の範囲に対する制限としてではなく行われた
ことは、明確に理解されるべきである。
【図１】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図２】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図３】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図４】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図５】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図６】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図７】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図８】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図９】バイポーラトランジスタの製造の連続的なステ
ップの間のそれの一部分を示す図である。
ップの間のそれの一部分を示す図である。
【図１０】バイポーラトランジスタの製造の連続的なス
テップの間のそれの一部分を示す図である。
テップの間のそれの一部分を示す図である。
１ 表面
２ 酸化物層
３ ポリシリコンベース層
４ シリコン酸窒化物層
５ エミッタ窓
６ コレクタ
７ 窒化物層
８ ＳｉＧｅ／Ｓｉベース
９ エミッタ開口部
１０ スペーサ
１１ ポリシリコン
１２ 珪化物化
１３ 中間層誘電体
１４ プラグ
１５ 金属堆積
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 フレデイ・マルセル・イバン・デ・ペステ
ル
ベルギー国、ベー−9080・ロクリステイ、
アカシアラーン・18
(72)発明者 ヤン・アカエルト
ベルギー国、ベー−9700・オウデナール
デ、ヘントストラート・148
(72)発明者 ヨハン・フアストマンス
ベルギー国、ベー−9000・ヘント、ユベー
ル・フレール・オルバンラーン・675
Ｆターム(参考） 5F003 BA13 BB02 BB04 BB06 BB07
BB08 BC02 BC08 BF03 BF06
BF90 BH06 BH18 BM01 BP33
BP94 BP96 BS04
Claims (14)
- 【請求項１】 基板（１）上でのＳｉ含有層（８）の選
択的エピタキシャル成長のためのプロセスであって、前
記Ｓｉ含有層（８）の前記選択的エピタキシャル成長の
前に、前記基板（１）に、３０％と４５％との間の酸素
の原子濃度および１９％と３５％との間の窒素の原子濃
度を備えたシリコン酸窒化物の層（４）が設けられ、前
記基板（１）が前記酸窒化物層（４）によって覆われて
いない場所で、選択的に、前記成長が行われることを特
徴とするプロセス。 - 【請求項２】 前記酸窒化物の窒素の前記原子濃度が、
好ましくは、２９％と３０％との間に含まれる一方、酸
素の前記原子濃度が約３５〜３７％であることを特徴と
する請求項１に記載のプロセス。 - 【請求項３】 前記酸窒化物層（４）が、好ましくは、
プラズマ強化化学的気相成長（ＰＥＣＶＤ）によって形
成されることを特徴とする請求項１または２に記載のプ
ロセス。 - 【請求項４】 前記基板（１）のマスクされていない部
分上での前記Ｓｉ含有層（８）の前記成長の前に、前記
酸窒化物層（４）がマスクまたはパターン層を形成する
ことを特徴とする請求項１から３のいずれか一項に記載
のプロセス。 - 【請求項５】 前記パターン層が、前記Ｓｉ含有層
（８）が堆積されなければならない場所において、シリ
コン窒化物エッジ（８Ａ）が設けられた少なくとも１つ
の開口部（５）を備えた酸窒化物層（４）で形成される
ことを特徴とする請求項４に記載のプロセス。 - 【請求項６】 前記マスク層（４）が、場合によっては
酸化物層（２）を備えた前記基板（１）上に堆積された
ポリシリコンベース層（３）を覆うことを特徴とする請
求項４または５に記載のプロセス。 - 【請求項７】 前記酸窒化物層が、７：１のモル比ＮＨ
４／ＨＦを備えたＮＨ４／ＨＦ溶液における酸化物エッ
チングに耐えるために適する組成を有することを特徴と
する請求項１から６のいずれか一項に記載のプロセス。 - 【請求項８】 成長される前記Ｓｉ含有層（８）が、Ｓ
ｉまたはＳｉＧｅ層であることを特徴とする請求項１か
ら７のいずれか一項に記載のプロセス。 - 【請求項９】 前記Ｓｉ含有層（８）が、前記酸窒化物
層（４）から小距離において成長されることを特徴とす
る請求項１から８のいずれか一項に記載のプロセス。 - 【請求項１０】 前記基板（１）がＳｉ含有基板である
ことを特徴とする請求項１から９のいずれか一項に記載
のプロセス。 - 【請求項１１】 前記酸窒化物層（４）が、ＨＦ溶液に
おける該エッチング速度を低下させるために、アニール
を使用して高密度化されることを特徴とする請求項１か
ら１０に記載のプロセス。 - 【請求項１２】 Ｓｉ含有基板（１）と、選択的にエピ
タキシャル成長されるＳｉまたはＳｉＧｅ層（８）を含
むバイポーラトランジスタであって、前記Ｓｉ含有基板
（１）に、３０％と４５％との間の酸素の原子濃度およ
び１９％と３５％との間の窒素の原子濃度を備えたシリ
コン酸窒化物のポリ間誘電体パターン層（４）が設けら
れることを特徴とするバイポーラトランジスタ。 - 【請求項１３】 前記酸窒化物層（４）が、７：１のモ
ル比ＮＨ４／ＨＦを備えたＮＨ４／ＨＦ溶液における酸
化物エッチングに耐えるために適する組成を有すること
を特徴とする請求項１２に記載のバイポーラトランジス
タ。 - 【請求項１４】 前記酸窒化物層（４）が、２９％と３
０％との間に含まれる窒素の原子濃度を有する一方、酸
素の原子濃度が約３５〜３７％であることを特徴とする
請求項１２に記載のバイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01401908A EP1280189A1 (en) | 2001-07-16 | 2001-07-16 | Process for selective epitaxial growth and bipolar transistor made by using such process |
| EP01401908.7 | 2001-07-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003045886A true JP2003045886A (ja) | 2003-02-14 |
Family
ID=8182808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002200794A Withdrawn JP2003045886A (ja) | 2001-07-16 | 2002-07-10 | 選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030011001A1 (ja) |
| EP (1) | EP1280189A1 (ja) |
| JP (1) | JP2003045886A (ja) |
| KR (1) | KR20030007218A (ja) |
| TW (1) | TW574729B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6699765B1 (en) * | 2002-08-29 | 2004-03-02 | Micrel, Inc. | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer |
| KR100493047B1 (ko) * | 2003-02-13 | 2005-06-07 | 삼성전자주식회사 | 선택적 에피택셜 성장을 이용한 반도체 소자의 국부 배선형성 방법 |
| US6908824B2 (en) * | 2003-11-06 | 2005-06-21 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned lateral heterojunction bipolar transistor |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288235A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 半導設装置の製造方法 |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
-
2001
- 2001-07-16 EP EP01401908A patent/EP1280189A1/en not_active Withdrawn
-
2002
- 2002-07-03 TW TW91114767A patent/TW574729B/zh not_active IP Right Cessation
- 2002-07-10 JP JP2002200794A patent/JP2003045886A/ja not_active Withdrawn
- 2002-07-15 US US10/194,053 patent/US20030011001A1/en not_active Abandoned
- 2002-07-16 KR KR1020020041713A patent/KR20030007218A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030007218A (ko) | 2003-01-23 |
| US20030011001A1 (en) | 2003-01-16 |
| EP1280189A1 (en) | 2003-01-29 |
| TW574729B (en) | 2004-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009243B2 (ja) | 半導体プロセス | |
| US6465317B2 (en) | Process for producing a bipolar transistor with self-aligned emitter and extrinsic base | |
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| JPH0797600B2 (ja) | トレンチ充填方法及び複数のサブレイヤ接点形成方法 | |
| US20040048441A1 (en) | Vertical hard mask | |
| JP2003045886A (ja) | 選択的エピタキシャル成長のためのプロセスとそのプロセスを使用することによって作成されるバイポーラトランジスタ | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| US6803289B1 (en) | Bipolar transistor and method for making the same | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| US6835670B2 (en) | Method of manufacturing semiconductor device | |
| US5977608A (en) | Modified poly-buffered isolation | |
| KR100564416B1 (ko) | 반도체소자의 살리사이드층 형성방법 | |
| US20030003656A1 (en) | Method of manufacturing flash memory device | |
| KR100529873B1 (ko) | 반도체소자의 제조방법 | |
| KR20020010816A (ko) | 반도체소자의 콘택 형성 방법 | |
| JPH09205155A (ja) | 半導体記憶装置の製造方法 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR100258062B1 (ko) | 모스 트랜지스터의 제조방법 | |
| US6949448B2 (en) | Local oxidation of silicon (LOCOS) method employing graded oxidation mask | |
| CN100499032C (zh) | 多步骤低温间隔层制作方法 | |
| CN114843176A (zh) | 一种半导体结构的制造方法 | |
| KR20030050783A (ko) | 반도체 소자의 제조 방법 | |
| KR20030044145A (ko) | 반도체 소자의 제조 방법 | |
| KR20030050792A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |