KR100302621B1 - 트랜지스터 제조방법 - Google Patents
트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100302621B1 KR100302621B1 KR1019990041618A KR19990041618A KR100302621B1 KR 100302621 B1 KR100302621 B1 KR 100302621B1 KR 1019990041618 A KR1019990041618 A KR 1019990041618A KR 19990041618 A KR19990041618 A KR 19990041618A KR 100302621 B1 KR100302621 B1 KR 100302621B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor substrate
- oxide film
- drain
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 트랜지스터 제조방법에 관한 것으로, 종래에는 소자가 고집적화됨에 따라 소스/드레인이 게이트와 근접하게 되어 게이트전극에 전압이 인가되지 않는 상태에서도 누설전류가 흐르는 GIDL 특성이 불량해지고, 아울러 후속 열처리시 불순물이온의 확산으로 인해 트랜지스터의 유효 채널길이 감소를 방지하기 위하여 포켓영역을 형성하고 있으나, 채널의 마진확보에 한계가 있으며, 또한 게이트가 반도체기판의 상부에 형성되어 평탄화에 불리한 문제점이 있었다. 따라서, 본 발명은 반도체기판 상에 제1산화막과 질화막을 순차적으로 형성한 다음 사진식각을 통해 게이트가 형성될 영역의 질화막과 제1산화막을 식각하고, 노출된 반도체기판을 소정의 깊이로 식각하는 공정과; 상기 결과물 상에 제2산화막을 형성한 다음 에치-백을 실시하여 반도체기판의 식각된 측면에 제2산화막 측벽을 형성하는 공정과; 상기 질화막과 제2산화막 측벽을 마스크로 적용하여 반도체기판을 소정의 깊이로 식각한 다음 질화막을 제거하는 공정과; 상기 결과물 상에 게이트산화막을 형성한 다음 게이트전극을 증착하고, 에치-백하여 게이트를 형성하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 소스/드레인을 형성한 다음 노출된 게이트산화막 및 제2산화막 측벽을 식각하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 저농도영역을 형성한 다음 상부전면에 캡절연막을 형성하고, 에치-백을 실시하여 평탄화하는 공정으로 이루어지는 트랜지스터 제조방법을 통해 반도체기판 내에 매립된 게이트의 측면에 소스/드레인을 형성함에 따라 소스/드레인간 이격거리가 멀어지게 되어 GIDL 특성 및 펀치쓰루(punch through) 특성을 향상시킬 수 있고, 후속 열처리시 불순물이온의 확산으로 인해 유효채널길이가 감소하는 것을 효과적으로 방지하여 채널의 마진을 확보할 수 있으며, 이에 따라 포켓 이온주입을 선택적으로 실시할 수 있게 되어 공정 단순화 및 집적도 향상에 기여할 수 있고, 게이트가 매립됨에 따라 평탄화되어 후속 공정의 진행이 용이해지는 효과가 있다.
Description
본 발명은 트랜지스터 제조방법에 관한 것으로, 특히 게이트를 반도체기판 내에 매립하고, 소스/드레인을 게이트 측면의 반도체기판 내에 형성하여 특성을 향상시키기에 적당하도록 한 트랜지스터 제조방법에 관한 것이다.
종래의 트랜지스터 제조방법을 첨부한 도1a 내지 도1c의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 격리영역(2)이 형성된 반도체기판(1) 내에 문턱전압(Vt) 조절을 위한 이온주입(3)을 실시한 다음 반도체기판(1) 상에 순차적으로 게이트산화막(4), 게이트전극(5)과 캡절연막(6)을 형성한다. 이때, 캡절연막(6)은 고온저압산화막(HLD)과 질화막을 적층하여 형성한다.
그리고, 도1b에 도시한 바와같이 상기 결과물 상에 사진식각을 통해 캡절연막(6), 게이트전극(5) 및 게이트산화막(4)의 일부를 패터닝하여 게이트를 형성한 다음 게이트를 마스크로 적용하여 반도체기판(1) 내에 불순물이온을 주입함으로써, 저농도영역(7) 및 포켓(할로 : halo)영역(8)을 형성한다.
그리고, 도1c에 도시한 바와같이 상기 결과물의 상부전면에 절연막(9)을 증착하고, 선택적으로 식각하여 상기 게이트의 측면에 절연막(9) 측벽을 형성한 다음 게이트 및 절연막(9) 측벽을 마스크로 적용하여 반도체기판(1) 내에 불순물이온을 주입함으로써, 소스/드레인(10)을 형성한다.
그러나, 상기한 바와같은 종래의 트랜지스터 제조방법은 소자가 고집적화됨에 따라 소스/드레인이 게이트와 근접하게 되어 게이트전극에 전압이 인가되지 않는 상태에서도 누설전류가 흐르는 GIDL(gate induced drain leakage)특성이 불량해지고, 아울러 후속 열처리시 불순물이온의 확산으로 인해 트랜지스터의 유효 채널길이(effective length : Leff) 감소를 방지하기 위하여 포켓영역을 형성하고 있으나, 채널의 마진확보에 한계가 있으며, 또한 게이트가 반도체기판의 상부에 형성되어 평탄화에 불리한 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 게이트를 반도체기판 내에 매립하고, 소스/드레인을 게이트 측면의 반도체기판 내에 형성하여 특성을 향상시킬 수 있는 트랜지스터 제조방법을 제공하는데 있다.
도1a 내지 도1c는 종래의 트랜지스터 제조방법을 보인 수순단면도.
도2a 내지 도2는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:격리영역
13,15:산화막 14:질화막
16:게이트산화막 17:문턱전압조절용 불순물이온주입
18:폴리실리콘 19:소스/드레인
20:저농도영역 21:포켓영역
22:캡절연막
상기한 바와같은 본 발명의 목적을 달성하기 위한 트랜지스터 제조방법은 반도체기판 상에 제1산화막과 질화막을 순차적으로 형성한 다음 사진식각을 통해 게이트가 형성될 영역의 질화막과 제1산화막을 식각하고, 노출된 반도체기판을 소정의 깊이로 식각하는 공정과; 상기 결과물 상에 제2산화막을 형성한 다음 에치-백을 실시하여 반도체기판의 식각된 측면에 제2산화막 측벽을 형성하는 공정과; 상기 질화막과 제2산화막 측벽을 마스크로 적용하여 반도체기판을 소정의 깊이로 식각한 다음 질화막을 제거하는 공정과; 상기 결과물 상에 게이트산화막을 형성한 다음 게이트전극을 증착하고, 에치-백하여 게이트를 형성하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 소스/드레인을 형성한 다음 노출된 게이트산화막 및 제2산화막 측벽을 식각하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 저농도영역을 형성한 다음 상부전면에 캡절연막을 형성하고, 에치-백을 실시하여 평탄화하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 트랜지스터 제조방법을 첨부한 도2a 내지 도g의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 격리영역(12)이 형성된 반도체기판(11)의 상부전면에 산화막(13)과 질화막(14)을 형성한 다음 사진식각을 통해 게이트가 형성될 영역의 질화막(14)과 산화막(13)을 식각하고, 질화막(14)과 산화막(13)을 마스크로 적용하여 노출된 반도체기판(11)을 소정의 깊이로 식각한다.
그리고, 도2b에 도시한 바와같이 상기 결과물의 상부전면에 산화막(15)을 형성하고, 상기 질화막(14)이 노출될때까지 에치-백을 실시하여 상기 반도체기판(11)의 식각된 측면에 산화막(15) 측벽을 형성한 다음 질화막(14) 및 산화막(15) 측벽을 마스크로 적용하여 노출된 반도체기판(11)을 소정의 깊이로 식각한다.
그리고, 도2c에 도시한 바와같이 상기 질화막(14)을 제거하고, 상부전면에 게이트산화막(16)을 형성한 다음 식각된 반도체기판(11) 내에 문턱전압을 조절하기 위한 불순물이온(17)을 주입한다.
그리고, 도2d에 도시한 바와같이 상기 결과물의 상부전면에 게이트전극으로 폴리실리콘(18)을 증착한 다음 에치-백을 실시하여 게이트를 형성한다. 이때, 폴리실리콘(18)은 플러그(plug) 형성 방식처럼 두껍게 형성한 다음 에치-백한다.
그리고, 도2e에 도시한 바와같이 상기 게이트, 격리영역(12) 및 산화막(15) 측벽을 마스크로 적용하여 게이트산화막(16)을 통한 반도체기판(11) 내에 고농도 불순물이온을 주입함으로써, 소스/드레인(19)을 형성한다.
그리고, 도2f에 도시한 바와같이 상기 노출된 게이트산화막(16) 및 산화막(15) 측벽을 순차적으로 시각한 다음 게이트 및 격리영역(12)을 마스크로 적용하여 반도체기판(11) 내에 저농도 불순물이온을 주입함으로써, 저농도영역(20)을 형성한다. 이때, 게이트산화막(16)과 산화막(15) 측벽의 식각으로 인한 게이트산화막(16) 측면의 손실 및 손상을 완화시키기 위하여 라이트(light) 산화를 실시한 다음 저농도영역(20)을 형성하는 것도 고려될 수 있으며, 도면상의 포켓영역(21)을 형성하기 위한 불순물 이온주입도 선택 활용 가능하다.
그리고, 도2g에 도시한 바와같이 상기 결과물의 상부전면에 캡절연막(22)을 형성한 다음 에치-백 등을 통해 평탄화한다.
상기한 바와같은 본 발명에 의한 트랜지스터 제조방법은 반도체기판 내에 매립된 게이트의 측면에 소스/드레인을 형성함에 따라 소스/드레인간 이격거리가 멀어지게 되어 GIDL 특성 및 펀치쓰루(punch through) 특성을 향상시킬 수 있고, 후속 열처리시 불순물이온의 확산으로 인해 유효채널길이가 감소하는 것을 효과적으로 방지하여 채널의 마진을 확보할 수 있으며, 이에 따라 포켓 이온주입을 선택적으로 실시할 수 있게 되어 공정 단순화 및 집적도 향상에 기여할 수 있고, 게이트가 매립됨에 따라 평탄화되어 후속 공정의 진행이 용이해지는 효과가 있다.
Claims (2)
- 반도체기판 상에 제1산화막과 질화막을 순차적으로 형성한 다음 사진식각을 통해 게이트가 형성될 영역의 질화막과 제1산화막을 식각하고, 노출된 반도체기판을 소정의 깊이로 식각하는 공정과; 상기 결과물 상에 제2산화막을 형성한 다음 에치-백을 실시하여 반도체기판의 식각된 측면에 제2산화막 측벽을 형성하는 공정과; 상기 질화막과 제2산화막 측벽을 마스크로 적용하여 반도체기판을 소정의 깊이로 식각한 다음 질화막을 제거하는 공정과; 상기 결과물 상에 게이트산화막을 형성한 다음 게이트전극을 증착하고, 에치-백하여 게이트를 형성하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 소스/드레인을 형성한 다음 노출된 게이트산화막 및 제2산화막 측벽을 식각하는 공정과; 상기 결과물의 반도체기판 내에 불순물이온을 주입하여 저농도영역을 형성한 다음 상부전면에 캡절연막을 형성하고, 에치-백을 실시하여 평탄화하는 공정을 구비하여 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 게이트산화막과 산화막 측벽을 식각한 다음 라이트(light) 산화를 실시하고, 저농도영역을 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041618A KR100302621B1 (ko) | 1999-09-28 | 1999-09-28 | 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041618A KR100302621B1 (ko) | 1999-09-28 | 1999-09-28 | 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010029029A KR20010029029A (ko) | 2001-04-06 |
| KR100302621B1 true KR100302621B1 (ko) | 2001-11-02 |
Family
ID=19613112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990041618A KR100302621B1 (ko) | 1999-09-28 | 1999-09-28 | 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100302621B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498593B1 (ko) * | 2002-09-17 | 2005-07-01 | 매그나칩 반도체 유한회사 | 매립 게이트전극을 갖는 반도체 소자의 제조 방법 |
| KR100819559B1 (ko) * | 2007-02-27 | 2008-04-08 | 삼성전자주식회사 | 전기 노드들 사이에 위치하고 그리고 반도체 기판 상에서그 노드들을 물리적으로 이격시키는데 적합한 게이트패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들 |
| US7745876B2 (en) | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
| KR101012240B1 (ko) * | 2008-07-24 | 2011-02-08 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR20220049362A (ko) | 2020-10-14 | 2022-04-21 | 정준모 | 링형 두루마리 봉지용 다용도 패키지 |
-
1999
- 1999-09-28 KR KR1019990041618A patent/KR100302621B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010029029A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6004851A (en) | Method for manufacturing MOS device with adjustable source/drain extensions | |
| KR100302621B1 (ko) | 트랜지스터 제조방법 | |
| KR100313546B1 (ko) | 트랜지스터 형성방법 | |
| KR100343469B1 (ko) | 트랜지스터 제조방법 | |
| KR100328827B1 (ko) | 반도체소자의 제조방법 | |
| KR100442780B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100319633B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH07106557A (ja) | 半導体装置およびその製造方法 | |
| KR20040019167A (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR100280517B1 (ko) | 반도체소자의 제조방법 | |
| KR100307535B1 (ko) | 반도체 소자 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002918A (ko) | 반도체메모리장치의 트랜지스터 제조방법 | |
| KR100308783B1 (ko) | 반도체소자제조방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
| KR100348314B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100487633B1 (ko) | 반도체소자의 제조방법 | |
| KR100940113B1 (ko) | 고전압 트랜지스터 제조방법 | |
| JP2006202949A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |