KR930011799B1 - 바이폴라 트랜지스터 제조방법 - Google Patents
바이폴라 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR930011799B1 KR930011799B1 KR1019910000701A KR910000701A KR930011799B1 KR 930011799 B1 KR930011799 B1 KR 930011799B1 KR 1019910000701 A KR1019910000701 A KR 1019910000701A KR 910000701 A KR910000701 A KR 910000701A KR 930011799 B1 KR930011799 B1 KR 930011799B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- region
- forming
- collector
- ions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 구조단면도.
제2도는 본 발명의 제조 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 기판 2 : N+형 에미터 영역
3 : 산화막 4 : 트렌치 산화막
5 : 폴리실리콘막 6 : 배리어 산화막
7 : P형 베이스영역 8 : LTO막
9 : N-형 콜렉터 영역 10 : N+형 콜렉터
11 : LTO막 12 : 에미터 금속 전극
13 : 베이스 금속 전극 14 : 콜렉터 금속 전극
본 발명은 바이폴라(Biopolar)트랜지스터 제조방법에 관한 것으로, 특히 집적도를 증대시킬 수 있도록 한 것이다. 종래의 NPN형 바이폴라 접합 트랜지스터는 제1도에 나타낸 바와 같이 P형 기판(20)위에 N+형 메몰층(21)을 형성하고 그위에 N형 콜렉터영역으로서 N형 에피(Epi)층 (22)형성하였다.
또한 N+형 메몰층(21)상의 N형 에피층(22)에 P형 베이스영역(23)을 형성하고 이 P형 베이스영역(23)내에 N+에미터영역(24)을 형성하였다.
또한 N형 콜렉터 영역으로서의 N형 에피층(22)내에 N+콜렉터 접속영역(25)을 형성하였다.
그러나 상기 종래 기술은 다음과 같은 단점이 있었다.
첫째, 베이스와 콜렉터의 기생저항이 크고 콜렉터 영역에 고농도 이온이 도핑된 메몰층이 필요하게 된다.
둘째, 에미터 영역이 작아 주입효율이 감소된다.
세째, 격리 및 액티브(Active)영역이 커서 집적도를 증대시키는데 커다란 장애요인이 된다.
본 발명은 상기 단점을 제거키 위한 것으로 바이폴라 트랜지스터중 수직 NPN형인 경우의 제조공정을 첨부된 제2a도 내지 제2f도를 참조하여 상술하면 다음과 같다.
먼저 제2a도와 같이 P형 기판(1)에 N+형 이온을 주입하여 N+형 에미터 영역(2)을 형성한 다음 제2b도와 같이 그위에 산화막(3)을 증착시킨다.
이어 제2c도와 같이 상기 산화막(3)위에 포토/에치 공정을 실시하여 상기 N+형 에미터 영역(2)까지의 트렌치를 형성하고 이 트렌치 바닥에 필드이온으로서 보론(Boron)이온을 주입한다. 그리고 이 트랜치내에 산화를 실시하여 트렌치 산화막(4)을 형성한 다음 전체적으로 폴리실리콘막(5)을 증착하고 트렌치 상측이외의 부분의 폴리실리콘막(5)은 제거하므로써 격리 영역을 완성한다.
이어 제2d도와 같이 폴리실리콘막(5)이 채워진 트렌치 윗부분에 산화를 행하여 배리어(Barrier) 산화막(6)을 형성한 다음 격리영역사이의 산화막(3)위에 포토/에치공정을 실시하여 일정폭만큼을 제거한 다음 산화막(3)이 제거된 부위에 선택적으로 도우퍼되지 않은 에피층을 성장시키고 이 P형 에피층에 베이스 이온으로서 보론(Boron) 이온을 주입하여 P형 베이스영역(7)을 형성한다(혹은 선택적으로 P형 도우핑된 에피층을 성장시킨다).
그리고 제2e도와 같이 전체적으로 CVD(Chemical Vapor Depostition) 방법으로 LTO(Low Temperature Oxide)막(8)을 증착하고 포트/에치공정을 거쳐 P형 베이스영역(7) 상측의 중앙부위를 제거한 다음 상기 LTO막(8)이 제거된 부위에 선택적으로 도우프되지 않은 에피층을 성장시킨다(혹은 선택적으로 N형 도우핑된 에피층을 성장시킨다). 그리고 N형 에피층내에 N형 이온과 N+이온(여기서는 비소(As)이온)을 차례로 주입하여 N-형 콜렉터 영역(9)과, N형 콜렉터 접촉영역(10)을 차례로 형성한다.
이어 제2f도와 같이 절연막으로서 LTO막(11)(또는 BPSG막)을 증착한 다음 포토/에치 공정을 거쳐 에미터와 베이스 및 콜렉터 금속전극용 콘택트를 형성하고 이 콘택트내에 금속을 증착시켜 에미터 금속전극(12)과 베이스 금속 전극(13) 및 콜렉터 금속전극(14)을 형성한다. 이때 베이스의 음성콘택트를 위해 P+추가 이온주입이 행해진다. 따라서 에미터/베이스/콜렉터구조는 N-형/P형/N-형의 구조로 되며 PNP형의 트랜지스터를 제조하기 위해서는 N형 이온 대신 P+형, P형 이온 대신 N형, N-형 이온 대신 P+형, 이온을 주입하면 된다. 이상과 같이 본발명에 의하면 다음과 같은 효과가 있다.
첫째, 에미터 이온 주입 효율이 증대된다.
둘째, 베이스와 콜렉터의 기생저항이 감소된다.
셋째, 샬로우(Shallow) 트렌치에 의해 격리영역이 형성되고 얇은 베이스영역의 두께에 따라 집적도가 향상된다.
네째, 이온주입 공정의 사용으로 베이스의 두께와 농도제어가 용이하다.
다섯째, P형 기판위에 N형 웰을 형성하여 수직 PNP형 구조도 쉽게 형성할 수 있다.
Claims (2)
- P형 기판위에 N+형 이온을 주입하여 N+형 에미터 영역을 형성한 다음 그위에 산화막을 형성하는 단계, 상기 산화막위에 포토/에치 공정을 실시하여 소정간격을 갖고 N+형 에미터 영역까지의 두께를 갖는 트렌치를 형성한 다음 트렌치의 바닦에 채널 스톱이온을 주입하는 단계, 상기 트렌치내에 산화를 실시한 다음 폴리실리콘막을 채워 격리영역을 완성하는 단계, 상기 격리 영역위에 배리어 산화막을 형성하고 격리영역사이의 산화막 중앙부위에 포토/에치공정을 실시하여 일정폭만큼 제거한 다음 제거된 부위에 선택저으로 에피층을 성장하고 P형 이온을 주입하여 P형 베이스영역을 형성하는 단계, 전체적으로 절연막을 형성하고 상기 P형 베이스영역상의 중앙부위를 제거한 다음 제거된 다음 제거된 다음 제거된 부위에 에피층을 성장하고 N-형 및 N+형이온을 주입하여 N-형 콜렉터영역과 N+형 콜렉터 접촉영역을 형성하는 단계, 전체적으로 절연막을 형성하고 포토/에치 공정을 거쳐 콘택트를 형성한 다음 이 콘택트내에 금속을 증착시켜 에미터와 베이스 및 콜렉터 금속 전극을 형성하는 단계가 차례로 포함됨을 특징으로 하는 바이폴라 트랜지스터 제조방법.
- 제1항에 있어서, 에미터 영역을 형성하기 위해 N+형 이온대신 P+형 이온을 주입하고, 베이스영역을 형성하기 위해 P형 이온 대신 N형 이온을 주입하며, 콜렉터영역과 콜렉터 접촉영역을 형성하기 위해 P-형 및 P-형 이온을 주입하여, PNP형 구조로 제조하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000701A KR930011799B1 (ko) | 1991-01-17 | 1991-01-17 | 바이폴라 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000701A KR930011799B1 (ko) | 1991-01-17 | 1991-01-17 | 바이폴라 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015608A KR920015608A (ko) | 1992-08-27 |
| KR930011799B1 true KR930011799B1 (ko) | 1993-12-21 |
Family
ID=19309936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000701A KR930011799B1 (ko) | 1991-01-17 | 1991-01-17 | 바이폴라 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011799B1 (ko) |
-
1991
- 1991-01-17 KR KR1019910000701A patent/KR930011799B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015608A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| US7732286B2 (en) | Buried biasing wells in FETs (Field Effect Transistors) | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JP4643005B2 (ja) | バイポーラトランジスタ、およびその製造方法 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US5198376A (en) | Method of forming high performance lateral PNP transistor with buried base contact | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US5882976A (en) | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop | |
| JPS6150390B2 (ko) | ||
| KR930011799B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| US4819049A (en) | Method of fabricating high voltage and low voltage transistors using an epitaxial layer of uniform thickness | |
| CA1116309A (en) | Structure and process for optimizing the characteristics of i.sup.2l devices | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| KR100246653B1 (ko) | Cmos 구조의 제조 방법 | |
| KR0137949B1 (ko) | 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법 | |
| KR100268857B1 (ko) | 수직 바이폴라 트랜지스터의 제조방법 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| KR960000701B1 (ko) | 바이폴라 트랜지스터의 소자분리영역 제조방법 | |
| KR950000139B1 (ko) | 바이폴라(Bipolar) 트랜지스터 및 그 제조방법 | |
| KR100293978B1 (ko) | 바이폴라트랜지스터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |