JP4643005B2 - バイポーラトランジスタ、およびその製造方法 - Google Patents
バイポーラトランジスタ、およびその製造方法 Download PDFInfo
- Publication number
- JP4643005B2 JP4643005B2 JP2000545198A JP2000545198A JP4643005B2 JP 4643005 B2 JP4643005 B2 JP 4643005B2 JP 2000545198 A JP2000545198 A JP 2000545198A JP 2000545198 A JP2000545198 A JP 2000545198A JP 4643005 B2 JP4643005 B2 JP 4643005B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- intrinsic
- base
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
本発明は、縦型バイポーラトランジスタ、特には、ＳｉＧｅ（シリコン−ゲルマニウム）ヘテロ接合ベースを有する高速バイポーラトランジスタに関する。
本発明の目的の一つは、コレクタ基板キャパシタンスが低く、かつ、外部ベース・コレクタ間のキャパシタンスが低く、しかも構造が複雑ではない、小型の高速バイポーラトランジスタを作り出すことである。
その結果として、本発明によるバイポーラトランジスタは、横方向の絶縁領域に囲まれた真性コレクタ半導体領域と、一部がエミッタと真性コレクタの間に位置し、前記横方向の絶縁領域の上方のエミッタのいずれかの側へと伸びる半導体層、例えば、ＳｉＧｅヘテロ接合を含んだ半導体層を含む。本発明によるバイポーラトランジスタはさらに、エミッタと真性コレクタの間の前記半導体層中に形成される真性ベース領域を含む。また、本発明によるバイポーラトランジスタは、各々前記半導体層中に形成される第一の区域を含んだ外部ベース領域および外部コレクタ領域を含む。前記第一の区域は各々、横方向の絶縁領域の第一の部分の上方のエミッタのいずれかの側に位置し、横方向の絶縁領域の第二の部分により、電気的に互いに隔離されている。外部ベースおよび外部コレクタはまた、注入により製造され、真性コレクタ内に延在する第二の区域を含む。さらに、ベースおよびコレクタメタライゼーションは、各々前記横方向の絶縁領域の第一の部分の上方で、前記第一の対応する区域と接触して配置されている。
言い換えると、本発明のバイポーラトランジスタは、コレクタウェル（ｃｏｌｌｅｃｔｏｒ ｗｅｌｌ）とその内部にある層から形成される外部コレクタが存在しない。本発明のバイポーラトランジスタでは、外部コレクタは主として半導体層中、例えば、ヘテロ接合を有する半導体層中に形成される。ベース、具体的にはベースメタライゼーションは、エミッタを完全には囲んでいない。結果的に、外部コレクタおよび外部ベース領域は、電気的に隔離される必要があり、本発明では、横方向の絶縁領域の一部によりこれを実現している。
【０００２】
本発明によるバイポーラトランジスタは、フィールド酸化膜上に突出するベースメタライゼーションのみならず、フィールド酸化膜上に突出する外部コレクタメタライゼーションをも有する。このことがトランジスタの動作速度のさらなる上昇に寄与し、外部ベースコレクタキャパシタンス低およびコレクタ基板キャパシタンス低の実現を可能にする。
さらに、オフセットコレクタウェル（ｏｆｆｓｅｔ ｃｏｌｌｅｃｔｏｒ ｗｅｌｌ）が存在しないことにより、特に小型のバイポーラトランジスタを得ることを可能となる。
【０００３】
本発明の一つの態様では、トランジスタは、横方向の絶縁領域の第一の部分上に存在するアモルファスシリコンの２つの層を含む。前記２つの層は、それぞれ、外部ベースおよび外部コレクタの第一の区域の下方に位置する。これら２つのアモルファスシリコン層は各々、横方向の絶縁領域を越えて、エミッタの方向へと突出している。
これらアモルファスシリコン層の存在により、本発明の製造方法の特徴の１つである選択的なエピタキシーの際に、フィールド酸化被覆上に成長する多結晶シリコンの半導体層の成長速度と、真性コレクタのシリコン領域上に成長する単結晶シリコン層の成長速度がほぼ同じ速度になる。
本発明の一つの態様において、エミッタ領域は、絶縁用のスペーサで囲まれ、真性ベースと接触している、より狭い窓へ突出する区域を含む。窓の端部と外部コレクタ側に位置する絶縁用のスペーサとの距離は、窓の端部と外部ベース側に位置する絶縁用のスペーサとの距離よりも大きい方が好都合である。これにより、ｎ+ 注入時に、例えば、外部コレクタのｎ+
注入時に注入された区域がエミッタの窓内へと突出することが防止される。
【０００４】
本発明はまた、縦型バイポーラトランジスタの製造方法に関する。本発明の全般的な特徴により、本発明の製造方法は、横方向の絶縁領域に囲まれた半導体基板の区域に真性コレクタ領域を注入する工程と、外部ベース、真性ベースおよび外部コレクタ領域を製造する工程を含む。前記製造する工程は、選択的なエピタキシーにより、横方向の絶縁領域の上方及び真性コレクタ領域上に延在する半導体層、例えば、ＳｉＧｅヘテロ接合層を有する半導体層の形成を含む。前記製造する工程はまた、例えばこのヘテロ接合層である前記半導体層の第一の所定の区域を介するドーパントの注入を含む。前記第一の区域は各々、横方向の絶縁領域の第一の部分の上方の真性コレクタのいずれかの側に置かれ、横方向の絶縁領域の第二の部分により電気的に隔離されている。注入はまた、真性コレクタの第二の所定の区域でも行われる。このようにして、外部ベースおよび外部コレクタ領域が形成される。本発明の製造方法はまた、各々横方向の絶縁領域の第一の部分の上方のエミッタ領域のいずれかの側にベースおよびコレクタコンタクトメタライゼーションを製造することを含んだコンタクトメタライゼーションを製造する工程を含む。
本発明の方法において、コレクタの製造はエピタキシーではなく、注入により行うことを注記する。これにより、トランジスタ製造工程における複雑な面が減少し、また製造コストが軽減される。
【０００５】
本発明の製造方法を実施する上での一の方法では、半導体層、例えば、ヘテロ接合を有する半導体層の形成は、真性コレクタおよび横方向の絶縁領域上でのアモルファスシリコンのデポジションと、真性コレクタの露出面の各々の側に、各々横方向の絶縁領域の第一の部分上に延在し且つ真性コレクタの露出面上に突出する２つの異なるアモルファスシリコン区域を設けるように前記アモルファスシリコン層をエッチングすることとを含み、真性コレクタの露出している区域および２つの異なるアモルファスシリコン区域での前記選択的なエピタキシーへと続く。
本発明の製造方法はさらに、半導体層上、例えばヘテロ接合層への絶縁性二重層のデポジションと、真性コレクタの上方に位置する半導体層の区域を露出させる窓を形成するように二重層をエッチングすることとを含んだエミッタ領域の製造工程を含むことが好都合である。前記工程はまた、絶縁性二重層のエッチングされていない部分、および前記窓への多結晶シリコン層のデポジションと、前記窓よりも広い保護用多結晶シリコン部分を形成する多結晶シリコンのエッチングとを含む。前記窓の端部と外部コレクタ側の突出部の端部との距離は、前記窓の端部と外部ベース側の突出部の端部との距離よりも大きくされる。
【０００６】
本発明のさらなる利点および特徴は、本発明を実施する上での１の方法、限定的ではない実施態様および添付する図面に関する詳細な説明を検討することで明らかとなる。
図１〜図５に、本発明によるトランジスタを得られるように、本発明の製造方法を実施する上での方法を図示する。
図６に、本発明によるバイポーラトランジスタの構造を図示する。
図１において、参照符号１は一般にｐ型（例えば）半導体の基板を表す。それ自体は既知の従来からの方法にて、横方向の絶縁領域２（フィールド酸化膜）（例えば、従来のＬＯＣＯＳプロセスを用いた、または狭く、かつ浅いトレンチによる横方向分離のプロセスを用いた）によってバイポーラトランジスタの活性領域を設けた後、二酸化ケイ素（ＳｉＯ2 ）から形成され、典型的に約１００Åの厚さを有する絶縁性ストップ層３をデポジションする。
その後、真性コレクタ領域を形成するため、活性領域中に従来からのｎ型注入（インプランテーション）を行う。
【０００７】
次に、そのようにして形成された半導体ブロック上に、典型的に５００Åの厚さを有するアモルファスシリコン層５をデポジションする。このアモルファスシリコン層５のフォトリソグラフィーを実施した後、この層を従来からの方法でエッチングして酸化物層３上で停止させる。そのようにして、エッチングと従来の方法による酸洗浄の後、横方向の絶縁領域２の第一の部分２００および２０１上に延在し、この横方向の絶縁領域からの第二の部分２０２により相互に絶縁されている２つのアモルファスシリコン層５０、５１（図３、図４）が得られる。前記２つのアモルファスシリコン層５０、５１はまた、酸洗浄後に露出する真性コレクタ４の面上に突出する。
次に（図４）、選択的なエピタキシーによりヘテロ接合層６が形成される。より具体的には、前記へテロ接合層は、Ｓｉ1-x ＧｅX （ｘは典型的に約１０％）副層を載せられた第一のシリコン副層のスタックからなる。この第二の副層自身は、他のシリコン副層により封じ込められる。
【０００８】
エピタキシーは、ヘテロ接合層の成長が２つのアモルファスシリコン層５０、５１および真性コレクタ領域４上でのみ起こる点で選択的である。すなわち、ＳｉＯ2 からなる横方向の絶縁領域の第二の部分２０２上では成長しない。選択的エピタキシーは公知の方法で実施できる。特には、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）のようなガスを使用する。
２つのアモルファスシリコン層５０、５１の存在により、多結晶シリコンがこれらの層上に成長する。さらに、単結晶シリコンが真性コレクタ領域４上に成長する。さらに、コレクタ上にこれらの層５０、５１が存在することにより、単結晶シリコンと多結晶シリコンの成長速度が実質的に同一になる。このような結果は、酸化物上で直接成長させたのでは得られない。さらに、層５０、５１の突出は、シリコンが存在しない部分をヘテロ接合層のエピタキシーが生じさせることになるＳｉＯ2 から形成される部分が存在しないことを保証している。
ヘテロ接合層６の厚さは、典型的に約１０００〜１５００Åである。
続いて、酸化ケイ素（ＳｉＯ2 ）の第一の絶縁層７上に窒化ケイ素（Ｓｉ3 Ｎ4 ）の第二の絶縁層８を載せた構造の絶縁性二重層をヘテロ接合層６上にデポジションする（図４）。
続いて（図５）、フォトリソグラフィー工程を実施し、エミッタの窓（ｗｉｎｄｏｗ）８０を境界付けることを可能にし、続いて実際に窓８０を境界付けるために絶縁性二重層７、８のエッチングを行う。窒化ケイ素層８のエッチングは、酸化ケイ素層７上で停止するプラズマエッチングであり、一方、酸化物層７のエッチングは、マスクとして窒化ケイ素層を用いる化学エッチングである。
その後、典型的に２５００Åの厚さを有するｎ+ ドープした多結晶シリコン層９をデポジションし、多結晶シリコンからなるエミッタ領域９０を形成するためエッチングする（図６）。
ここで、エミッタの多結晶シリコンは、窓８０の端部と領域９０の端部の距離（Ｌ１）を窓８０の端部と領域９０の端部の距離（Ｌ２）よりも短くするために、非対称な状態でエッチングするのが好都合である。これにより、以下に述べる真性ベースと外部コレクタの間での横方向の拡散における差異を考慮することができる。
【０００９】
そして、窒化ケイ素から形成されるスペーサ１００が、それ自体は既知の方法にて、デポジションおよび異方性エッチングにより形成される。
マスキングを施した後、外部ベースを形成するため、斯くして得られたアセンブリへのｐ+ 型注入（例えば、ホウ素イオンによる）を実施する。同様に、外部コレクタを形成するため、斯くして得られたアセンブリへのｎ+ 型注入（例えば、リン酸ベースの）を実施する。
コンタクト部分を与える目的でベース、コレクタおよびエミッタ上にシリサイドＳを形成するために、シリサイドプロセスによる従来の方法でのアニーリングおよびチタンのデポジションにより、図６に示すトランジスタが得られる。
上記トランジスタは、多結晶シリコンのエミッタ９０と真性コレクタ４の間に置かれたＳｉＧｅヘテロ接合を有する真性ベース６０を含む。外部ベースは、ヘテロ接合層６中に形成され、エミッタの一方の側に存在する第一の区域６１と、真性コレクタ内に突出している第二の注入された区域６２とを含む。外部コレクタは、エミッタの他方の側でヘテロ接合層６中に形成された第一の区域６３と、真性コレクタ中に突出する第二の注入された区域６４とを含む。
外部ベースおよび外部コレクタの第一の区域６１および６３は、フィールド酸化膜２００および２０１の上方に位置する。コンタクトメタライゼーションについても同じことが当てはまる。
【００１０】
本発明は、トランジスタの調節の最適化、特にはその速度の増加（すなわち、性能指数および最大発信周波数の増加）を可能にする縦型トランジスタ用のヘテロ接合ベースの製造に導く半導体ヘテロ接合層６について述べたが、本発明は、いかなる種類のエピタキシー成長のベース、特には全シリコンベースに適用でき、ベースの種類に関係なく、コレクタ基板キャパシタンス低と、外部ベースコレクタのキャパシタンス低を実現する。
本発明は、縦型バイポーラトランジスタ、特には、ＳｉＧｅ（シリコン−ゲルマニウム）ヘテロ接合ベースを有する高速バイポーラトランジスタに関する。
本発明の目的の一つは、コレクタ基板キャパシタンスが低く、かつ、外部ベース・コレクタ間のキャパシタンスが低く、しかも構造が複雑ではない、小型の高速バイポーラトランジスタを作り出すことである。
その結果として、本発明によるバイポーラトランジスタは、横方向の絶縁領域に囲まれた真性コレクタ半導体領域と、一部がエミッタと真性コレクタの間に位置し、前記横方向の絶縁領域の上方のエミッタのいずれかの側へと伸びる半導体層、例えば、ＳｉＧｅヘテロ接合を含んだ半導体層を含む。本発明によるバイポーラトランジスタはさらに、エミッタと真性コレクタの間の前記半導体層中に形成される真性ベース領域を含む。また、本発明によるバイポーラトランジスタは、各々前記半導体層中に形成される第一の区域を含んだ外部ベース領域および外部コレクタ領域を含む。前記第一の区域は各々、横方向の絶縁領域の第一の部分の上方のエミッタのいずれかの側に位置し、横方向の絶縁領域の第二の部分により、電気的に互いに隔離されている。外部ベースおよび外部コレクタはまた、注入により製造され、真性コレクタ内に延在する第二の区域を含む。さらに、ベースおよびコレクタメタライゼーションは、各々前記横方向の絶縁領域の第一の部分の上方で、前記第一の対応する区域と接触して配置されている。
言い換えると、本発明のバイポーラトランジスタは、コレクタウェル（ｃｏｌｌｅｃｔｏｒ ｗｅｌｌ）とその内部にある層から形成される外部コレクタが存在しない。本発明のバイポーラトランジスタでは、外部コレクタは主として半導体層中、例えば、ヘテロ接合を有する半導体層中に形成される。ベース、具体的にはベースメタライゼーションは、エミッタを完全には囲んでいない。結果的に、外部コレクタおよび外部ベース領域は、電気的に隔離される必要があり、本発明では、横方向の絶縁領域の一部によりこれを実現している。
【０００２】
本発明によるバイポーラトランジスタは、フィールド酸化膜上に突出するベースメタライゼーションのみならず、フィールド酸化膜上に突出する外部コレクタメタライゼーションをも有する。このことがトランジスタの動作速度のさらなる上昇に寄与し、外部ベースコレクタキャパシタンス低およびコレクタ基板キャパシタンス低の実現を可能にする。
さらに、オフセットコレクタウェル（ｏｆｆｓｅｔ ｃｏｌｌｅｃｔｏｒ ｗｅｌｌ）が存在しないことにより、特に小型のバイポーラトランジスタを得ることを可能となる。
【０００３】
本発明の一つの態様では、トランジスタは、横方向の絶縁領域の第一の部分上に存在するアモルファスシリコンの２つの層を含む。前記２つの層は、それぞれ、外部ベースおよび外部コレクタの第一の区域の下方に位置する。これら２つのアモルファスシリコン層は各々、横方向の絶縁領域を越えて、エミッタの方向へと突出している。
これらアモルファスシリコン層の存在により、本発明の製造方法の特徴の１つである選択的なエピタキシーの際に、フィールド酸化被覆上に成長する多結晶シリコンの半導体層の成長速度と、真性コレクタのシリコン領域上に成長する単結晶シリコン層の成長速度がほぼ同じ速度になる。
本発明の一つの態様において、エミッタ領域は、絶縁用のスペーサで囲まれ、真性ベースと接触している、より狭い窓へ突出する区域を含む。窓の端部と外部コレクタ側に位置する絶縁用のスペーサとの距離は、窓の端部と外部ベース側に位置する絶縁用のスペーサとの距離よりも大きい方が好都合である。これにより、ｎ+ 注入時に、例えば、外部コレクタのｎ+
注入時に注入された区域がエミッタの窓内へと突出することが防止される。
【０００４】
本発明はまた、縦型バイポーラトランジスタの製造方法に関する。本発明の全般的な特徴により、本発明の製造方法は、横方向の絶縁領域に囲まれた半導体基板の区域に真性コレクタ領域を注入する工程と、外部ベース、真性ベースおよび外部コレクタ領域を製造する工程を含む。前記製造する工程は、選択的なエピタキシーにより、横方向の絶縁領域の上方及び真性コレクタ領域上に延在する半導体層、例えば、ＳｉＧｅヘテロ接合層を有する半導体層の形成を含む。前記製造する工程はまた、例えばこのヘテロ接合層である前記半導体層の第一の所定の区域を介するドーパントの注入を含む。前記第一の区域は各々、横方向の絶縁領域の第一の部分の上方の真性コレクタのいずれかの側に置かれ、横方向の絶縁領域の第二の部分により電気的に隔離されている。注入はまた、真性コレクタの第二の所定の区域でも行われる。このようにして、外部ベースおよび外部コレクタ領域が形成される。本発明の製造方法はまた、各々横方向の絶縁領域の第一の部分の上方のエミッタ領域のいずれかの側にベースおよびコレクタコンタクトメタライゼーションを製造することを含んだコンタクトメタライゼーションを製造する工程を含む。
本発明の方法において、コレクタの製造はエピタキシーではなく、注入により行うことを注記する。これにより、トランジスタ製造工程における複雑な面が減少し、また製造コストが軽減される。
【０００５】
本発明の製造方法を実施する上での一の方法では、半導体層、例えば、ヘテロ接合を有する半導体層の形成は、真性コレクタおよび横方向の絶縁領域上でのアモルファスシリコンのデポジションと、真性コレクタの露出面の各々の側に、各々横方向の絶縁領域の第一の部分上に延在し且つ真性コレクタの露出面上に突出する２つの異なるアモルファスシリコン区域を設けるように前記アモルファスシリコン層をエッチングすることとを含み、真性コレクタの露出している区域および２つの異なるアモルファスシリコン区域での前記選択的なエピタキシーへと続く。
本発明の製造方法はさらに、半導体層上、例えばヘテロ接合層への絶縁性二重層のデポジションと、真性コレクタの上方に位置する半導体層の区域を露出させる窓を形成するように二重層をエッチングすることとを含んだエミッタ領域の製造工程を含むことが好都合である。前記工程はまた、絶縁性二重層のエッチングされていない部分、および前記窓への多結晶シリコン層のデポジションと、前記窓よりも広い保護用多結晶シリコン部分を形成する多結晶シリコンのエッチングとを含む。前記窓の端部と外部コレクタ側の突出部の端部との距離は、前記窓の端部と外部ベース側の突出部の端部との距離よりも大きくされる。
【０００６】
本発明のさらなる利点および特徴は、本発明を実施する上での１の方法、限定的ではない実施態様および添付する図面に関する詳細な説明を検討することで明らかとなる。
図１〜図５に、本発明によるトランジスタを得られるように、本発明の製造方法を実施する上での方法を図示する。
図６に、本発明によるバイポーラトランジスタの構造を図示する。
図１において、参照符号１は一般にｐ型（例えば）半導体の基板を表す。それ自体は既知の従来からの方法にて、横方向の絶縁領域２（フィールド酸化膜）（例えば、従来のＬＯＣＯＳプロセスを用いた、または狭く、かつ浅いトレンチによる横方向分離のプロセスを用いた）によってバイポーラトランジスタの活性領域を設けた後、二酸化ケイ素（ＳｉＯ2 ）から形成され、典型的に約１００Åの厚さを有する絶縁性ストップ層３をデポジションする。
その後、真性コレクタ領域を形成するため、活性領域中に従来からのｎ型注入（インプランテーション）を行う。
【０００７】
次に、そのようにして形成された半導体ブロック上に、典型的に５００Åの厚さを有するアモルファスシリコン層５をデポジションする。このアモルファスシリコン層５のフォトリソグラフィーを実施した後、この層を従来からの方法でエッチングして酸化物層３上で停止させる。そのようにして、エッチングと従来の方法による酸洗浄の後、横方向の絶縁領域２の第一の部分２００および２０１上に延在し、この横方向の絶縁領域からの第二の部分２０２により相互に絶縁されている２つのアモルファスシリコン層５０、５１（図３、図４）が得られる。前記２つのアモルファスシリコン層５０、５１はまた、酸洗浄後に露出する真性コレクタ４の面上に突出する。
次に（図４）、選択的なエピタキシーによりヘテロ接合層６が形成される。より具体的には、前記へテロ接合層は、Ｓｉ1-x ＧｅX （ｘは典型的に約１０％）副層を載せられた第一のシリコン副層のスタックからなる。この第二の副層自身は、他のシリコン副層により封じ込められる。
【０００８】
エピタキシーは、ヘテロ接合層の成長が２つのアモルファスシリコン層５０、５１および真性コレクタ領域４上でのみ起こる点で選択的である。すなわち、ＳｉＯ2 からなる横方向の絶縁領域の第二の部分２０２上では成長しない。選択的エピタキシーは公知の方法で実施できる。特には、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）のようなガスを使用する。
２つのアモルファスシリコン層５０、５１の存在により、多結晶シリコンがこれらの層上に成長する。さらに、単結晶シリコンが真性コレクタ領域４上に成長する。さらに、コレクタ上にこれらの層５０、５１が存在することにより、単結晶シリコンと多結晶シリコンの成長速度が実質的に同一になる。このような結果は、酸化物上で直接成長させたのでは得られない。さらに、層５０、５１の突出は、シリコンが存在しない部分をヘテロ接合層のエピタキシーが生じさせることになるＳｉＯ2 から形成される部分が存在しないことを保証している。
ヘテロ接合層６の厚さは、典型的に約１０００〜１５００Åである。
続いて、酸化ケイ素（ＳｉＯ2 ）の第一の絶縁層７上に窒化ケイ素（Ｓｉ3 Ｎ4 ）の第二の絶縁層８を載せた構造の絶縁性二重層をヘテロ接合層６上にデポジションする（図４）。
続いて（図５）、フォトリソグラフィー工程を実施し、エミッタの窓（ｗｉｎｄｏｗ）８０を境界付けることを可能にし、続いて実際に窓８０を境界付けるために絶縁性二重層７、８のエッチングを行う。窒化ケイ素層８のエッチングは、酸化ケイ素層７上で停止するプラズマエッチングであり、一方、酸化物層７のエッチングは、マスクとして窒化ケイ素層を用いる化学エッチングである。
その後、典型的に２５００Åの厚さを有するｎ+ ドープした多結晶シリコン層９をデポジションし、多結晶シリコンからなるエミッタ領域９０を形成するためエッチングする（図６）。
ここで、エミッタの多結晶シリコンは、窓８０の端部と領域９０の端部の距離（Ｌ１）を窓８０の端部と領域９０の端部の距離（Ｌ２）よりも短くするために、非対称な状態でエッチングするのが好都合である。これにより、以下に述べる真性ベースと外部コレクタの間での横方向の拡散における差異を考慮することができる。
【０００９】
そして、窒化ケイ素から形成されるスペーサ１００が、それ自体は既知の方法にて、デポジションおよび異方性エッチングにより形成される。
マスキングを施した後、外部ベースを形成するため、斯くして得られたアセンブリへのｐ+ 型注入（例えば、ホウ素イオンによる）を実施する。同様に、外部コレクタを形成するため、斯くして得られたアセンブリへのｎ+ 型注入（例えば、リン酸ベースの）を実施する。
コンタクト部分を与える目的でベース、コレクタおよびエミッタ上にシリサイドＳを形成するために、シリサイドプロセスによる従来の方法でのアニーリングおよびチタンのデポジションにより、図６に示すトランジスタが得られる。
上記トランジスタは、多結晶シリコンのエミッタ９０と真性コレクタ４の間に置かれたＳｉＧｅヘテロ接合を有する真性ベース６０を含む。外部ベースは、ヘテロ接合層６中に形成され、エミッタの一方の側に存在する第一の区域６１と、真性コレクタ内に突出している第二の注入された区域６２とを含む。外部コレクタは、エミッタの他方の側でヘテロ接合層６中に形成された第一の区域６３と、真性コレクタ中に突出する第二の注入された区域６４とを含む。
外部ベースおよび外部コレクタの第一の区域６１および６３は、フィールド酸化膜２００および２０１の上方に位置する。コンタクトメタライゼーションについても同じことが当てはまる。
【００１０】
本発明は、トランジスタの調節の最適化、特にはその速度の増加（すなわち、性能指数および最大発信周波数の増加）を可能にする縦型トランジスタ用のヘテロ接合ベースの製造に導く半導体ヘテロ接合層６について述べたが、本発明は、いかなる種類のエピタキシー成長のベース、特には全シリコンベースに適用でき、ベースの種類に関係なく、コレクタ基板キャパシタンス低と、外部ベースコレクタのキャパシタンス低を実現する。
Claims (7)
- 横方向の絶縁領域（２）に囲まれた真性コレクタ半導体領域（４）と、
その一部がエミッタ（９０）と真性コレクタ（４）の間に位置し、エミッタの両側で横方向の絶縁領域の上方へと延在する半導体層（６）と、
エミッタ（９０）と真性コレクタ（４）との間の前記半導体層（６）中に形成される真性ベース領域（６０）と、
外部ベース領域および外部コレクタ領域であって、それぞれ、半導体層（６）内に形成された第一の区域（６１、６３）であり、それぞれエミッタのいずれかの側で横方向の絶縁領域の第一の部分（２００、２０１）の上方に位置し、横方向の絶縁領域の第二の部分（２０２）により電気的に隔離された第一の区域（６１、６３）と、真性コレクタ（４）中に延在する第二の区域（６２、６４）とを有する外部ベース領域および外部コレクタ領域と、
各々、前記横方向の絶縁領域の前記第一の部分の上方に対応する前記第一の区域と接触して配置されるベースおよびコレクタメタライゼーションと、
を含むことを特徴とするバイポーラトランジスタ。 - 各々外部ベースおよび外部コレクタの前記第一の区域下方の横方向の絶縁領域の第一の部分上に置かれ、エミッタの方向に横方向の絶縁領域を越えて延在する２つのアモルファスシリコン層（５０、５１）を含むことを特徴とする請求項１に記載のバイポーラトランジスタ。
- エミッタ領域が、絶縁用のスペーサ（１００）に囲まれ、真性ベース（２０）と接触するより狭い窓（８０）内に延在する突出する区域（９０）を含み、窓の端部と外部コレクタ側に位置する絶縁用のスペーサとの間の距離（Ｌ２）が窓の端部と外部ベース側の絶縁用のスペーサとの間の距離（Ｌ１）よりも大きいことを特徴とする請求項１または請求項２に記載のバイポーラトランジスタ。
- 半導体層（６）がＳｉＧｅヘテロ接合を含むことを特徴とする請求項１〜３のいずれかに記載のバイポーラトランジスタ。
- 横方向の絶縁領域に囲まれた半導体基板区域に真性コレクタ領域（４）を注入する工程と、
外部ベース、真性ベースおよび外部コレクタ領域を製造する工程であり、
真性コレクタ領域上に延在し且つ横方向の絶縁領域の上まで延在する半導体層（６）の選択的エピタキシーによる生成と、
ドーパントを注入する工程であって、外部ベース領域と真性コレクタ領域とを形成するために、各々横方向の絶縁領域の第一の部分（２００、２０１）の上方且つ真性コレクタのいずれかの側に位置し、横方向の絶縁領域の第二の部分（２０２）によって互いに電気的に隔離されている半導体層（６）の第一の所定の区域（６１、６３）にドーパントを注入し、且つ真性コレクタの第二の所定の区域（６２、６４）にドーパントを注入する工程と、
を有する外部ベース、真性ベースおよび外部コレクタ領域を製造する工程と、
各々横方向の絶縁領域の第一の部分の上方のエミッタ領域（９０）のいずれかの側でのベースおよびコレクタコンタクトメタライゼーション（Ｓ）の製造を含むコンタクトメタライゼーションを製造する工程と、
を含むことを特徴とするバイポーラトランジスタの製造方法。 - 半導体層（６）の生成が、真性コレクタおよび横方向の絶縁領域へのアモルファスシリコン層（５）のデポジションと、各々横方向の絶縁領域の第一の部分上を広がり、真性コレクタ（４）の露出面上に突出する２つの別のアモルファスシリコン区域（５０、５１）を残すことを目的とする、真性コレクタの露出面の各々の側の前記アモルファスシリコン層のエッチング工程と、次の真性コレクタの露出面および２つの別のアモルファスシリコン区域（５０、５１）での選択的エピタキシーを含むことを特徴とする請求項５に記載のバイポーラトランジスタの製造方法。
- 半導体層（６）上への絶縁性二重層（７、８）のデポジションと、真性コレクタの上方に位置する半導体層（６）の区域を露出する窓（８０）を製造することを目的とする絶縁性二重層のエッチングと、絶縁性二重層のエッチングされていない部分と前記窓への多結晶シリコン層（９）のデポジションと、次に、窓（８０）よりも幅が広く、窓の端部と真性コレクタの側の突出部の端部との距離（Ｌ２）が、窓の端部と外部ベース側の突出部の端部との距離（Ｌ１）よりも大きい保護用の多結晶シリコン（９０）を形成するための多結晶シリコン層のエッチング工程を含んだエミッタ領域の製造工程を含むことを特徴とする請求項５または６に記載のバイポーラトランジスタの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR98/05019 | 1998-04-22 | ||
| FR9805019A FR2778022B1 (fr) | 1998-04-22 | 1998-04-22 | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
| PCT/FR1999/000867 WO1999054939A1 (fr) | 1998-04-22 | 1999-04-14 | TRANSISTOR BIPOLAIRE VERTICAL, EN PARTICULIER A BASE A HETEROJONCTION SiGe, ET PROCEDE DE FABRICATION |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002512452A JP2002512452A (ja) | 2002-04-23 |
| JP4643005B2 true JP4643005B2 (ja) | 2011-03-02 |
Family
ID=9525522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000545198A Expired - Fee Related JP4643005B2 (ja) | 1998-04-22 | 1999-04-14 | バイポーラトランジスタ、およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6384469B1 (ja) |
| EP (1) | EP1074051A1 (ja) |
| JP (1) | JP4643005B2 (ja) |
| FR (1) | FR2778022B1 (ja) |
| WO (1) | WO1999054939A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2779573B1 (fr) * | 1998-06-05 | 2001-10-26 | St Microelectronics Sa | Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication |
| US6784467B1 (en) * | 2002-08-13 | 2004-08-31 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor and related structure |
| US6444535B1 (en) * | 2001-05-09 | 2002-09-03 | Newport Fab, Llc | Method to reduce emitter to base capacitance and related structure |
| US20020197807A1 (en) * | 2001-06-20 | 2002-12-26 | International Business Machines Corporation | Non-self-aligned SiGe heterojunction bipolar transistor |
| US6670654B2 (en) * | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| US6597022B1 (en) * | 2002-02-04 | 2003-07-22 | Newport Fab, Llc | Method for controlling critical dimension in an HBT emitter and related structure |
| US6617619B1 (en) * | 2002-02-04 | 2003-09-09 | Newport Fab, Llc | Structure for a selective epitaxial HBT emitter |
| KR20040038511A (ko) * | 2002-11-01 | 2004-05-08 | 한국전자통신연구원 | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 |
| US6686250B1 (en) * | 2002-11-20 | 2004-02-03 | Maxim Integrated Products, Inc. | Method of forming self-aligned bipolar transistor |
| US6919253B2 (en) * | 2003-02-07 | 2005-07-19 | Matsushita Electric Industrial Co., Ltd. | Method of forming a semiconductor device including simultaneously forming a single crystalline epitaxial layer and a polycrystalline or amorphous layer |
| US6797580B1 (en) * | 2003-02-21 | 2004-09-28 | Newport Fab, Llc | Method for fabricating a bipolar transistor in a BiCMOS process and related structure |
| US6881640B2 (en) * | 2003-09-05 | 2005-04-19 | United Microelectronics Corp. | Fabrication method for heterojunction bipolar transistor |
| US6972237B2 (en) * | 2003-12-01 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Lateral heterojunction bipolar transistor and method of manufacture using selective epitaxial growth |
| KR101060426B1 (ko) | 2003-12-12 | 2011-08-29 | 엔엑스피 비 브이 | 바이폴라 디바이스 내에 에피택셜 베이스층을 형성하는 방법 및 구조체 |
| CN100394562C (zh) * | 2003-12-12 | 2008-06-11 | 联华电子股份有限公司 | 异质接面双极晶体管制造方法 |
| EP1771887B1 (en) * | 2004-07-15 | 2008-07-02 | Nxp B.V. | Bipolar transistor and method of manufacturing the same |
| DE102004053394B4 (de) * | 2004-11-05 | 2010-08-19 | Atmel Automotive Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| US7511317B2 (en) * | 2006-06-09 | 2009-03-31 | International Business Machines Corporation | Porous silicon for isolation region formation and related structure |
| SE535380C2 (sv) * | 2011-01-31 | 2012-07-17 | Fairchild Semiconductor | Bipolär transistor i kiselkarbid med övervuxen emitter |
| US9887278B2 (en) | 2015-09-28 | 2018-02-06 | International Business Machines Corporation | Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base |
| CN118043973A (zh) * | 2021-09-24 | 2024-05-14 | 华为技术有限公司 | 半导体结构及其制备方法、射频电路、终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224251A (ja) * | 1988-11-04 | 1990-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0488637A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | 縦型バイポーラトランジスタを有する半導体集積回路装置 |
| JPH0513427A (ja) * | 1990-06-07 | 1993-01-22 | Siemens Ag | バイポーラトランジスタの製造方法 |
| JPH1065015A (ja) * | 1996-08-19 | 1998-03-06 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3600651A (en) * | 1969-12-08 | 1971-08-17 | Fairchild Camera Instr Co | Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon |
| US5059544A (en) * | 1988-07-14 | 1991-10-22 | International Business Machines Corp. | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy |
| KR930004720B1 (ko) * | 1988-11-04 | 1993-06-03 | 마쯔시따 덴끼 산교 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| US5073810A (en) * | 1989-11-07 | 1991-12-17 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method thereof |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| US5834800A (en) * | 1995-04-10 | 1998-11-10 | Lucent Technologies Inc. | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions |
| EP0779652A2 (en) * | 1995-12-12 | 1997-06-18 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| JPH106515A (ja) * | 1996-06-26 | 1998-01-13 | Canon Inc | 記録ヘッド用基体、該記録ヘッド用基体を用いた記録ヘッ ド及び該記録ヘッドを用いた記録装置 |
| JPH10135238A (ja) * | 1996-11-05 | 1998-05-22 | Sony Corp | 半導体装置およびその製造方法 |
| EP1048065A2 (en) * | 1998-08-31 | 2000-11-02 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with a bipolar transistor |
-
1998
- 1998-04-22 FR FR9805019A patent/FR2778022B1/fr not_active Expired - Fee Related
-
1999
- 1999-04-14 WO PCT/FR1999/000867 patent/WO1999054939A1/fr not_active Application Discontinuation
- 1999-04-14 US US09/674,021 patent/US6384469B1/en not_active Expired - Fee Related
- 1999-04-14 EP EP99913403A patent/EP1074051A1/fr not_active Withdrawn
- 1999-04-14 JP JP2000545198A patent/JP4643005B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224251A (ja) * | 1988-11-04 | 1990-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0513427A (ja) * | 1990-06-07 | 1993-01-22 | Siemens Ag | バイポーラトランジスタの製造方法 |
| JPH0488637A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | 縦型バイポーラトランジスタを有する半導体集積回路装置 |
| JPH1065015A (ja) * | 1996-08-19 | 1998-03-06 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002512452A (ja) | 2002-04-23 |
| FR2778022A1 (fr) | 1999-10-29 |
| US6384469B1 (en) | 2002-05-07 |
| FR2778022B1 (fr) | 2001-07-13 |
| WO1999054939A1 (fr) | 1999-10-28 |
| EP1074051A1 (fr) | 2001-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643005B2 (ja) | バイポーラトランジスタ、およびその製造方法 | |
| US5422303A (en) | Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor | |
| US5432120A (en) | Method for producing a laterally limited single-crystal region with selective epitaxy and the employment thereof for manufacturing a bipolar transistor as well as a MOS transistor | |
| US8525293B2 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration | |
| US6177717B1 (en) | Low-noise vertical bipolar transistor and corresponding fabrication process | |
| CN100521113C (zh) | SiGe异质结双极晶体管的制造方法 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JP3213549B2 (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| US6559020B1 (en) | Bipolar device with silicon germanium (SiGe) base region | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| US6746928B1 (en) | Method for opening a semiconductor region for fabricating an HBT | |
| US5523614A (en) | Bipolar transistor having enhanced high speed operation through reduced base leakage current | |
| US6660607B2 (en) | Method for fabricating heterojunction bipolar transistors | |
| US7645666B2 (en) | Method of making a semiconductor device | |
| JP2622047B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JP2002525873A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| KR930011799B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100817 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100901 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |