JP2624253B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2624253B2 JP2624253B2 JP62111039A JP11103987A JP2624253B2 JP 2624253 B2 JP2624253 B2 JP 2624253B2 JP 62111039 A JP62111039 A JP 62111039A JP 11103987 A JP11103987 A JP 11103987A JP 2624253 B2 JP2624253 B2 JP 2624253B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- electrode
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関す
るものである。
るものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般のつぎの式で表わされる。
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般のつぎの式で表わされる。
ｔ＝1/（２πτec） ……（１） τec＝τｅ＋τｂ＋τｃ＋τｃ′ ……（２） ここで、τｃはエミッタ空乏層充電時間、τｂはベー
ス走行時間、τｃはコレクタ空乏層走行時間、τｃ′は
コレクタ空乏層充電時間である。
ス走行時間、τｃはコレクタ空乏層走行時間、τｃ′は
コレクタ空乏層充電時間である。
（２）式において、τｅおよびτｃ′はエミッタ領域
およびコレクタ領域の抵抗分および容量分に比例する。
容量分の低減のために、微細化によってトランジスタサ
イズを小さくすると、その面積に反比例して抵抗分は増
加するので、τｅおよびτｃ′は増加し、ｔの値が下
がる。この抵抗分は、各領域の内部抵抗と、各領域に設
けられたオーミック電極による接触抵抗の和で表され
る。そのため、接触抵抗の低減と容量分の低減はバイポ
ーラトランジスタにおける高周波化の必要事項である。
およびコレクタ領域の抵抗分および容量分に比例する。
容量分の低減のために、微細化によってトランジスタサ
イズを小さくすると、その面積に反比例して抵抗分は増
加するので、τｅおよびτｃ′は増加し、ｔの値が下
がる。この抵抗分は、各領域の内部抵抗と、各領域に設
けられたオーミック電極による接触抵抗の和で表され
る。そのため、接触抵抗の低減と容量分の低減はバイポ
ーラトランジスタにおける高周波化の必要事項である。
従来の複数エミッタ電極・単一ベース電極を有する台
形状バイポーラトランジスタの場合は、エミッタ電極
は、エミッタ領域上に目合せで形成していた。その例を
第２図に示す。
形状バイポーラトランジスタの場合は、エミッタ電極
は、エミッタ領域上に目合せで形成していた。その例を
第２図に示す。
半導体基板１上に、コレクタ領域４、ベース領域３お
よび２つのエミッタ領域２が順に形成され、各領域上に
オーミック接触するコレクタ電極７、ベース電極６およ
びエミッタ電極５がそれぞれ形成されている（たとえば
信学技報、電子デバイス86−107、21ページ）。
よび２つのエミッタ領域２が順に形成され、各領域上に
オーミック接触するコレクタ電極７、ベース電極６およ
びエミッタ電極５がそれぞれ形成されている（たとえば
信学技報、電子デバイス86−107、21ページ）。
発明が解決しようとする問題点 しかし上記のような構成では、最上層のエミッタ電極
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ電極の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、またベース電極直下の不要
なコレクタ領域に容量が存在し、高周波化の妨げとな
る。また、目合せの形成のため歩留りも低下する。
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ電極の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、またベース電極直下の不要
なコレクタ領域に容量が存在し、高周波化の妨げとな
る。また、目合せの形成のため歩留りも低下する。
本発明は、上記従来の問題点を大きく改良するもの
で、ベース電極直下の不要なコレクタ領域の容量を減少
し、面積減少による接触抵抗の増加を解消する構成を有
し、歩留りを向上するバイポーラトランジスタの製造方
法を提供することを目的とする。
で、ベース電極直下の不要なコレクタ領域の容量を減少
し、面積減少による接触抵抗の増加を解消する構成を有
し、歩留りを向上するバイポーラトランジスタの製造方
法を提供することを目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明のバイポーラトラ
ンジスタの製造方法は、半導体基板上に、コレクタ層、
ベース層、エミッタ層を順次成長させる工程と、前記エ
ミッタ層上に形成したマスクにより、前記コレクタ層が
露出するまで前記エミッタ層、ベース層をエッチングし
て、前記エミッタ，ベースを含む第１の逆台形を形成す
る工程と、前記エミッタ層の全面にエミッタ電極を自己
整合的に形成するのと、前記第１の逆台形をマスクとし
て前記コレクタ層にコレクタ電極を自己整合的に形成す
るのとを同時に行う工程と、前記第１の逆台形のエミッ
タ層を前記ベース層が露出するまでエッチングして、前
記第１の逆台形のベース層上に前記エミッタ層を含む第
２の逆台形を形成する工程と、前記第１の逆台形の前記
ベース層上に、前記第２の逆台形をマスクに自己整合的
にベース電極を形成する工程とを備えたことを特徴とす
る。
ンジスタの製造方法は、半導体基板上に、コレクタ層、
ベース層、エミッタ層を順次成長させる工程と、前記エ
ミッタ層上に形成したマスクにより、前記コレクタ層が
露出するまで前記エミッタ層、ベース層をエッチングし
て、前記エミッタ，ベースを含む第１の逆台形を形成す
る工程と、前記エミッタ層の全面にエミッタ電極を自己
整合的に形成するのと、前記第１の逆台形をマスクとし
て前記コレクタ層にコレクタ電極を自己整合的に形成す
るのとを同時に行う工程と、前記第１の逆台形のエミッ
タ層を前記ベース層が露出するまでエッチングして、前
記第１の逆台形のベース層上に前記エミッタ層を含む第
２の逆台形を形成する工程と、前記第１の逆台形の前記
ベース層上に、前記第２の逆台形をマスクに自己整合的
にベース電極を形成する工程とを備えたことを特徴とす
る。
作用 上記構成のバイポーラトランジスタの製造方法は、従
来の構成による同じエミッタ領域の面積を有するバイポ
ーラトランジスタと比較した場合、エミッタ領域の面積
と同じ面積のエミッタ電極を有するため、エミッタ電極
による接触抵抗を構造上最小にし、かつ他の電極も自己
整合により形成するため各領域での抵抗をより低くする
ことができる。さらに、ベース電極直下の不要なコレク
タ領域に絶縁領域を形成するため、容量を低減すること
ができる。また自己整合により歩留りも向上する。
来の構成による同じエミッタ領域の面積を有するバイポ
ーラトランジスタと比較した場合、エミッタ領域の面積
と同じ面積のエミッタ電極を有するため、エミッタ電極
による接触抵抗を構造上最小にし、かつ他の電極も自己
整合により形成するため各領域での抵抗をより低くする
ことができる。さらに、ベース電極直下の不要なコレク
タ領域に絶縁領域を形成するため、容量を低減すること
ができる。また自己整合により歩留りも向上する。
実施例 以下、本発明のバイポーラトランジスタの製造方法の
一実施例について図面に基づいて説明する。
一実施例について図面に基づいて説明する。
第１図は、本発明の実施例におけるnpn型バイポーラ
トランジスタの断面図である。まず、半導体基板21上
に、コレクタ領域24となるｎ型不純物含有のコレクタ
層、ベース領域23となるｐ型不純物含有のベース層、エ
ミッタ層領域22となるｎ型不純物含有のエミッタ層を順
に膜成長により形成し、エミッタ領域22になる部分の上
にレジスト71を断面方向に逆台形状（砒化ガリウム結晶
ならば〔011〕方向）になるように形成し、異方性エッ
チング（砒化ガリウム結晶の湿式エッチングならばたと
えば硫酸・過酸化水素・水を１対１対12）を用いてコレ
クタ領域24までエッチングする。レジスト71を除去した
後に、ｎ型オーミック金属（砒化ガリウム結晶ならばた
とえば金ゲルマニウム）を全面に蒸着し、エミッタ領域
22、コレクタ領域24上に、上記逆台形状を利用した自己
整合によりエミッタ金属82、コレクタ電極84をそれぞれ
同時に形成する。次にレジスト72でエミッタ電極82上の
一部に穴あけをし、電極のエッチング（金系ならば沃化
カリウム液）とエミッタ領域22の異方性エッチングを行
い、ベース領域23の頭出しをする。レジスト72を除去
し、熱処理を行ってエミッタ電極82とコレクタ電極84を
合金化することによりオーミック電極を形成する。次
に、上記エミッタ電極82とコレクタ電極84をマスクとし
て、ベース領域23直下のコレクタ領域24に深くイオン注
入（たとえば水素イオン）し、絶縁領域42を形成する。
最後に、全面にｐ型オーミック金属（砒化ガリウム結晶
ならばたとえば金亜鉛）を蒸着し、ベース電極93を上記
ベース領域23上に自己整合により形成し、熱処理をして
ベース電極93を合金化することによりオーミック電極が
得られる。上記工程で、エミッタ電極82とコレクタ電極
84の熱処理とイオン注入の順は前後してもよい。以上の
順で本実施例におけるnpn型バイポーラトランジスタが
完成する。
トランジスタの断面図である。まず、半導体基板21上
に、コレクタ領域24となるｎ型不純物含有のコレクタ
層、ベース領域23となるｐ型不純物含有のベース層、エ
ミッタ層領域22となるｎ型不純物含有のエミッタ層を順
に膜成長により形成し、エミッタ領域22になる部分の上
にレジスト71を断面方向に逆台形状（砒化ガリウム結晶
ならば〔011〕方向）になるように形成し、異方性エッ
チング（砒化ガリウム結晶の湿式エッチングならばたと
えば硫酸・過酸化水素・水を１対１対12）を用いてコレ
クタ領域24までエッチングする。レジスト71を除去した
後に、ｎ型オーミック金属（砒化ガリウム結晶ならばた
とえば金ゲルマニウム）を全面に蒸着し、エミッタ領域
22、コレクタ領域24上に、上記逆台形状を利用した自己
整合によりエミッタ金属82、コレクタ電極84をそれぞれ
同時に形成する。次にレジスト72でエミッタ電極82上の
一部に穴あけをし、電極のエッチング（金系ならば沃化
カリウム液）とエミッタ領域22の異方性エッチングを行
い、ベース領域23の頭出しをする。レジスト72を除去
し、熱処理を行ってエミッタ電極82とコレクタ電極84を
合金化することによりオーミック電極を形成する。次
に、上記エミッタ電極82とコレクタ電極84をマスクとし
て、ベース領域23直下のコレクタ領域24に深くイオン注
入（たとえば水素イオン）し、絶縁領域42を形成する。
最後に、全面にｐ型オーミック金属（砒化ガリウム結晶
ならばたとえば金亜鉛）を蒸着し、ベース電極93を上記
ベース領域23上に自己整合により形成し、熱処理をして
ベース電極93を合金化することによりオーミック電極が
得られる。上記工程で、エミッタ電極82とコレクタ電極
84の熱処理とイオン注入の順は前後してもよい。以上の
順で本実施例におけるnpn型バイポーラトランジスタが
完成する。
上記製造工程を、より高周波特性に優れたヘテロ（異
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
発明の効果 以上に記したように、本発明の構成のバイポーラトラ
ンジスタの製造方法は、自己整合でエミッタ電極の面積
を、エミッタ領域の面積と等しくすることが可能なた
め、接触抵抗を構造上最小にすることができ、また、ベ
ース電極，コレクタ電極も自己整合で形成することがで
き、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぐ。さらに、ベース電極直
下の不要なコレクタ領域に絶縁領域を形成するため、容
量を低減することができる。このことは、バイポーラト
ランジスタの高周波化に大きく貢献し、自己整合により
歩留りも向上する。また、複数のエミッタ・ベースを有
するような櫛型のトランジスタを作製する場合にも同じ
製造工程を用いることができる。
ンジスタの製造方法は、自己整合でエミッタ電極の面積
を、エミッタ領域の面積と等しくすることが可能なた
め、接触抵抗を構造上最小にすることができ、また、ベ
ース電極，コレクタ電極も自己整合で形成することがで
き、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぐ。さらに、ベース電極直
下の不要なコレクタ領域に絶縁領域を形成するため、容
量を低減することができる。このことは、バイポーラト
ランジスタの高周波化に大きく貢献し、自己整合により
歩留りも向上する。また、複数のエミッタ・ベースを有
するような櫛型のトランジスタを作製する場合にも同じ
製造工程を用いることができる。
第１図は本発明の一実施例の構成を示す断面図、第２図
は従来の複数エミッタ・単一ベースのバイポーラトラン
ジスタの構成を示す断面図である。 21……半導体基板、22……エミッタ領域、 23……ベース領域、24……コレクタ領域、 42……絶縁領域、71,72……レジスト、 82……エミッタ電極、93……ベース電極、 84……コレクタ電極。
は従来の複数エミッタ・単一ベースのバイポーラトラン
ジスタの構成を示す断面図である。 21……半導体基板、22……エミッタ領域、 23……ベース領域、24……コレクタ領域、 42……絶縁領域、71,72……レジスト、 82……エミッタ電極、93……ベース電極、 84……コレクタ電極。
フロントページの続き (72)発明者 稲田 雅紀 門真市大字門真1006番地 松下電器産業 株式会社内 (72)発明者 柳原 学 門真市大字門真1006番地 松下電器産業 株式会社内 (56)参考文献 特開 昭49−43583（ＪＰ，Ａ) 特開 昭59−210669（ＪＰ，Ａ) 特開 昭62−18761（ＪＰ，Ａ) 特開 昭48−70483（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体基板上に、コレクタ層、ベース層、
エミッタ層を順次成長させる工程と、 前記エミッタ層上に形成したマスクにより、前記コレク
タ層が露出するまで前記エミッタ層、ベース層をエッチ
ングして、前記エミッタ，ベースを含む第１の逆台形を
形成する工程と、 前記エミッタ層の全面にエミッタ電極を自己整合的に形
成するのと、前記第１の逆台形をマスクとして前記コレ
クタ層上に、前記エミッタ電極と同じ材料からなる、コ
レクタ電極を自己整合的に形成するのとを同時に行う工
程と、 前記第１の逆台形のエミッタ層を前記ベース層が露出す
るまでエッチングして、前記第１の逆台形のベース層上
に前記エミッタ層を含む第２の逆台形を形成する工程
と、 前記第２の逆台形をマスクとして、前記第１の逆台形の
コレクタ層に絶縁領域を形成する工程と、 前記第１の逆台形の前記ベース層上に、前記第２の逆台
形をマスクに自己整合的に、前記エミッタ電極およびコ
レクタ電極とは異なる材料からなるベース電極を形成す
る工程と を備えたことを特徴とするバイポーラトランジスタの製
造方法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いることを特徴とする特
許請求の範囲第１項記載のバイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111039A JP2624253B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111039A JP2624253B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275171A JPS63275171A (ja) | 1988-11-11 |
| JP2624253B2 true JP2624253B2 (ja) | 1997-06-25 |
Family
ID=14550857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111039A Expired - Lifetime JP2624253B2 (ja) | 1987-05-07 | 1987-05-07 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624253B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943583A (ja) * | 1972-08-30 | 1974-04-24 | ||
| EP0106724B1 (fr) * | 1982-09-17 | 1989-06-07 | ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) | Transistor bipolaire balistique à hétérojonction |
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
-
1987
- 1987-05-07 JP JP62111039A patent/JP2624253B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275171A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2624253B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4713355A (en) | Bipolar transistor construction | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0682678B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0682677B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS6114755A (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0294642A (ja) | 電界効果トランジスタ | |
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH09181085A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH02194652A (ja) | 半導体装置の製造方法 | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62250668A (ja) | バイポ−ラトランジスタの製造方法 |