JPH04324638A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法

Info

Publication number
JPH04324638A
JPH04324638A JP9400791A JP9400791A JPH04324638A JP H04324638 A JPH04324638 A JP H04324638A JP 9400791 A JP9400791 A JP 9400791A JP 9400791 A JP9400791 A JP 9400791A JP H04324638 A JPH04324638 A JP H04324638A
Authority
JP
Japan
Prior art keywords
emitter
etching
layer
collector
hbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9400791A
Other languages
English (en)
Inventor
Toshiaki Kato
敏明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9400791A priority Critical patent/JPH04324638A/ja
Publication of JPH04324638A publication Critical patent/JPH04324638A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は超高速デバイス、超高周
波用デバイスに利用できるヘテロ接合バイポーラトラン
ジスタ(以下、HBTと略す)の製造方法に関するもの
である。
【0002】
【従来の技術】近年、バイポーラトランジスタは高速デ
バイスの一つとして、各方面でその開発が進められてい
る。特にHBTは超高速デバイスとして非常に有望であ
り、その特徴を生かすために、ウェットエッチングによ
りメサ形状の形成を行ったり、ドライエッチングにより
基板に垂直エッチングを行うなど、種々のエッチングに
よるデバイスの微細化が図られている。
【0003】以下、図面を参照しながら、上述した従来
のHBTの製造方法の一例について説明する。
【0004】図11、12、13、14は従来のHBT
の製造方法を示すHBTの工程断面図である。図11、
12、13、14において、31はエミッタ電極を兼ね
たAlからなるエッチングマスク、32はn型Siから
なるエミッタ層、33はp型Si1−xGex(x=0
.12)からなるベース層、34はn型Si1−xGe
x(x=0.12)からなるコレクタ層、35はSi基
板、36は反応性イオンエッチング(Reactive
 Ion Etching:以下RIEと略す)を行う
プラズマ、37はAlからなるベース電極、38はエミ
ッタ電極の一部である。
【0005】以上のような構成のHBTの製造方法につ
いて、以下に説明する。Si基板上に基板温度 530
℃において分子線エピタキシー法を用いてSbを3x1
016cm−3ドープしたn型Si1−xGex(x=
0.12)からなるコレクタ層を 300nm形成し、
さらにその上に基板温度 530℃において分子線エピ
タキシー法を用いてGaを2x1018cm−3ドープ
したp型Si1−xGex(x=0.12)からなるベ
ース層を80nm形成し、さらにその上に基板温度 6
50℃において分子線エピタキシー法を用いてGaを5
x1017cm−3ドープしたn型Siからなるエミッ
タ層を 300nm形成し、さらにその上にフォトリソ
グラフィーと真空蒸着法を用いてエミッタ電極を兼ねた
Alからなるエッチングマスク31を 300nm形成
すると、図11の試料が得られる。図11の試料を、S
F6 をエッチングガスとして用いたプラズマ36によ
るRIEにより、前記エミッタ層32を200nmドラ
イエッチングすると図12のようになる。さらに図12
の試料を弗酸と硝酸と水からなるエッチング溶液を用い
て前記エミッタ層32の残り 100nmをウェットエ
ッチングすることにより、図13に示すようにベース層
33が露呈されると共に、エミッタメサが完成する。こ
の時エミッタ層は、マスク下部において 100nmサ
イドエッチングされる。また、図14のように、前記エ
ミッタ電極をマスクとして真空蒸着法によりベース電極
37を自己整合的に形成することができる。 38はこの時同時に形成されるエミッタ電極の一部であ
る。
【0006】
【発明が解決しようとする課題】しかしながら、本従来
例においては、ウェットエッチングの際に、前記エッチ
ングマスク31と前記エミッタ層32とが、金属と半導
体の接合を形成し、エッチング溶液が均一に作用しにく
く、微細なエミッタパターンにおいては、前記エッチン
グマスク31が図13の破線のごとくはがれやすく、正
確なエッチングができないという課題を有していた。
【0007】本発明は上記課題に鑑み、微細なエミッタ
パターンにおいてもエッチングマスクがはがれることな
く、エミッタメサまたはコレクタメサを形成することが
できるHBTの製造方法を提供するものである。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明は、ヘテロ接合バイポーラトランジスタのエミ
ッタメサまたはコレクタメサを形成するに際し、半導体
基板上にコレクタ層、ベース層、エミッタ層からなる積
層構造を形成する工程と、前記積層構造上の所定の位置
にエッチングマスクを形成する工程と、前記エッチング
マスクをマスクにして前記エミッタ層または前記コレク
タ層を前記半導体基板に垂直な方向からドライエッチン
グする工程と、さらに前記エミッタ層または前記コレク
タ層を前記半導体基板に平行な方向からドライエッチン
グを行う工程とを有するヘテロ接合バイポーラトランジ
スタの製造方法とするものである。
【0009】
【作用】本発明は上記した構成によって、半導体基板に
垂直な方向からドライエッチングし、さらに半導体基板
に平行な方向からドライエッチングすることにより、微
細なエミッタパターンまたはコレクタパターンにおいて
も前記エッチングマスクがはがれることなく、エミッタ
メサまたはコレクタメサを形成することができる。また
、前記エミッタ電極またはコレクタ電極を用いて、ベー
ス電極を自己整合的に形成することができる。
【0010】
【実施例】以下本発明の一実施例のエッチングによるH
BTの製造方法について、図面を参照しながら説明する
【0011】図1、2、3、4、5は本発明の第1の実
施例であるエッチングによるHBTの製造方法の過程を
示すHBTの工程断面図である。図1、2、3、4、5
において、11はエミッタ電極を兼ねたエッチングマス
ク、12はn型Siからなるエミッタ層、13はp型S
i1−xGex(x=0.12)からなるベース層、1
4はn型Si1−xGex(x=0.12)からなるコ
レクタ層、15はSi基板、16はRIEを行うプラズ
マ、17はAlからなるベース電極、18はエミッタ電
極の一部である。
【0012】以上のような構成のHBTの製造方法につ
いて、以下図1、2、3、4、5を用いてその製造工程
を説明する。
【0013】Si基板上に基板温度 530℃において
分子線エピタキシー法を用いてSbを3x1016cm
−3ドープしたn型Si1−xGex(x=0.12)
からなるコレクタ層を300nm形成し、さらにその上
に基板温度 530℃において分子線エピタキシー法を
用いてGaを2x1018cm−3ドープしたp型Si
1−xGex(x=0.12)からなるベース層を80
nm形成し、さらにその上に基板温度 650℃におい
て分子線エピタキシー法を用いてSbを5x1017c
m−3ドープしたn型Siからなるエミッタ層を 30
0nm形成し、さらにその上にフォトリソグラフィーと
真空蒸着法を用いてエミッタ電極を兼ねたAlからなる
エッチングマスク11を 300nm形成すると、図1
の試料が得られる。図1の試料を、SF6 をエッチン
グガスとして用いたRIEによりエミッタ層12を 3
00nmドライエッチングすると、図2のようになる。 さらに図2の試料を図3、4のように、Si基板に平行
な方向にプラズマ16によるSF6 を用いたRIEに
より50nmずつドライエッチングを行うことにより、
エミッタメサが完成する(図4)。 図3、4の積層構造において、微細なエミッタパターン
においても、ドライエッチングの際に、エッチングマス
ク11とSiからなるエミッタ層12との接合部におい
てもプラズマ16は均一に作用するので、前記エッチン
グマスク11が前記エミッタ層12からはがれることは
ない。さらに図5に示すように、前記エミッタ電極11
をマスクとして真空蒸着法により厚さ 100nmのA
lからなるベース電極17を自己整合的に形成すること
ができる。18はこの時同時に形成されるエミッタ電極
の一部である。
【0014】以上のように本実施例によれば、Siから
なるエミッタメサをエッチングにより形成するに際し、
ドライエッチングによりエミッタメサの一部を形成し、
さらにSi基板に平行な方向にドライエッチングを行う
ことにより、微細なエミッタパターンにおいても、前記
エッチングマスク11が前記エミッタ層12からはがれ
ることなく、前記エミッタメサが形成される。また、前
記ベース電極も前記エミッタ電極をマスクとして自己整
合で形成されるので、微細で、寄生容量の小さいHBT
が形成可能となる。また、Si基板を用いているので、
現在のSiデバイスとの競合も可能である。
【0015】以下本発明の第2の実施例のエッチングに
よるHBTの製造方法について、図面を参照しながら説
明する。
【0016】図6、7、8、9、10は本発明の第2の
実施例のエッチングによるHBTの製造方法の過程を示
すHBTの工程断面図である。図6、7、8、9、10
において、21はコレクタ電極を兼ねたエッチングマス
ク、22はn型Si1−xGex(x=0.12)から
なるコレクタ層、23はp型Si1−xGex(x=0
.12)からなるベース層、24はn型Siからなるエ
ミッタ層、25はSi基板、26はRIEを行うプラズ
マ、27はAlからなるベース電極、28はコレクタ電
極の一部である。
【0017】以上のような構成のHBTの製造方法につ
いて、以下図6、7、8、9、10を用いて説明する。
【0018】Si基板上に基板温度 650℃において
分子線エピタキシー法を用いてSbを5x1017cm
−3ドープしたn型Siからなるエミッタ層を 300
nm形成し、さらにその上に基板温度 530℃におい
て分子線エピタキシー法を用いてGaを2x1018c
m−3ドープしたp型Si1−xGex(x=0.12
)からなるベース層を80nm形成し、さらにその上に
基板温度 530℃において分子線エピタキシー法を用
いてSbを3x1016cm−3ドープしたn型Si1
−xGex(x=0.12)からなるコレクタ層を 3
00nm形成し、さらにその上にフォトリソグラフィー
と真空蒸着法を用いてコレクタ電極を兼ねたAlからな
るエッチングマスク21を 300nm形成すると、図
6の試料が得られる。図6の試料を、SF6 をエッチ
ングガスとして用いたRIEによりコレクタ層22を 
300nmドライエッチングすると、図7のようになる
。さらに図7の試料を図8、9のように、Si基板に平
行な方向にプラズマ16によるSF6 を用いたRIE
により50nmドライエッチングすることにより、エミ
ッタメサが完成する(図9)。図8、9の積層構造にお
いて、微細なエミッタパターンにおいても、ドライエッ
チングの際に、エッチングマスク21とコレクタ層22
との接合部においてもプラズマ26は均一に作用するの
で、前記エッチングマスク21が前記コレクタ層22か
らはがれることはない。さらに図10に示すように、前
記コレクタ電極21をマスクとして真空蒸着法によりベ
ース電極27を自己整合的に形成することができる。 28はこの時同時に形成されるコレクタ電極の一部であ
る。
【0019】以上のように本実施例によれば、コレクエ
ミッタメサをエッチングにより形成するに際し、ドライ
エッチングによりコレクタメサの一部を形成し、さらに
Si基板に平行な方向にドライエッチングを行うことに
より、微細なコレクタパターンにおいても、前記エッチ
ングマスク21が前記コレクタ層22からはがれること
なく、前記コレクタメサが形成される。また、前記ベー
ス電極も前記コレクタ電極をマスクとして自己整合で形
成されるので、微細で、寄生容量の小さいHBTが形成
可能となる。また、Si基板を用いているので、現在の
Siデバイスとの共存も可能である。
【0020】なお、本実施例においてベース層としてS
i1−xGex(x=0.12)としたが、Si1−x
Gex(0<x≦1) としてもよく、コレクタ層とし
てSi1−xGex(x=0.12)としたが、Si1
−xGex(0<x≦1) としてもよい。
【0021】なお、本実施例においてエッチングガスと
してSF6 としたが、CF4 またはCCl4または
Cl2 またはBCl3でもよく、エッチング方法とし
て反応性イオンエッチングとしたが、反応性イオンビー
ムエッチングとしてもよい。
【0022】
【発明の効果】本発明のHBTの製造方法を用いること
により、微細なエミッタパターンまたはコレクタパター
ンにおいてもエッチングマスクがはがれることなく、エ
ミッタメサまたはコレクタメサを形成することができる
。さらにベース電極もエミッタ電極またはコレクタ電極
をマスクとして自己整合で形成されるため、微細で、寄
生容量の小さいHBTが形成可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるHBTの製造方
法を説明する第1の工程断面図である。
【図2】本発明の第1の実施例におけるHBTの製造方
法を説明する第2の工程断面図である。
【図3】本発明の第1の実施例におけるHBTの製造方
法を説明する第3の工程断面図である。
【図4】本発明の第1の実施例におけるHBTの製造方
法を説明する第4の工程断面図である。
【図5】本発明の第1の実施例におけるHBTの製造方
法を説明する第5の工程断面図である。
【図6】本発明の第2の実施例におけるHBTの製造方
法を説明する第1の工程断面図である。
【図7】本発明の第2の実施例におけるHBTの製造方
法を説明する第2の工程断面図である。
【図8】本発明の第2の実施例におけるHBTの製造方
法を説明する第3の工程断面図である。
【図9】本発明の第2の実施例におけるHBTの製造方
法を説明する第4の工程断面図である。
【図10】本発明の第2の実施例におけるHBTの製造
方法を説明する第5の工程断面図である。
【図11】従来のHBTの製造方法を説明する第1の工
程断面図である。
【図12】従来のHBTの製造方法を説明する第2の工
程断面図である。
【図13】従来のHBTの製造方法を説明する第3の工
程断面図である。
【図14】従来のHBTの製造方法を説明する第4の工
程断面図である。
【符号の説明】
11  エッチングマスク 12  エミッタ層 13  ベース層 14  コレクタ層 15  Si基板 17  ベース電極 21  エッチングマスク 22  コレクタ層 23  ベース層 24  エミッタ層 25  Si基板 27  ベース電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  ヘテロ接合バイポーラトランジスタの
    エミッタメサまたはコレクタメサを形成するに際し、半
    導体基板上にコレクタ層、ベース層、エミッタ層からな
    る積層構造を形成する工程と、前記積層構造上の所定の
    位置にエッチングマスクを形成する工程と、前記エッチ
    ングマスクをマスクにして前記エミッタ層または前記コ
    レクタ層を前記半導体基板に垂直な方向からドライエッ
    チングする工程と、さらに前記エミッタ層または前記コ
    レクタ層を前記半導体基板に平行な方向からドライエッ
    チングを行う工程とを有することを特徴とするヘテロ接
    合バイポーラトランジスタの製造方法。
  2. 【請求項2】  エミッタ層がSiからなることを特徴
    とする請求項1記載のヘテロ接合バイポーラトランジス
    タの製造方法。
JP9400791A 1991-04-24 1991-04-24 ヘテロ接合バイポーラトランジスタの製造方法 Pending JPH04324638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9400791A JPH04324638A (ja) 1991-04-24 1991-04-24 ヘテロ接合バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9400791A JPH04324638A (ja) 1991-04-24 1991-04-24 ヘテロ接合バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH04324638A true JPH04324638A (ja) 1992-11-13

Family

ID=14098387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9400791A Pending JPH04324638A (ja) 1991-04-24 1991-04-24 ヘテロ接合バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH04324638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8920354B2 (en) 2006-03-09 2014-12-30 Toe Fix Ltd. Device and method for treating ingrown nails

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8920354B2 (en) 2006-03-09 2014-12-30 Toe Fix Ltd. Device and method for treating ingrown nails

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US20020053683A1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
KR0174538B1 (ko) 헤테로 접합 바이폴라 트랜지스터 제조 방법
JP2851044B2 (ja) 半導体装置の製造方法
JPH04324638A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JPS63124465A (ja) バイポ−ラトランジスタの製造方法
JPH09115919A (ja) 半導体装置及びその製造方法
JP2522378B2 (ja) バイポ―ラトランジスタ及びその製造方法
JP3349644B2 (ja) 化合物半導体装置、及びその製造方法
JP2526492B2 (ja) 半導体装置の製造方法
KR100198425B1 (ko) 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법
JPH04334028A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01233767A (ja) ヘテロ接合バイポーラ・トランジスタおよびその製造方法
JP3251649B2 (ja) 半導体装置の製造方法
JP2526627B2 (ja) バイポ―ラトランジスタ
JPH04335533A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS6167274A (ja) 半導体装置の製造方法
JPH04252034A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0571171B2 (ja)
JPH0797634B2 (ja) 電界効果トランジスタとその製造方法
JPH02256247A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01251659A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0569297B2 (ja)