JPH0682677B2 - バイポ−ラトランジスタおよびその製造方法 - Google Patents
バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPH0682677B2 JPH0682677B2 JP62111040A JP11104087A JPH0682677B2 JP H0682677 B2 JPH0682677 B2 JP H0682677B2 JP 62111040 A JP62111040 A JP 62111040A JP 11104087 A JP11104087 A JP 11104087A JP H0682677 B2 JPH0682677 B2 JP H0682677B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタおよびその製造方法
に関するものである。
に関するものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波化
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般につぎの式で表わされる。
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子は、遮断周波数ｔであ
る。ｔは一般につぎの式で表わされる。
ｔ＝1/（２πτec） ……（１） τec＝τｅ＋τｂ＋τｃ＋τｃ′ ……（２） ここで、τｅはエミッタ空乏層充電時間、τｂはベース
走行時間、τｃはコレクタ空乏層走行時間、τｃ′はコ
レクタ空乏層充電時間である。
走行時間、τｃはコレクタ空乏層走行時間、τｃ′はコ
レクタ空乏層充電時間である。
（２）式において、τｅおよびτｃ′はエミッタ領域お
よびコレクタ領域の抵抗分に比例する。微細化によりト
ランジスタサイズを小さくすると、その面積に反比例し
て抵抗分は増加するので、τｅおよびτｃ′は増加し、
ｔの値が下がる。この抵抗分は、各領域の内部抵抗
と、各領域に設けられたオーミック電極による接触抵抗
の和で表される。そのため、接触抵抗の低減はバイポー
ラトランジスタにおける高周波化の必要事項である。
よびコレクタ領域の抵抗分に比例する。微細化によりト
ランジスタサイズを小さくすると、その面積に反比例し
て抵抗分は増加するので、τｅおよびτｃ′は増加し、
ｔの値が下がる。この抵抗分は、各領域の内部抵抗
と、各領域に設けられたオーミック電極による接触抵抗
の和で表される。そのため、接触抵抗の低減はバイポー
ラトランジスタにおける高周波化の必要事項である。
従来の複数エミッタ電極・単一ベース電極を有する台形
状バイポーラトランジスタの場合は、エミッタ電極は、
エミッタ領域上に目合せで形成していた。その例を第３
図に示す。
状バイポーラトランジスタの場合は、エミッタ電極は、
エミッタ領域上に目合せで形成していた。その例を第３
図に示す。
半導体基板１上に、コレクタ領域４、ベース領域３およ
び２つのエミッタ領域２が順に形成され、各領域上にオ
ーミック接触するコレクタ電極７、ベース電極６および
エミッタ電極５がそれぞれ形成されている（例えば信学
技報、電子デバイス86-107、21ページ）。
び２つのエミッタ領域２が順に形成され、各領域上にオ
ーミック接触するコレクタ電極７、ベース電極６および
エミッタ電極５がそれぞれ形成されている（例えば信学
技報、電子デバイス86-107、21ページ）。
発明が解決しようとする問題点 しかし上記のような構成では、最上層のエミッタ電極
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ領域の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、高周波化の妨げとなる。ま
た、歩留りも低下する。
は、エミッタ領域上に目合せで形成されるため、エミッ
タ電極の面積はエミッタ領域の面積よりも小さくなり、
トランジスタの微細化が進むにつれて充分に低い接触抵
抗を得ることが困難になり、高周波化の妨げとなる。ま
た、歩留りも低下する。
本発明は、上記従来の問題点を解決するもので、面積減
少による接触抵抗の増加を解消する構成を有し、歩留り
も向上するバイポーラトランジスタと、その製造方法を
提供することを目的とする。
少による接触抵抗の増加を解消する構成を有し、歩留り
も向上するバイポーラトランジスタと、その製造方法を
提供することを目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明のバイポーラトラン
ジスタの製造方法は、半導体基板上に、コレクタ層、ベ
ース層、エミッタ層を順次成長させる工程と、前記エミ
ッタ層上に形成したマスクにより、前記コレクタ層が露
出するまで前記エミッタ層、ベース層をエッチングし
て、前記エミッタベースを含む第１の逆台形を形成する
工程と、前記エミッタ層の全面にエミッタ電極を自己整
合的に形成するのと、前記第１の逆台形をマスクとして
前記コレクタ層にコレクタ電極を自己整合的に形成する
のとを同時に行う工程と、前記第１の逆台形のエミッタ
層を前記ベース層が露出するまでエッチングして、前記
第１の台形のベース層上に前記エミッタを含む第２の逆
台形を形成する工程と、前記第１の逆台形の前記ベース
層上に、前記第２の逆台形をマスクに自己整合的にベー
ス電極を形成する工程とを備えたことを特徴とする。
ジスタの製造方法は、半導体基板上に、コレクタ層、ベ
ース層、エミッタ層を順次成長させる工程と、前記エミ
ッタ層上に形成したマスクにより、前記コレクタ層が露
出するまで前記エミッタ層、ベース層をエッチングし
て、前記エミッタベースを含む第１の逆台形を形成する
工程と、前記エミッタ層の全面にエミッタ電極を自己整
合的に形成するのと、前記第１の逆台形をマスクとして
前記コレクタ層にコレクタ電極を自己整合的に形成する
のとを同時に行う工程と、前記第１の逆台形のエミッタ
層を前記ベース層が露出するまでエッチングして、前記
第１の台形のベース層上に前記エミッタを含む第２の逆
台形を形成する工程と、前記第１の逆台形の前記ベース
層上に、前記第２の逆台形をマスクに自己整合的にベー
ス電極を形成する工程とを備えたことを特徴とする。
またバイポーラトランジスタは、半導体基板と、前記基
板上に形成され、一部分が逆台形状となっているコレク
タ層と、前記逆台形状のコレクタ層の近傍に形成された
コレクタ電極と、前記逆台形状のコレクタ層の全面に形
成されたベース層と、前記コレクタ層、ベース層の断面
が逆台形状となっている方向からみて、前記ベース層の
両端に形成された、逆台形状の複数のエミッタ層と、前
記ベース層上で、かつ、前記エミッタ層間に形成された
ベース電極とを備え、エミッタ電極が前記エミッタ層上
の全面に形成されていることを特徴とする。
板上に形成され、一部分が逆台形状となっているコレク
タ層と、前記逆台形状のコレクタ層の近傍に形成された
コレクタ電極と、前記逆台形状のコレクタ層の全面に形
成されたベース層と、前記コレクタ層、ベース層の断面
が逆台形状となっている方向からみて、前記ベース層の
両端に形成された、逆台形状の複数のエミッタ層と、前
記ベース層上で、かつ、前記エミッタ層間に形成された
ベース電極とを備え、エミッタ電極が前記エミッタ層上
の全面に形成されていることを特徴とする。
作用 上記構成のバイポーラトランジスタは、従来の構成によ
る同じエミッタ領域の面積を有するバイポーラトランジ
スタと比較した場合、エミッタ領域の面積と同じ面積の
エミッタ電極を有するため、エミッタ電極による接触抵
抗を構造上最小にし、かつ他の電極も自己整合により形
成するため各領域での抵抗をより低くすることができ
る。また自己整合により歩留りも向上する。
る同じエミッタ領域の面積を有するバイポーラトランジ
スタと比較した場合、エミッタ領域の面積と同じ面積の
エミッタ電極を有するため、エミッタ電極による接触抵
抗を構造上最小にし、かつ他の電極も自己整合により形
成するため各領域での抵抗をより低くすることができ
る。また自己整合により歩留りも向上する。
実施例 以下、本発明のバイポーラトランジスタおよびその製造
方法の一実施例を第１図から第２図に基づいて説明す
る。
方法の一実施例を第１図から第２図に基づいて説明す
る。
第１図は、本発明の第一の実施例におけるnpn型バイポ
ーラトランジスタの断面図である。まず、半導体基板11
上に、コレクタ領域14となるｎ型不純物含有のコレクタ
層、ベース領域13となるｐ型不純物含有のベース層、エ
ミッタ領域12となるｎ型不純物含有のエミッタ層を順に
膜成長により形成し、エミッタ領域12になる部分の上に
レジスト71を断面方向が逆台形状（砒化ガリウム結晶な
らば［011］方向）になるように形成し、異方性エッチ
ング（砒化ガリウム結晶の湿式エッチングならば例えば
硫酸・過酸化水素・水を１対１対12）を用いてコレクタ
領域14までエッチングする。レジスト71を除去した後
に、ｎ型オーミック金属（砒化ガリウム結晶ならば例え
ば金ゲルマニウム）を全面に蒸着し、エミッタ領域12、
コレクタ領域14上に、上記逆台形状を利用した自己整合
によりエミッタ電極82、コレクタ電極84をそれぞれ同時
に形成する。次にレジスト72でエミッタ電極82上の一部
に穴あけをし、電極のエッチング（金系ならば沃化カリ
ウム液）とエミッタ領域12のエッチングを行い、ベース
領域13の頭出しをする。レジスト72をそのままにしてｐ
型オーミック金属（砒化ガリウム結晶ならば例えば金亜
鉛）を蒸着し、レジスト72を除去してベース電極83を上
記ベース領域13上に自己整合により形成する。この場
合、エミッタ領域12はエッチングによりレジスト72より
も内部に入るので、特に異方性エッチングを行わなくて
もベース電極83の自己整合は可能である。最後に一括で
熱処理をして各電極を合金化することによりオーミック
電極が得られる。以上の順で本実施例におけるnpn型バ
イポーラトランジスタが完成する。
ーラトランジスタの断面図である。まず、半導体基板11
上に、コレクタ領域14となるｎ型不純物含有のコレクタ
層、ベース領域13となるｐ型不純物含有のベース層、エ
ミッタ領域12となるｎ型不純物含有のエミッタ層を順に
膜成長により形成し、エミッタ領域12になる部分の上に
レジスト71を断面方向が逆台形状（砒化ガリウム結晶な
らば［011］方向）になるように形成し、異方性エッチ
ング（砒化ガリウム結晶の湿式エッチングならば例えば
硫酸・過酸化水素・水を１対１対12）を用いてコレクタ
領域14までエッチングする。レジスト71を除去した後
に、ｎ型オーミック金属（砒化ガリウム結晶ならば例え
ば金ゲルマニウム）を全面に蒸着し、エミッタ領域12、
コレクタ領域14上に、上記逆台形状を利用した自己整合
によりエミッタ電極82、コレクタ電極84をそれぞれ同時
に形成する。次にレジスト72でエミッタ電極82上の一部
に穴あけをし、電極のエッチング（金系ならば沃化カリ
ウム液）とエミッタ領域12のエッチングを行い、ベース
領域13の頭出しをする。レジスト72をそのままにしてｐ
型オーミック金属（砒化ガリウム結晶ならば例えば金亜
鉛）を蒸着し、レジスト72を除去してベース電極83を上
記ベース領域13上に自己整合により形成する。この場
合、エミッタ領域12はエッチングによりレジスト72より
も内部に入るので、特に異方性エッチングを行わなくて
もベース電極83の自己整合は可能である。最後に一括で
熱処理をして各電極を合金化することによりオーミック
電極が得られる。以上の順で本実施例におけるnpn型バ
イポーラトランジスタが完成する。
第２図は、本発明の第二の実施例におけるnpn型バイポ
ーラトランジスタの断面図である。これは上記第一の実
施例で、レジスト72を除去した後にｐ型オーミック金属
を全面に蒸着し、上記逆台形状を利用して自己整合でベ
ース電極93を形成する方法で、この場合はｎ型のオーミ
ック電極を熱処理した後にｐ型のオーミック電極を熱処
理することができるという利点を有する。
ーラトランジスタの断面図である。これは上記第一の実
施例で、レジスト72を除去した後にｐ型オーミック金属
を全面に蒸着し、上記逆台形状を利用して自己整合でベ
ース電極93を形成する方法で、この場合はｎ型のオーミ
ック電極を熱処理した後にｐ型のオーミック電極を熱処
理することができるという利点を有する。
上記構造工程を、より高周波特性に優れたヘテロ（異
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
種）接合バイポーラトランジスタに用いることもでき、
この場合は膜成長の時にベースに用いた半導体よりも大
きな禁制帯幅を有する半導体をエミッタに用いればよ
い。
発明の効果 以上に記したように、本発明の構成のバイポーラトラン
ジスタは、自己整合でエミッタ電極の面積を、エミッタ
領域の面積と等しくすることが可能なため、接触抵抗を
構造上最小にすることができ、また、ベース電極、コレ
クタ電極も自己整合で形成することができる。このこと
は、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぎ、バイポーラトランジス
タの高周波化に大きく貢献し、自己整合により歩留りも
向上する。また、複数のエミッタ・ベースを有するよう
な櫛型のトランジスタを作製する場合にも同じ製造工程
を用いることができる。
ジスタは、自己整合でエミッタ電極の面積を、エミッタ
領域の面積と等しくすることが可能なため、接触抵抗を
構造上最小にすることができ、また、ベース電極、コレ
クタ電極も自己整合で形成することができる。このこと
は、バイポーラトランジスタの微細化において問題とな
る各領域での抵抗の増大を防ぎ、バイポーラトランジス
タの高周波化に大きく貢献し、自己整合により歩留りも
向上する。また、複数のエミッタ・ベースを有するよう
な櫛型のトランジスタを作製する場合にも同じ製造工程
を用いることができる。
第１図は本発明の一実施例の構成を示す断面図、第２図
は本発明の第二の実施例におけるnpn型バイポーラトラ
ンジスタの断面図、第３図は従来の複数エミッタ・単一
ベースのバイポーラトランジスタの構成を示す断面図で
ある。 11……半導体基板、12……エミッタ領域、13……ベース
領域、14……コレクタ領域、71,72……レジスト、82…
…エミッタ電極、83,93……ベース電極、84……コレク
タ電極。
は本発明の第二の実施例におけるnpn型バイポーラトラ
ンジスタの断面図、第３図は従来の複数エミッタ・単一
ベースのバイポーラトランジスタの構成を示す断面図で
ある。 11……半導体基板、12……エミッタ領域、13……ベース
領域、14……コレクタ領域、71,72……レジスト、82…
…エミッタ電極、83,93……ベース電極、84……コレク
タ電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳原 学 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭49−43583（ＪＰ，Ａ) 特開 昭62−18761（ＪＰ，Ａ) 電子通信学会技術研究報告 Ｖｏｌ. 85，Ｎｏ．263 Ｐ．17−23 ＳＳＤ85− 111 1986．１．21
Claims (4)
- 【請求項１】半導体基板上に、コレクタ層、ベース層、
エミッタ層を順次成長させる工程と、 前記エミッタ層上に形成したマスクにより、前記コレク
タ層が露出するまで前記エミッタ層、ベース層をエッチ
ングして、前記エミッタ，ベースを含む第１の逆台形を
形成する工程と、 前記エミッタ層の全面にエミッタ電極を自己整合的に形
成するのと、前記第１の逆台形をマスクとして前記コレ
クタ層上に、前記エミッタ電極と同じ材料からなる、コ
レクタ電極を自己整合的に形成するのとを同時に行う工
程と、 前記第１の逆台形のエミッタ層を前記ベース層が露出す
るまでエッチングして、前記第１の逆台形のベース層上
に前記エミッタを含む第２の逆台形を形成する工程と、 前記第１の逆台形の前記ベース層上に、前記第２の逆台
形をマスクに自己整合的に、前記エミッタ電極およびコ
レクタ電極とは異なる材料からなるベース電極を形成す
る工程と を備えたことを特徴とするバイポーラトランジスタの製
造方法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いることを特徴とする特
許請求の範囲第１項記載のバイポーラトランジスタの製
造方法。 - 【請求項３】半導体基板と、 前記基板上に形成され、一部分が逆台形状となっている
コレクタ層と、 前記逆台形状のコレクタ層の近傍に形成されたコレクタ
電極と、 前記逆台形状のコレクタ層の全面に形成されたベース層
と、 前記コレクタ層、ベース層の断面が逆台形状となってい
る方向からみて、前記ベース層上の両端に形成された、
逆台形状の複数のエミッタ層と、 前記ベース層上で、かつ、前記エミッタ層間に形成さ
れ、前記コレクタ電極とは異なる材料からなるベース電
極とを備え、 前記コレクタ電極と同じ材料からなるエミッタ電極が、
前記エミッタ層上の全面に形成されている ことを特徴とするバイポーラトランジスタ。 - 【請求項４】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いることを特徴とする特
許請求の範囲第３項記載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111040A JPH0682677B2 (ja) | 1987-05-07 | 1987-05-07 | バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111040A JPH0682677B2 (ja) | 1987-05-07 | 1987-05-07 | バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275172A JPS63275172A (ja) | 1988-11-11 |
| JPH0682677B2 true JPH0682677B2 (ja) | 1994-10-19 |
Family
ID=14550882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111040A Expired - Lifetime JPH0682677B2 (ja) | 1987-05-07 | 1987-05-07 | バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682677B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943583A (ja) * | 1972-08-30 | 1974-04-24 | ||
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
-
1987
- 1987-05-07 JP JP62111040A patent/JPH0682677B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子通信学会技術研究報告Ｖｏｌ．８５，Ｎｏ．２６３Ｐ．１７−２３ＳＳＤ８５−１１１１９８６．１．２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275172A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0682677B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP2624253B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0682678B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JPH0588541B2 (ja) | ||
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| JPH09181085A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3321229B2 (ja) | 半導体装置 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0575169B2 (ja) | ||
| JPH02194652A (ja) | 半導体装置の製造方法 |