JPH02194652A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02194652A JPH02194652A JP1438989A JP1438989A JPH02194652A JP H02194652 A JPH02194652 A JP H02194652A JP 1438989 A JP1438989 A JP 1438989A JP 1438989 A JP1438989 A JP 1438989A JP H02194652 A JPH02194652 A JP H02194652A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- base
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 16
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 238000005275 alloying Methods 0.000 claims abstract description 8
- 239000007772 electrode material Substances 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 5
- YASYEJJMZJALEJ-UHFFFAOYSA-N Citric acid monohydrate Chemical class O.OC(=O)CC(O)(C(O)=O)CC(O)=O YASYEJJMZJALEJ-UHFFFAOYSA-N 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 abstract description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体装置の製造方法に関し、とくにＨＢ’
ｒ（ヘテロ接合バイポーラトランジスタ）やＨＥ’ｆ’
（ホットエレクトロントランジスタ）の製造方法に関す
る。
ｒ（ヘテロ接合バイポーラトランジスタ）やＨＥ’ｆ’
（ホットエレクトロントランジスタ）の製造方法に関す
る。
〈従来の技術〉
ＧａＡｓ等の化合物半導体を基板とするＨＢＴやＨＥＴ
は、超高周波・超高速の信号処理に非常に良好な性能を
発揮することが知られており、その高性能化の為の要件
としては、エミッタ、ベース、コレクタを近接して形成
した方が望ましい。
は、超高周波・超高速の信号処理に非常に良好な性能を
発揮することが知られており、その高性能化の為の要件
としては、エミッタ、ベース、コレクタを近接して形成
した方が望ましい。
第２図（ａ）〜（ｄ）は従来のＨＢ Ｔの構造とその概
略製造方法を示すものである。
略製造方法を示すものである。
第２図（ａ）においてＧａＡｓからなる半絶縁性基板１
上にバッファ層２ （ｎ” ＧａＡｓ ）、コレクタ層
３ （ｎ−ＧａＡｓ ） 、ベース層４（Ｐ＋−ＧａＡ
ｓ）、エミッタＮ５（ｎ−ＡＩＧａＡｓ ）、およびコ
ンタクト層６ （ｎ−ＧａＡｓ十ｎ”Ｉ ｎＧａＡｓ
）をエピタキシャル成長法により順次積層して形成する
。
上にバッファ層２ （ｎ” ＧａＡｓ ）、コレクタ層
３ （ｎ−ＧａＡｓ ） 、ベース層４（Ｐ＋−ＧａＡ
ｓ）、エミッタＮ５（ｎ−ＡＩＧａＡｓ ）、およびコ
ンタクト層６ （ｎ−ＧａＡｓ十ｎ”Ｉ ｎＧａＡｓ
）をエピタキシャル成長法により順次積層して形成する
。
次にエミッタ電極を形成すべき部分の下方を残してコン
タクト層およびエミッタ層がメサ状に残る様にエツチン
グする。
タクト層およびエミッタ層がメサ状に残る様にエツチン
グする。
次に（ｂ）図において８１０２．５ｉ）０４等の絶縁膜
をメサ部を含む基板上に形成し１反応性イオンエツチン
グ（ＲＩＥ）により絶縁膜をメサ部の側面にのみ残して
取り除きサイドウオール７を形成する。
をメサ部を含む基板上に形成し１反応性イオンエツチン
グ（ＲＩＥ）により絶縁膜をメサ部の側面にのみ残して
取り除きサイドウオール７を形成する。
次に（Ｃ）図においてコンタクト部および露出しなベー
ス部分の上にショットキ電極金属を形成する。
ス部分の上にショットキ電極金属を形成する。
次に（ｄ）図において斜め方向からＡｒイオンミリング
によりサイドウオール上に付着した電極金属を除去し、
エミッタ電極とベース電極を分離する。
によりサイドウオール上に付着した電極金属を除去し、
エミッタ電極とベース電極を分離する。
上記のようにショットキ電極を形成すれはエミッタおよ
びベースを一つの工程で形成することが出来る。なお、
ＨＥＴについてはエミッタ層にエミッタバリア層、コレ
クタ層にコレクタバリア層が含まれるが、それ以外は上
記ＨＢ’ｒ”の製造工程と同様である。
びベースを一つの工程で形成することが出来る。なお、
ＨＥＴについてはエミッタ層にエミッタバリア層、コレ
クタ層にコレクタバリア層が含まれるが、それ以外は上
記ＨＢ’ｒ”の製造工程と同様である。
〈発明が解決しようとする課題〉
しかしながら、上記従来の製造方法においては次の機な
問題がある。
問題がある。
即ち、ベース層とコンタクト層の高さの差は２０００八
〜３０００−Ａ程度であるがエミッタ電極とベース電極
の分離の判定が難しく電極間ショートが発生し易い。
〜３０００−Ａ程度であるがエミッタ電極とベース電極
の分離の判定が難しく電極間ショートが発生し易い。
本発明は上記従来技術の問題点を解決するために成され
たもので、エミッタ′ｔｈ＆とベース電極のショートの
起こりにくい半導体装置の製造方法を提供することを目
的とする。
たもので、エミッタ′ｔｈ＆とベース電極のショートの
起こりにくい半導体装置の製造方法を提供することを目
的とする。
く課題を解決するための手段〉
上記従来技術の課題を解決する為の本発明の製造方法は
。
。
１ ）ＧａＡｓ等からなる半絶縁性基板上にコレクタ層
、ベース層、エミッタ層およびコンタクト層を形成する
工程と。
、ベース層、エミッタ層およびコンタクト層を形成する
工程と。
２）前記コンタクト層上に合金化のプロセスを必要とし
ないオーミック電極材料でエミッタ電極を形成する工程
と。
ないオーミック電極材料でエミッタ電極を形成する工程
と。
３）前記基板の結晶方向を選び、クエン酸活水を用いて
前記エミッタ電極が形成された部分の下方の前記コンタ
クト層およびベース層の一部を含む部分が逆メサ状に、
かつ、エミッタ電極の一部が庇状になる様に前記基板を
ケミカルエツチングする工程と。
前記エミッタ電極が形成された部分の下方の前記コンタ
クト層およびベース層の一部を含む部分が逆メサ状に、
かつ、エミッタ電極の一部が庇状になる様に前記基板を
ケミカルエツチングする工程と。
４）前記メサ部の側面を含む基板に絶縁膜を形成し、前
記メサ部の側面に付着した前記絶縁膜を残して前記絶縁
膜を取除く工程と。
記メサ部の側面に付着した前記絶縁膜を残して前記絶縁
膜を取除く工程と。
５）前記エミッタ電極の上部を含む基板上にベース電極
を形成する工程と。
を形成する工程と。
６）前記エミッタ電極およびベース電極部をマスクとし
てクエン酸活水を用いて前記ベース電極の下方の前記ベ
ース層およびコレクタ層の一部を逆メサ状に、かつ、ベ
ース電極の一部が庇状になるようにケミカルエツチング
する工程と。
てクエン酸活水を用いて前記ベース電極の下方の前記ベ
ース層およびコレクタ層の一部を逆メサ状に、かつ、ベ
ース電極の一部が庇状になるようにケミカルエツチング
する工程と。
７）前記ベース電極の下方のメサ部の側面を含む基板に
絶縁膜を形成し、前記メサ部の側面に付着した前記絶縁
膜を残して前記絶縁膜を取除く工程と。
絶縁膜を形成し、前記メサ部の側面に付着した前記絶縁
膜を残して前記絶縁膜を取除く工程と。
８）前記コレクタ層にコレクタ電極を形成する工程。
とを含むことを特徴とするものである。
〈実施例〉
以下１図面に従い本発明を説明する。第１図（ａ）〜（
ｆ）は本発明の一実施例を示す製造方法の概略工程を示
すものである。
ｆ）は本発明の一実施例を示す製造方法の概略工程を示
すものである。
（ａ＞図において、ＧａＡｓからなる半絶縁性基板１上
にバッファ層２．コレクタ層３．ベース層４．エミッタ
層５．およびコンタクト層６を形成する。この場合、各
層の厚さは従来例と同様であるが、ここではコンタクト
層の上に更に合金化のプロセスを必要としないオーミッ
ク電極材料（例えばＷＳｌや’［’ ａ Ｓ ｉ等）を
蒸着、スパッタ等により形成し、エミッタ電極８とする
。上記オーミック電極はコンタクト層を構成するｎ”１
ｎＧａＡｓ層６とは反応しない性質を有しており。
にバッファ層２．コレクタ層３．ベース層４．エミッタ
層５．およびコンタクト層６を形成する。この場合、各
層の厚さは従来例と同様であるが、ここではコンタクト
層の上に更に合金化のプロセスを必要としないオーミッ
ク電極材料（例えばＷＳｌや’［’ ａ Ｓ ｉ等）を
蒸着、スパッタ等により形成し、エミッタ電極８とする
。上記オーミック電極はコンタクト層を構成するｎ”１
ｎＧａＡｓ層６とは反応しない性質を有しており。
合金化しなくてもオーミック接触が出来る。
次に（ｂ）図において、この基板１をクエン酸活水（Ｈ
２Ｏ２）に１〜５分程度数してベース層４の一部が取除
かれる程度にケミカルエツチングを行う。このエツチン
グは基板１の結晶方位を選んでエミッタ電極の下方が逆
メサ（逆テーバ）状になるように行う、このときエミッ
タ電極８とコンタクト層であるｎ”１ｎＧａＡｓＲＢは
合金化がされていないのでエミッタ電極７はコンタクト
層に対して庇をかけた様になる。
２Ｏ２）に１〜５分程度数してベース層４の一部が取除
かれる程度にケミカルエツチングを行う。このエツチン
グは基板１の結晶方位を選んでエミッタ電極の下方が逆
メサ（逆テーバ）状になるように行う、このときエミッ
タ電極８とコンタクト層であるｎ”１ｎＧａＡｓＲＢは
合金化がされていないのでエミッタ電極７はコンタクト
層に対して庇をかけた様になる。
次に（Ｃ）図においてエミッタＥＣ極８を含む基ｋｔ上
ニ絶ＭＩｆｆｉ （ｓ ｔ ０２や５１３０４等）をプ
ラズマＣＶＤ等により形成し１反応性イオンエツチング
によりメサ部の側面以外の部分を取除きサイドウオール
７を形成する。
ニ絶ＭＩｆｆｉ （ｓ ｔ ０２や５１３０４等）をプ
ラズマＣＶＤ等により形成し１反応性イオンエツチング
によりメサ部の側面以外の部分を取除きサイドウオール
７を形成する。
次に（ｄ）図においてエミッタ電極８を含む基板上に合
金化のプロセスを必要としないオーミック電極材料でベ
ース電極９を形成する。この場合エミッタ電極はエミッ
タの幅より近接して配置することが出来る。
金化のプロセスを必要としないオーミック電極材料でベ
ース電極９を形成する。この場合エミッタ電極はエミッ
タの幅より近接して配置することが出来る。
次に（ｅ）図において基板をクエン酸活水（Ｈ２Ｏ２）
に１〜５分程度数してコレクタ層の一部が取除かれる程
度にケミカルエツチングを行う（このときベース電極を
含むエミッタ電極、サイドウオール上には保護マスクを
形成するが図では省略する）、このエツチングにおいて
もベース電極９の下方は逆メサ状となる。
に１〜５分程度数してコレクタ層の一部が取除かれる程
度にケミカルエツチングを行う（このときベース電極を
含むエミッタ電極、サイドウオール上には保護マスクを
形成するが図では省略する）、このエツチングにおいて
もベース電極９の下方は逆メサ状となる。
次に（ｆ）図においてエミッタ電極、ベース電極を含む
基板上に上記（ｃ）工程と同様に絶縁膜を形成しベース
電極の下方にサイドウオール７を形成し１合金化のプロ
セスを必要としない電極材料を用いてコレクタ電１ず形
成する。
基板上に上記（ｃ）工程と同様に絶縁膜を形成しベース
電極の下方にサイドウオール７を形成し１合金化のプロ
セスを必要としない電極材料を用いてコレクタ電１ず形
成する。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば１合金化のプロセスを必要としないオーミック電極を
形成後、基板の結晶方位を選んでケミカルエツチングを
行い、電極の下方を逆メサ状に形成し、゛各電極が庇状
になる様にしたので。
ば１合金化のプロセスを必要としないオーミック電極を
形成後、基板の結晶方位を選んでケミカルエツチングを
行い、電極の下方を逆メサ状に形成し、゛各電極が庇状
になる様にしたので。
電極間のショー）・の起こり難い安定したプロセスを実
現出来る。また、エミッタの大きさをエミッタ電極がパ
タニングされた大きさより小さく形成することが出来る
。
現出来る。また、エミッタの大きさをエミッタ電極がパ
タニングされた大きさより小さく形成することが出来る
。
第１図は本発明の一実施例を示す半導体製造方法の概略
工程図、第２図は従来の製造方法の概略工程を示す図で
ある。 １・・・半絶縁性ＧａＡｓ、２・・・バッファ層２（ｎ
” ＧａＡｓ ）、３−コレクタ層（ｎ−ＧａＡｓ）。 ４・・・ベース層（Ｐ” ＡｉＦＧａＡｓ ）、５・・
・エミッタ層（ｎＡＩＧａＡｓ ）、６＝コンタクト層
（ｎ” Ｉ ｎＧａＡｓ ）７・−・エミッタ電極、８
．１０−・・サイドウオール、９・・・ベース電極。 Ｃαノ （Ｃ） 第 図 （ｄン
工程図、第２図は従来の製造方法の概略工程を示す図で
ある。 １・・・半絶縁性ＧａＡｓ、２・・・バッファ層２（ｎ
” ＧａＡｓ ）、３−コレクタ層（ｎ−ＧａＡｓ）。 ４・・・ベース層（Ｐ” ＡｉＦＧａＡｓ ）、５・・
・エミッタ層（ｎＡＩＧａＡｓ ）、６＝コンタクト層
（ｎ” Ｉ ｎＧａＡｓ ）７・−・エミッタ電極、８
．１０−・・サイドウオール、９・・・ベース電極。 Ｃαノ （Ｃ） 第 図 （ｄン
Claims (8)
- （１）ＧａＡｓ等からなる半絶縁性基板上にコレクタ層
、ベース層、エミッタ層およびコンタクト層を形成する
工程と、 - （２）前記コンタクト層上に合金化のプロセスを必要と
しないオーミック電極材料でエミッタ電極を形成する工
程と、 - （３）前記基板の結晶方向を選び、クエン酸活水を用い
て前記エミッタ電極が形成された部分の下方の前記コン
タクト層およびベース層の一部を含む部分が逆メサ状に
、かつ、エミッタ電極の一部が庇状になる様に前記基板
をケミカルエッチングする工程と、 - （４）前記メサ部の側面を含む基板に絶縁膜を形成し、
前記メサ部の側面に付着した前記絶縁膜を残して前記絶
縁膜を取除く工程と、 - （５）前記エミッタ電極の上部を含む基板上にベース電
極を形成する工程と、 - （６）前記エミッタ電極およびベース電極部をマスクと
してクエン酸活水を用いて前記ベース電極の下方の前記
ベース層およびコレクタ層の一部を逆メサ状に、かつ、
ベース電極の一部が庇状になるようにケミカルエッチン
グする工程と、 - （７）前記ベース電極の下方のメサ部の側面を含む基板
に絶縁膜を形成し、前記メサ部の側面に付着した前記絶
縁膜を残して前記絶縁膜を取除く工程と、 - （８）前記コレクタ層にコレクタ電極を形成する工程、 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438989A JPH02194652A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438989A JPH02194652A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194652A true JPH02194652A (ja) | 1990-08-01 |
Family
ID=11859703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1438989A Pending JPH02194652A (ja) | 1989-01-24 | 1989-01-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730586B2 (en) | 2001-03-30 | 2004-05-04 | Fujitsu Quantum Devices Limited | Semiconductor device having an overhanging structure and method for fabricating the same |
| JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
-
1989
- 1989-01-24 JP JP1438989A patent/JPH02194652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730586B2 (en) | 2001-03-30 | 2004-05-04 | Fujitsu Quantum Devices Limited | Semiconductor device having an overhanging structure and method for fabricating the same |
| JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0174538B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| JPH02194652A (ja) | 半導体装置の製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2624253B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2661235B2 (ja) | 半導体装置の製造方法 | |
| US5231302A (en) | Semiconductor device including an oblique surface and an electrode crossing the oblique surface | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS631066A (ja) | 半導体装置の製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0654780B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6346583B2 (ja) | ||
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH0577173B2 (ja) | ||
| JPH0453129A (ja) | 電極の製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0294642A (ja) | 電界効果トランジスタ | |
| JPH0682677B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02189931A (ja) | バイポーラトランジスタ | |
| JPH0571171B2 (ja) | ||
| JPS6161549B2 (ja) | ||
| JPH03205873A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |