CN106847897B - 平面栅超级结器件的制造方法 - Google Patents

平面栅超级结器件的制造方法 Download PDF

Info

Publication number
CN106847897B
CN106847897B CN201710003938.2A CN201710003938A CN106847897B CN 106847897 B CN106847897 B CN 106847897B CN 201710003938 A CN201710003938 A CN 201710003938A CN 106847897 B CN106847897 B CN 106847897B
Authority
CN
China
Prior art keywords
oxide layer
layer
super junction
field oxide
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710003938.2A
Other languages
English (en)
Other versions
CN106847897A (zh
Inventor
李�昊
赵龙杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710003938.2A priority Critical patent/CN106847897B/zh
Publication of CN106847897A publication Critical patent/CN106847897A/zh
Application granted granted Critical
Publication of CN106847897B publication Critical patent/CN106847897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种平面栅超级结器件的制造方法，包括步骤：形成超级结；形成场氧化层；在场氧化层中进行氩离子注入；形成定义有源区的光刻胶图形；对场氧化层进行湿法刻蚀，湿法刻蚀使场氧化层在有源区边界处形成平缓的倾斜侧面；去除光刻胶图形，形成牺牲氧化层并湿法去除；生长栅氧化层和多晶硅层，多晶硅层会沿场氧化层的倾斜侧面爬坡且不形成隆起结构。本发明能够消除多晶硅栅在场氧化层的倾斜侧面爬坡时形成的隆起结构，从而能提高器件的良率和可靠性。

Description

平面栅超级结器件的制造方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种平面栅超级结器件的制造方法。
背景技术
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来提升反向耐压同时保持较小的导通电阻。
由于一般超级结产品均在600V左右，所以一般都需要采用终端结构，终端结构中终端的场氧化层(FOX)技术使用的较多。多晶硅栅(Gate Poly)需要爬上FOX后再通过栅极总线(Gate bus)连接到栅极衬垫(Gate Pad)，栅极总线一般采用和多晶硅栅同时形成的多晶硅总线。场氧化层位于终端区中，被场氧化层围绕的区域即为有源区，超级结器件会形成于有源区中。故在场氧化层形成后需要对场氧化层进行光刻刻蚀，现有工艺中都使用干法或者干法+湿法工艺组合的方式来刻蚀FOX，现有刻蚀场氧化层的方法容易在有源区边界处形成隆起结构(bump)，最后会容易导致多晶硅在此处断裂从而失效以及即使没有断裂也会使器件的可靠性降低，所以现有方法容易形成良率和可靠性问题。
发明内容
本发明所要解决的技术问题是提供一种平面栅超级结器件的制造方法，能提高器件的良率和可靠性。
为解决上述技术问题，本发明提供的平面栅超级结器件的制造方法包括如下步骤：
步骤一、在半导体衬底表面形成由P型薄层和N型薄层交替排列组成的超级结。
步骤二、在形成有所述超级结的所述半导体衬底表面形成场氧化层。
步骤三、进行氩离子注入将氩注入到所述场氧化层中。
步骤四、采用有源区的光罩形成定义有所述有源区的光刻胶图形。
步骤五、以所述光刻胶图形为掩模对所述场氧化层进行刻蚀，该刻蚀仅采用湿法刻蚀；由所述湿法刻蚀后的所述场氧化层围绕形成所述有源区；所述湿法刻蚀使所述场氧化层在所述有源区边界处形成平缓的倾斜侧面。
步骤六、去除所述光刻胶图形，采用形成牺牲氧化层并湿法去除的方法对所述半导体衬底表面进行处理。
步骤七、生长栅氧化层和多晶硅层，所述多晶硅层形成于所述有源区的所述栅氧化层表面并沿着所述场氧化层的倾斜侧面爬坡并延伸到所述场氧化层上。
结合步骤三中的氩离子注入和步骤五的湿法刻蚀使所述多晶硅层在所述场氧化层的倾斜侧面爬坡延伸时不形成隆起结构。
进一步的改进是，步骤二中所述场氧化层的厚度为0.2μm～3μm。
进一步的改进是，步骤三中所述氩离子注入的注入能量为80kev，注入剂量为5E13cm-2。
进一步的改进是，通过所述述湿法刻蚀控制使所述场氧化层的倾斜侧面的坡角为10°～60°。
进一步的改进是，通过所述述湿法刻蚀控制使所述场氧化层的倾斜侧面的坡角为25°。
进一步的改进是，步骤六中形成所述牺牲氧化层的温度小于等于1175摄氏度。
进一步的改进是，步骤一包括如下分步骤：
步骤11、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层。
步骤12、采用光刻刻蚀工艺在所述N型外延层中形成多个沟槽。
步骤13、采用外延生长中在所述沟槽中填充P型外延层。
由填充于沟槽中的P型外延层组成P型薄层，由各所述P型薄层之间的N型外延层组成N型薄层；所述P型薄层和所述N型薄层交替排列组成所述超级结。
进一步的改进是，步骤一中所述半导体衬底为硅衬底。
进一步的改进是，所述半导体衬底为硅衬底，所述P型外延层为P型硅外延层，所述N型外延层为N型硅外延层。
进一步的改进是，步骤七之后还包括步骤：
采用光刻刻蚀工艺对所述多晶硅层进行刻蚀同时形成多晶硅栅和多晶硅延伸结构；所述多晶硅栅位于所述有源区中的所述N型薄层顶部并沿着所述N型薄层的长度方向延伸；所述多晶硅延伸结构位于所述场氧化层顶部，所述多晶硅栅延伸到所述有源区边缘后爬过所述场氧化层的倾斜侧面和所述多晶硅延伸结构相连接。
进一步的改进是，所述多晶硅延伸结构组成多晶硅总线，所述有源区中的各所述多晶硅栅都和所述多晶硅总线连接，所述多晶硅总线连接到栅极衬垫。
进一步的改进是，：平面栅超级结器件为MOSFET器件，在所述超级结形成后还包括在所述有源区中的所述超级结的各所述P型薄层的顶部形成P型体区的步骤，所述P型体区还延伸到相邻的所述N型薄层中。
在所述多晶硅栅形成后还包括进行N+注入形成源区的步骤，所述源区位于各所述P型体区表面且和对应的所述多晶硅栅的侧面自对准。
所述半导体衬底为N型掺杂，漏区形成于所述半导体衬底背面。
进一步的改进是，步骤七中采用热氧化工艺形成所述栅氧化层。
本发明平面栅超级结器件的制造方法中对场氧化层的刻蚀工艺进行了特别的设定，通过在光刻刻蚀之前在场氧化层中进行氩离子注入，能改变场氧化层的微观结构，从而能在使用湿法刻蚀工艺对场氧化层进行刻蚀时在有源区的边界形成不同的较缓角度的平缓的倾斜侧面，场氧化层侧面处的厚度不出现大的突变，从而保证在牺牲氧化层去除后，栅氧化层生长时在有源区的边界处不出现氧化层的凹坑，从而使得后续多晶硅层形成后多晶硅层在场氧化层的倾斜侧面爬坡延伸时不形成隆起结构，这样也就消除了现有工艺中采用干法或干法加湿法刻蚀工艺时场氧化层的侧面容易出现突变并最后使得多晶硅层在爬坡时会形成隆起结构的缺陷，也就消除隆起结构的存在容易造成多晶硅栅在爬坡处容易断裂从而造成器件失效的问题，从而能提高产品的良率；同时也消除了隆起结构的存在使器件的可靠性降低的问题，从而能提高器件的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有平面栅超级结器件的制造方法形成的器件在有源区边界处的照片；
图2是现有平面栅超级结器件的制造方法形成的器件在长时间使用或加电压力后失效时的照片；
图3是图1的隆起结构的放大照片；
图4是本发明实施例方法的流程图；
图5A-图5C是本发明实施例方法各步骤中的器件结构示意图；
图6是本发明实施例方法形成的器件在有源区边界处的放大照片。
具体实施方式
如图4所示，是本发明实施例方法的流程图，如图5A至图5C所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例平面栅超级结器件的制造方法包括如下步骤：
步骤一、如图5A所示，在半导体衬底1表面形成由P型薄层3和N型薄层2交替排列组成的超级结。本发明实施例方法中，步骤一包括如下分步骤：
步骤11、提供一半导体衬底1，在所述半导体衬底1表面形成有N型外延层2。
步骤12、采用光刻刻蚀工艺在所述N型外延层2中形成多个沟槽。
步骤13、采用外延生长中在所述沟槽中填充P型外延层。
由填充于沟槽中的P型外延层组成P型薄层3，由各所述P型薄层3之间的N型外延层2组成N型薄层2；所述P型薄层3和所述N型薄层2交替排列组成所述超级结。
本发明实施例方法中，所述半导体衬底1为硅衬底，所述P型外延层为P型硅外延层，所述N型外延层2为N型硅外延层。
步骤二、如图5A所示，在形成有所述超级结的所述半导体衬底1表面形成场氧化层4。较佳为，所述场氧化层4的厚度为0.2μm～3μm。
步骤三、如图5A所示，进行氩离子注入将氩注入到所述场氧化层4中。较佳为，所述氩离子注入的注入能量为80kev，注入剂量为5E13cm-2。
步骤四、如图5B所示，采用有源区的光罩形成定义有所述有源区的光刻胶图形301；
步骤五、如图5B所示，以所述光刻胶图形301为掩模对所述场氧化层4进行刻蚀，该刻蚀仅采用湿法刻蚀；由所述湿法刻蚀后的所述场氧化层4围绕形成所述有源区；所述湿法刻蚀使所述场氧化层4在所述有源区边界处形成平缓的倾斜侧面，倾斜斜面如虚线框302所圈区域所示。本发明实施例方法中，通过所述述湿法刻蚀控制使所述场氧化层4的倾斜侧面的坡角为10°～60°；较佳为，通过所述述湿法刻蚀控制使所述场氧化层4的倾斜侧面的坡角为25°。
步骤六、如图5B所示，去除所述光刻胶图形301，采用形成牺牲氧化层并湿法去除的方法对所述半导体衬底1表面进行处理。较佳为，形成所述牺牲氧化层的温度小于等于1175摄氏度。
步骤七、如图5C所示，生长栅氧化层和多晶硅层5，所述多晶硅层5形成于所述有源区的所述栅氧化层表面并沿着所述场氧化层4的倾斜侧面爬坡并延伸到所述场氧化层4上。较佳为，采用热氧化工艺形成所述栅氧化层。
结合步骤三中的氩离子注入和步骤五的湿法刻蚀使所述多晶硅层5在所述场氧化层4的倾斜侧面爬坡延伸时不形成隆起结构。
之后还包括步骤：
采用光刻刻蚀工艺对所述多晶硅层5进行刻蚀同时形成多晶硅栅5和多晶硅延伸结构；所述多晶硅栅5位于所述有源区中的所述N型薄层2顶部并沿着所述N型薄层2的长度方向延伸，图5C中多晶硅栅也采用标记5表示，多晶硅栅5是沿着所述N型薄层2的长度方向延伸，故在图5C中不再显示P型薄层3，而仅显示N型薄层2，图5B中同样也仅显示N型薄层2。所述多晶硅延伸结构位于所述场氧化层4顶部，所述多晶硅栅5延伸到所述有源区边缘后爬过所述场氧化层4的倾斜侧面和所述多晶硅延伸结构相连接。
所述多晶硅延伸结构组成多晶硅总线，所述有源区中的各所述多晶硅栅5都和所述多晶硅总线连接，所述多晶硅总线连接到栅极衬垫。
平面栅超级结器件为MOSFET器件，在所述超级结形成后还包括在所述有源区中的所述超级结的各所述P型薄层3的顶部形成P型体区的步骤，所述P型体区还延伸到相邻的所述N型薄层2中。
在所述多晶硅栅5形成后还包括进行N+注入形成源区的步骤，所述源区位于各所述P型体区表面且和对应的所述多晶硅栅5的侧面自对准。
所述半导体衬底1为N型掺杂，漏区形成于所述半导体衬底1背面。
如图6所示，是本发明实施例方法形成的器件在有源区边界处的放大照片，图6是作为图3的比较图来说明本发明实施例方法确实在器件在有源区边界处未形成隆起结构，比较图3中的虚线圈203和图6的虚线圈303所示区域可知，图6的虚线圈303中并没有图3的虚线圈203中的隆起结构，所以本发明实施例方法能消除隆起结构的存在容易造成多晶硅栅5在爬坡处容易断裂从而造成器件失效的问题，从而能提高产品的良率；同时也消除了隆起结构的存在使器件的可靠性降低的问题，从而能提高器件的可靠性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种平面栅超级结器件的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面形成由P型薄层和N型薄层交替排列组成的超级结；
步骤一包括如下分步骤：
步骤11、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层；
步骤12、采用光刻刻蚀工艺在所述N型外延层中形成多个沟槽；
步骤13、采用外延生长中在所述沟槽中填充P型外延层；
由填充于沟槽中的P型外延层组成P型薄层，由各所述P型薄层之间的N型外延层组成N型薄层；所述P型薄层和所述N型薄层交替排列组成所述超级结；
步骤二、在形成有所述超级结的所述半导体衬底表面形成场氧化层；
步骤三、进行氩离子注入将氩注入到所述场氧化层中；
步骤四、采用有源区的光罩形成定义有所述有源区的光刻胶图形；
步骤五、以所述光刻胶图形为掩模对所述场氧化层进行刻蚀，该刻蚀仅采用湿法刻蚀；由所述湿法刻蚀后的所述场氧化层围绕形成所述有源区；所述湿法刻蚀使所述场氧化层在所述有源区边界处形成平缓的倾斜侧面；
步骤六、去除所述光刻胶图形，采用形成牺牲氧化层并湿法去除的方法对所述半导体衬底表面进行处理；
步骤七、生长栅氧化层和多晶硅层，所述多晶硅层形成于所述有源区的所述栅氧化层表面并沿着所述场氧化层的倾斜侧面爬坡并延伸到所述场氧化层上；
结合步骤三中的氩离子注入和步骤五的湿法刻蚀使所述多晶硅层在所述场氧化层的倾斜侧面爬坡延伸时不形成隆起结构；
步骤七之后还包括步骤：
采用光刻刻蚀工艺对所述多晶硅层进行刻蚀同时形成多晶硅栅和多晶硅延伸结构；所述多晶硅栅位于所述有源区中的所述N型薄层顶部并沿着所述N型薄层的长度方向延伸；所述多晶硅延伸结构位于所述场氧化层顶部，所述多晶硅栅延伸到所述有源区边缘后爬过所述场氧化层的倾斜侧面和所述多晶硅延伸结构相连接。
2.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：步骤二中所述场氧化层的厚度为0.2μm～3μm。
3.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：步骤三中所述氩离子注入的注入能量为80kev，注入剂量为5E13cm-2。
4.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：通过所述述湿法刻蚀控制使所述场氧化层的倾斜侧面的坡角为10°～60°。
5.如权利要求4所述的平面栅超级结器件的制造方法，其特征在于：通过所述述湿法刻蚀控制使所述场氧化层的倾斜侧面的坡角为25°。
6.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：步骤六中形成所述牺牲氧化层的温度小于等于1175摄氏度。
7.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底。
8.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：所述半导体衬底为硅衬底，所述P型外延层为P型硅外延层，所述N型外延层为N型硅外延层。
9.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：所述多晶硅延伸结构组成多晶硅总线，所述有源区中的各所述多晶硅栅都和所述多晶硅总线连接，所述多晶硅总线连接到栅极衬垫。
10.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：平面栅超级结器件为MOSFET器件，在所述超级结形成后还包括在所述有源区中的所述超级结的各所述P型薄层的顶部形成P型体区的步骤，所述P型体区还延伸到相邻的所述N型薄层中；
在所述多晶硅栅形成后还包括进行N+注入形成源区的步骤，所述源区位于各所述P型体区表面且和对应的所述多晶硅栅的侧面自对准；
所述半导体衬底为N型掺杂，漏区形成于所述半导体衬底背面。
11.如权利要求1所述的平面栅超级结器件的制造方法，其特征在于：步骤七中采用热氧化工艺形成所述栅氧化层。
CN201710003938.2A 2017-01-04 2017-01-04 平面栅超级结器件的制造方法 Active CN106847897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710003938.2A CN106847897B (zh) 2017-01-04 2017-01-04 平面栅超级结器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710003938.2A CN106847897B (zh) 2017-01-04 2017-01-04 平面栅超级结器件的制造方法

Publications (2)

Publication Number Publication Date
CN106847897A CN106847897A (zh) 2017-06-13
CN106847897B true CN106847897B (zh) 2019-12-10

Family

ID=59116837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710003938.2A Active CN106847897B (zh) 2017-01-04 2017-01-04 平面栅超级结器件的制造方法

Country Status (1)

Country Link
CN (1) CN106847897B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403279B (zh) * 2020-04-29 2023-03-28 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN112002643B (zh) * 2020-08-21 2023-08-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087232A (en) * 1997-10-28 2000-07-11 Electronics And Telecommunications Research Institute Fabrication method of lateral double diffused MOS transistors
CN101752208A (zh) * 2008-12-03 2010-06-23 上海芯能电子科技有限公司 半导体高压终端结构及其制造方法
CN102263029A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 横向扩散型金属氧化物半导体晶体管及其制作方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087232A (en) * 1997-10-28 2000-07-11 Electronics And Telecommunications Research Institute Fabrication method of lateral double diffused MOS transistors
CN101752208A (zh) * 2008-12-03 2010-06-23 上海芯能电子科技有限公司 半导体高压终端结构及其制造方法
CN102263029A (zh) * 2010-05-25 2011-11-30 无锡华润上华半导体有限公司 横向扩散型金属氧化物半导体晶体管及其制作方法
CN104576345A (zh) * 2013-10-29 2015-04-29 上海华虹宏力半导体制造有限公司 功率器件中斜坡场板结构的制备方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法

Also Published As

Publication number Publication date
CN106847897A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
TW583748B (en) The termination structure of DMOS device
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
JP5560931B2 (ja) 超接合半導体装置の製造方法
JP6423110B2 (ja) 半導体超接合パワーデバイス及びその製造方法
TWI654744B (zh) 積體晶片與其形成方法
TWI566410B (zh) 半導體元件、終端結構及其製造方法
US10593781B2 (en) Semiconductor device and fabrication method thereof
CN106847897B (zh) 平面栅超级结器件的制造方法
JPH023269A (ja) 集積回路の製造方法
CN106298544B (zh) 沟槽dmos器件的制造方法和结构
TWI643253B (zh) 功率金氧半導體場效電晶體的製造方法
CN110323138B (zh) 一种ldmos器件的制造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
CN105304492A (zh) 一种半导体器件及其制造方法
TWI453913B (zh) 溝渠式空乏型半導體元件及其製作方法
CN107346738B (zh) 超结功率器件的制作方法
KR20160077356A (ko) 초고전압 레지스터 및 제조방법, 그 반도체 소자
KR20200105351A (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
KR101102966B1 (ko) 고전압 반도체 소자 및 그 제조 방법
CN106298681B (zh) 一种mosfet器件及其制作方法
TWI541962B (zh) 半導體結構及其製造方法
CN108878514B (zh) 沟槽栅超结器件及其制造方法
TWI511293B (zh) 雙溝渠式ｍｏｓ電晶體結構及其製造方法
KR20110078978A (ko) 반도체 소자 및 그 제조 방법
KR0172256B1 (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant