CN113488492A - 用于小尺寸cis器件的离子注入方法 - Google Patents
用于小尺寸cis器件的离子注入方法 Download PDFInfo
- Publication number
- CN113488492A CN113488492A CN202110641224.0A CN202110641224A CN113488492A CN 113488492 A CN113488492 A CN 113488492A CN 202110641224 A CN202110641224 A CN 202110641224A CN 113488492 A CN113488492 A CN 113488492A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- substrate
- layer
- forming
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000002513 implantation Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 claims description 17
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种用于小尺寸CIS器件的离子注入方法，涉及半导体制造领域。该用于小尺寸CIS器件的离子注入方法包括在衬底上形成离子注入掩膜层，所述离子注入掩膜层的材料为非晶硅或多晶硅；在所述衬底表面形成APF薄膜；通过光刻和刻蚀工艺，在所述APF薄膜中形成高能注入区域图案；以刻蚀后的APF薄膜为掩膜刻蚀所述离子注入掩膜层，在所述离子注入掩膜层中形成所述高能注入区域图案；对所述衬底进行高能离子注入，在所述衬底中形成高能离子注入区；达到了满足小线宽下更大的离子注入深度，优化小尺寸CIS器件的离子注入工艺的效果。
Description
技术领域
本申请涉及技术领域，具体涉及一种用于小尺寸CIS器件的离子注入方法。
背景技术
CIS(CMOS Image Sensor，CMOS图像传感器)器件是一种能够将光学信号转换为电信号的半导体器件。随着半导体集成电路制造朝着更小关键尺寸及更高集成度的方向发展，对工艺的精度和难度要求越来越高。
CIS器件包括若干个像素单元，在像素区域为了防止信号串扰和漏电流，在每个像素单元之间插入PXPH(High Energy P Type Implant，高能P型注入)来进行隔离。对于某些关键尺寸为55nm的CIS器件，像素单元的尺寸更小，光阻厚度和解析能力不匹配，难以满足特征尺寸的需求。
目前，采用可以介质层作为硬掩膜层来阻挡非PXPH区域的离子注入，但随着像素单元尺寸的减小，现有工艺越来越难以满足离子注入前对硬掩膜层的刻蚀需求。
发明内容
为了解决相关技术中的问题，本申请提供了一种用于小尺寸CIS器件的离子注入方法。该技术方案如下：
一方面，本申请实施例提供了一种用于小尺寸CIS器件的离子注入方法，该方法包括：
在衬底上形成离子注入掩膜层，离子注入掩膜层的材料为非晶硅或多晶硅；
在衬底表面形成APF薄膜；
通过光刻和刻蚀工艺，在APF薄膜中形成高能注入区域图案；
以刻蚀后的APF薄膜为掩膜刻蚀离子注入掩膜层，在离子注入掩膜层中形成高能注入区域图案；
对衬底进行高能离子注入，在衬底中形成高能离子注入区。
可选的，在衬底表面形成APF薄膜，包括：
在离子注入掩膜层表面形成刻蚀缓冲层；
在刻蚀缓冲层表面形成APF薄膜；
在APF薄膜表面形成DARC层。
可选的，对衬底进行高能离子注入，在衬底中形成高能离子注入区之后，该方法还包括：
去除衬底表面的离子注入掩膜层。
可选的，离子注入掩膜层的厚度为5000A-20000A。
可选的，刻蚀缓冲层为DARC层或NFD层或氮化钛层或NDC层。
可选的，刻蚀缓冲层的厚度为300A-700A。
可选的，APF薄膜的厚度为2000A-7000A。
可选的，DARC层的厚度为300A-700A。
本申请技术方案，至少包括如下优点：
通过在衬底上形成离子注入掩膜层，在衬底表面形成APF薄膜，通过光刻和刻蚀工艺，在APF薄膜中形成高能注入区域图案；以刻蚀后的APF薄膜为掩膜刻蚀离子注入掩膜层，在离子注入掩膜层中形成高能注入区域图案，对衬底进行高能离子注入，在衬底中形成高能离子注入区；解决了目前高深宽比硬掩膜层光刻和刻蚀窗口不足的问题；达到了满足小线宽下更大的离子注入深度，优化小尺寸CIS器件的离子注入工艺的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种用于小尺寸CIS器件的离子注入方法的流程图；
图2是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图3是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图4是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图5是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图6是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图7是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图；
图8是本申请实施例提供的用于小尺寸CIS器件的离子注入方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种用于小尺寸CIS器件的离子注入方法的流程图，该方法至少包括如下步骤：
步骤101，在衬底上形成离子注入掩膜层。
可选的，衬底中形成有浅沟槽隔离(shallow trench isolation，STI)，衬底表面形成有一层氮化硅层。
可选的，衬底为硅衬底。
可选的，离子注入掩膜层的材料为非晶硅。
可选的，离子注入掩膜层的材料为多晶硅。
步骤102，在衬底表面形成APF薄膜。
可选的，APF(Advanced patterning Film)薄膜位于氮化硅层的上方。
步骤103，通过光刻和刻蚀工艺，在APF薄膜中形成高能注入区域图案。
利用高能注入区域图案定义衬底中将要形成高能注入区域的位置。
步骤104，以刻蚀后的APF薄膜为掩膜刻蚀离子注入掩膜层，在离子注入掩膜层形成高能注入区域图案。
通过刻蚀工艺，将高能注入区域图案复制到离子注入掩膜层中。
步骤105，对衬底进行高能离子注入，在衬底中形成高能离子注入区。
以刻蚀后的离子注入掩膜层作为掩膜，在高能离子注入时，高能注入区域图案对应的衬底中被注入离子杂质，衬底中的其他区域不会被注入离子杂质。
此外，由于离子注入掩膜层在刻蚀后，形成的沟槽侧壁仍接近垂直，在高能离子注入过程中，离子注入掩膜层的沟槽侧壁不会被损坏。
可选的，向衬底进行高能P型离子注入，在衬底中形成高能P型离子注入区。
综上所述，本申请实施例提供的用于小尺寸CIS器件的离子注入方法，通过在衬底上形成离子注入掩膜层，在衬底表面形成APF薄膜，通过光刻和刻蚀工艺，在APF薄膜中形成高能注入区域图案；以刻蚀后的APF薄膜为掩膜刻蚀离子注入掩膜层，在离子注入掩膜层中形成高能注入区域图案，对衬底进行高能离子注入，在衬底中形成高能离子注入区；解决了目前高深宽比硬掩膜层光刻和刻蚀窗口不足的问题；达到了满足小线宽下更大的离子注入深度，优化小尺寸CIS器件的离子注入工艺的效果。
本申请另一实施例提供了一种用于小尺寸CIS器件的离子注入方法，该方法至少包括如下步骤：
步骤201，在衬底上形成离子注入掩膜层。
可选的，衬底中形成有浅沟槽隔离(shallow trench isolation，STI)，衬底表面形成有一层氮化硅层。
可选的，衬底为硅衬底。
可选的，离子注入掩膜层的材料为非晶硅。
可选的，离子注入掩膜层的材料为多晶硅。
可选的，离子注入掩膜层的厚度为5000A-20000A(埃)。
如图2所示，衬底11表面形成有氮化硅层12，氮化硅层12上方形成有离子注入掩膜层14，衬底11中还形成有STI13。
步骤202，在离子注入掩膜层表面形成刻蚀缓冲层。
刻蚀缓冲层用于防止APF薄膜的刻蚀损伤转移至离子注入掩膜层，保证离子注入掩膜层在刻蚀后形成的沟槽侧壁的垂直度，以及离子注入掩膜层中的关键尺寸(CD)。
可选的，刻蚀缓冲层的厚度为300A-700A。可选的，刻蚀缓冲层为DARC层(介电抗反射涂层)。
可选的，刻蚀缓冲层为NFD层(N-Free DARC，无氮介电抗反射层)或氮化钛层或NDC层(Nitride Doped Silicon Carbide，氮掺杂碳化硅薄膜)。
步骤203，在刻蚀缓冲层表面形成APF薄膜。
可选的，APF薄膜的厚度为2000A-7000A。
APF薄膜作为刻蚀离子注入掩膜层的硬掩膜层。
步骤204，在APF薄膜表面形成DARC层。
可选的，DARC层的厚度为300A-700A。
APF薄膜表面的DARC层作为光刻时的抗反射涂层。
可选的，APF薄膜表面的DARC层还作为刻蚀APF薄膜的硬掩膜层。
如图3所示，离子注入掩膜层14表面依次形成有刻蚀缓冲层15、APF薄膜16、DARC层17。
步骤205，通过光刻和刻蚀工艺，在APF薄膜中形成高能注入区域图案。
在衬底表面涂布光刻胶，通过带有高能注入区域图案的掩膜版进行曝光，显影后，在光刻胶层中形成高能注入区域图案。
如图4所示，DRAC层17表面形成有光刻胶层18，经过曝光显影后，光刻胶层18中形成有高能注入区域图案19。
在一个例子中，光刻胶层的厚度为3700A，ADI(after develop inspection，显影后检查)的高能注入区域图案的关键尺寸为0.16μm。
以光刻胶层18为掩膜，刻蚀DARC层17、APF薄膜16、刻蚀缓冲层15，在APF薄膜16中形成高能注入区域图案，如图5所示。
步骤206，以刻蚀后的APF薄膜为掩膜刻蚀离子注入掩膜层，在离子注入掩膜层中形成高能注入区域图案。
去除衬底表面残余的光刻胶层、刻蚀缓冲层，以刻蚀后的APF薄膜16为掩膜刻蚀离子注入掩膜层14，如图6所示，离子注入掩膜层14中形成有高能注入区域图案；在高能注入区域图案复制至离子注入掩膜层14后，原位去除残余的APF薄膜。
步骤207，对衬底进行高能离子注入，在衬底中形成高能离子注入区。
如图7所示，离子注入掩膜层14作为离子注入的掩膜，对衬底进行高能离子注入，在衬底11中形成高能离子注入区20。
可选的，在进行高能离子注入时的能量为500KeV至2500KeV。
步骤208，去除衬底表面的离子注入掩膜层。
在离子注入后，衬底表面还存在DARC层和离子注入掩膜层，将剩余的DARC层和离子注入掩膜层去除。
可选的，先去除残余的DARC层，再通过硝酸(HNO3)和氢氟酸(HF)将部分离子注入掩膜层，再利用对Si/氮化硅具有高选择比的TMAH(四甲基氢氧化铵)去除剩余的离子注入掩膜层。
如图8所示，衬底11表面的离子注入掩膜层被去除。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (8)
1.一种用于小尺寸CIS器件的离子注入方法，其特征在于，所述方法包括：
在衬底上形成离子注入掩膜层，所述离子注入掩膜层的材料为非晶硅或多晶硅；
在所述衬底表面形成APF薄膜；
通过光刻和刻蚀工艺，在所述APF薄膜中形成高能注入区域图案；
以刻蚀后的APF薄膜为掩膜刻蚀所述离子注入掩膜层，在所述离子注入掩膜层中形成所述高能注入区域图案；
对所述衬底进行高能离子注入，在所述衬底中形成高能离子注入区。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底表面形成APF薄膜，包括：
在所述离子注入掩膜层表面形成刻蚀缓冲层；
在所述刻蚀缓冲层表面形成所述APF薄膜；
在所述APF薄膜表面形成DARC层。
3.根据权利要求1所述的方法，其特征在于，所述对所述衬底进行高能离子注入，在所述衬底中形成高能离子注入区之后，所述方法还包括：
去除所述衬底表面的离子注入掩膜层。
4.根据权利要求1或2所述的方法，其特征在于，所述离子注入掩膜层的厚度为5000A-20000A。
5.根据权利要求1所述的方法，其特征在于，所述刻蚀缓冲层为DARC层或NFD层或氮化钛层或NDC层。
6.根据权利要求2或5所述的方法，其特征在于，所述刻蚀缓冲层的厚度为300A-700A。
7.根据权利要求1或2所述的方法，其特征在于，所述APF薄膜的厚度为2000A-7000A。
8.根据权利要求2所述的方法，其特征在于，所述DARC层的厚度为300A-700A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110641224.0A CN113488492B (zh) | 2021-06-09 | 2021-06-09 | 用于小尺寸cis器件的离子注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110641224.0A CN113488492B (zh) | 2021-06-09 | 2021-06-09 | 用于小尺寸cis器件的离子注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113488492A true CN113488492A (zh) | 2021-10-08 |
| CN113488492B CN113488492B (zh) | 2024-04-23 |
Family
ID=77934836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110641224.0A Active CN113488492B (zh) | 2021-06-09 | 2021-06-09 | 用于小尺寸cis器件的离子注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113488492B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115799053A (zh) * | 2023-02-08 | 2023-03-14 | 通威微电子有限公司 | 一种高能离子注入方法与半导体器件 |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882369A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 碳化硅离子注入掺杂掩膜结构及其制备方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN108538712A (zh) * | 2018-04-25 | 2018-09-14 | 武汉新芯集成电路制造有限公司 | 接触孔的制造方法 |
| CN112670234A (zh) * | 2020-12-18 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 用于cis器件的隔离区形成方法、半导体器件结构 |
-
2021
- 2021-06-09 CN CN202110641224.0A patent/CN113488492B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882369A (zh) * | 2014-02-28 | 2015-09-02 | 株洲南车时代电气股份有限公司 | 碳化硅离子注入掺杂掩膜结构及其制备方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN108538712A (zh) * | 2018-04-25 | 2018-09-14 | 武汉新芯集成电路制造有限公司 | 接触孔的制造方法 |
| CN112670234A (zh) * | 2020-12-18 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 用于cis器件的隔离区形成方法、半导体器件结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115799053A (zh) * | 2023-02-08 | 2023-03-14 | 通威微电子有限公司 | 一种高能离子注入方法与半导体器件 |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113488492B (zh) | 2024-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| US6849886B1 (en) | CMOS image sensor and method for manufacturing the same | |
| CN113488492B (zh) | 用于小尺寸cis器件的离子注入方法 | |
| US20050106890A1 (en) | Method for forming a trench in a layer or a layer stack on a semiconductor wafer | |
| KR100205313B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| CN112309871A (zh) | 半导体器件的形成方法 | |
| KR101076777B1 (ko) | 반도체 소자의 제조 공정 | |
| US8124534B2 (en) | Multiple exposure and single etch integration method | |
| KR20080004215A (ko) | 반도체 소자의 형성 방법 | |
| CN115863367A (zh) | 图像传感器及其形成方法 | |
| JP2005005561A (ja) | 半導体装置の製造方法 | |
| KR100554834B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN113611654B (zh) | 降低浅沟槽隔离的高度差的制作方法 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100672174B1 (ko) | 반도체 소자의 정렬키 형성 방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100621451B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| CN115101549A (zh) | Cis像素隔离区的制造方法 | |
| KR100880340B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100530810B1 (ko) | 플래쉬 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |