CN112309871A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN112309871A
CN112309871A CN202011137845.7A CN202011137845A CN112309871A CN 112309871 A CN112309871 A CN 112309871A CN 202011137845 A CN202011137845 A CN 202011137845A CN 112309871 A CN112309871 A CN 112309871A
Authority
CN
China
Prior art keywords
semiconductor device
barc
region
substrate
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011137845.7A
Other languages
English (en)
Other versions
CN112309871B (zh
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011137845.7A priority Critical patent/CN112309871B/zh
Publication of CN112309871A publication Critical patent/CN112309871A/zh
Application granted granted Critical
Publication of CN112309871B publication Critical patent/CN112309871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件的形成方法，包括：对第一目标区域的多晶硅层和氧化层进行刻蚀，直至第一目标区域的衬底暴露；在衬底和栅极的表面第一次形成BARC；去除第二目标区域的BARC，对第二目标区域进行第一次离子注入，在第二目标区域的衬底中形成第一掺杂区；在衬底和栅极的表面第二次形成BARC；去除第三目标区域的BARC，对第三目标区域进行第二次离子注入，在第三目标区域的衬底中形成第二掺杂区。本申请通过一次刻蚀形成栅极和栅氧后，通过在量两次离子注入前形成BARC，消除了栅极和衬底之间的台阶差，从而提高了形成的栅极的一致性，提高了制造良率。

Description

半导体器件的形成方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体器件的形成方法。
背景技术
参考图1至图2，其示出了相关技术中提供的半导体器件的形成方法。
如图1所示，衬底110上形成有氧化层120和多晶硅层130，通过光刻工艺在除第一目标区域以外的其它区域覆盖光阻101，对第一目标区域进行刻蚀，直至衬底110暴露，进行第一次离子注入，在第一目标区域的衬底110中形成第一掺杂区111。
如图2所示，去除光阻101后，通过光刻工艺在除第二目标区域以外的其它区域覆盖光阻102，对第二目标区域进行刻蚀，直至衬底110暴露，进行第二次离子注入，在第二目标区域的衬底110中形成第二掺杂区112，剩余的多晶硅层130形成半导体器件的栅极。
由于相关技术中提供的半导体器件的形成方法中，需要进行两次光刻和刻蚀工序形成栅极，由于光刻过程中存在栅极和衬底之间的台阶差影响光刻工序中的对准精度，从而经过两次光刻和刻蚀工序形成的栅极的特征尺寸(critical dimension，CD)的一致性较差，从而导致器件的制造良率较低。
发明内容
本申请提供了一种半导体器件的形成方法，可以解决相关技术中提供的半导体器件的形成方法由于需要两次光刻和刻蚀工序形成栅极从而导致器件的制造良率较低的问题。
一方面，本申请实施例提供了一种半导体器件的形成方法，包括：
对第一目标区域的多晶硅层和氧化层进行刻蚀，直至所述第一目标区域的衬底暴露，剩余的多晶硅层形成所述半导体器件的栅极，剩余的氧化层形成所述半导体器件的栅氧，所述氧化层形成于所述衬底上，所述多晶硅层形成于所述氧化层上；
在所述衬底和所述栅极的表面第一次形成底部抗反射涂层(bottom anti-reflective coating，BARC)；
去除第二目标区域的BARC，对所述第二目标区域进行第一次离子注入，在所述第二目标区域的衬底中形成第一掺杂区；
在所述衬底和所述栅极的表面第二次形成BARC；
去除第三目标区域的BARC，对所述第三目标区域进行第二次离子注入，在所述第三目标区域的衬底中形成第二掺杂区。
可选的，所述在所述衬底和所述栅极的表面第一次形成BARC之后，还包括：
对所述BARC进行回刻蚀。
可选的，所述在所述衬底和所述栅极的表面第二次形成BARC之后，包括：
对所述BARC进行回刻蚀。
可选的，所述第一次离子注入的离子和所述第二次离子注入的离子的类型相同；
当所述第一次离子注入的离子包括P(positive)型离子时，所述第二次离子注入的离子包括P型离子；当所述第一次离子注入的离子包括N(negative)型离子时，所述第二次离子注入的离子包括N型离子。
可选的，所述第一掺杂区为所述半导体器件的源区，所述第二掺杂区为所述半导体器件的漂移区。
可选的，所述第一掺杂区和所述第二掺杂区为所述半导体器件的LDD区。
可选的，所述第一掺杂区为所述半导体器件的源区，所述第二掺杂区为所述半导体器件的漏区。
可选的，所述第一掺杂区为所述半导体器件的漏区，所述第二掺杂区为所述半导体器件的源区。
可选的，所述半导体器件为互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)器件。
可选的，所述方法应用于电源管理芯片(power management integratedcircuit，PMIC)的制作工艺中。
本申请技术方案，至少包括如下优点：
通过一次刻蚀形成栅极和栅氧后，通过BARC进行填充，刻蚀后第一次离子注入，通过BARC填充后，刻蚀后进行第二次离子注入，由于两次离子注入的刻蚀工序之前都进行了BARC填充，消除了栅极和衬底之间的台阶差，提高了光刻对准精度，从而提高了形成的栅极的一致性，提高了器件的制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的半导体器件的形成方法中对第一目标区域进行刻蚀后进行第一次离子注入的剖面示意图；
图2是相关技术中提供的半导体器件的形成方法中对第二目标区域进行刻蚀后进行第二次离子注入的剖面示意图；
图3是本申请一个示例性实施例提供的半导体器件的形成方法的流程图；
图4是本申请一个示例性实施例提供的半导体器件的形成过程中，对第一目标区域进行刻蚀形成栅极和栅氧的剖面示意图；
图5是本申请一个示例性实施例提供的半导体器件的形成过程中，在进行第一次离子注入前形成BARC的示意图；
图6是本申请一个示例性实施例提供的半导体器件的形成过程中，对第二目标区域进行刻蚀后进行第一次离子注入的剖面示意图；
图7是本申请一个示例性实施例提供的半导体器件的形成过程中，在进行第二次离子注入前形成BARC的示意图；
图8是本申请一个示例性实施例提供的半导体器件的形成过程中，对第三目标区域进行刻蚀后进行第二次离子注入的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图3，其示出了本申请一个示例性实施例提供的半导体器件的形成方法的流程图，该方法包括：
步骤301，对第一目标区域的多晶硅层和氧化层进行刻蚀，直至第一目标区域的衬底暴露，剩余的多晶硅层形成半导体器件的栅极，剩余的氧化层形成半导体器件的栅氧，氧化层形成于衬底上，多晶硅层形成于氧化层上。
示例性的，如图4所示，步骤301中，“对第一目标区域的多晶硅层和氧化层进行刻蚀，直至第一目标区域的衬底暴露”包括但不限于：通过光刻工艺在多晶硅层430上栅极对应的区域覆盖光阻401；进行刻蚀，去除第一目标区域的多晶硅层430和氧化层420，使第一目标区域的衬底410暴露，第一目标区域是除栅极所在区域以外的其它区域；去除光阻401。剩余的多晶硅层430形成半导体器件的栅极，剩余的氧化层420形成半导体器件的栅氧。
步骤302，在衬底和栅极的表面第一次形成BARC。
第一次形成BARC后，由于BARC具有流动性，因此能够从较高位置的栅极430的表面流动至较低位置的衬底410上，从而基本上消除了衬底410和栅极430之间的台阶差。
可选的，步骤302之后，还包括：对BARC进行回刻蚀。示例性的，如图5所示，通过对BARC440进行回刻蚀，能够一定程度上去除栅极430上的BARC。
步骤303，去除第二目标区域的BARC，对第二目标区域进行第一次离子注入，在第二目标区域的衬底中形成第一掺杂区。
示例性的，如图6所示，步骤303中，“去除第二目标区域的BARC，对第二目标区域进行第一次离子注入”包括但不限于：通过光刻工艺在除第二目标区域以外的其它区域覆盖光阻402，第二目标区域是位于栅极430的一侧，需要进行第一次离子注入的区域；进行刻蚀，去除第二目标区域的BARC440；进行第一次离子注入；去除光阻402。进行第一次离子注入后，在栅极430的一侧的衬底410中形成第一掺杂区411。
步骤304，在衬底和栅极的表面第二次形成BARC。
第二次形成BARC后，由于BARC具有流动性，因此能够从较高位置的栅极430的表面流动至较低位置的衬底410上，从而基本上消除了衬底410和栅极430之间的台阶差。
可选的，步骤304之后，还包括：对BARC进行回刻蚀。示例性的，如图7所示，通过对BARC440进行回刻蚀，能够一定程度上去除栅极430上的BARC。
步骤305，去除第三目标区域的BARC，对第三目标区域进行第二次离子注入，在第三目标区域的衬底中形成第二掺杂区。
示例性的，如图8所示，步骤305中，“去除第三目标区域的BARC，对第三目标区域进行第二次离子注入”包括但不限于：通过光刻工艺在除第三目标区域以外的其它区域覆盖光阻403，第三目标区域是位于栅极430的另一侧，需要进行第二次离子注入的区域；进行刻蚀，去除第三目标区域的BARC440；进行第二次离子注入；去除光阻403。进行第二次离子注入后，在栅极430的另一侧的衬底410中形成第二掺杂区412。
综上所述，本申请实施例中，通过一次刻蚀形成栅极和栅氧后，通过BARC进行填充，刻蚀后第一次离子注入，通过BARC填充后，刻蚀后进行第二次离子注入，由于两次离子注入的刻蚀工序之前都进行了BARC填充，消除了栅极和衬底之间的台阶差，提高了光刻对准精度，从而提高了形成的栅极的一致性，提高了器件的制造良率。
可选的，本申请实施例中，第一次离子注入的离子和第二次离子注入的离子的类型相同。当第一次离子注入的离子包括P型离子时，第二次离子注入的离子包括P型离子；当第一次离子注入的离子包括N型离子时，第二次离子注入的离子包括N型离子。
例如，第一掺杂区411可以是半导体器件的源区，第二掺杂区412可以是半导体器件的漂移区，该半导体器件可以是横向扩散金属氧化物半导体(laterally-diffusedmetal-oxide semiconductor，LDMOS)；或，第一掺杂区411和第二掺杂区412可以是半导体器件的轻掺杂漏(light doped drain，LDD)区，第一离子注入和第二离子注入为该半导体器件的LDD注入；或，第一掺杂区411可以是半导体器件的源区，第二掺杂区412可以是半导体器件的漏区，该半导体器件可以是CMOS器件；或，第一掺杂区411可以是半导体器件的漏区，第二掺杂区412可以是半导体器件的源区，该半导体器件可以是CMOS器件。
可选的，本申请实施例中提供的方法可应用于PMIC的制作工艺中，该PMIC集成有CMOS器件和双极性(Bi-polar)器件。
本申请实施例提供的方法，可应用在集成有LDMOS器件和CMOS器件的晶圆上，LDMOS器件和CMOS器件的栅极可在同一道工序中一次刻蚀形成。
本申请实施例中，栅极通过一次光刻和刻蚀形成，克服了相关技术中通过两次形成栅极所导致的由于关键尺寸和对准精度问题所造成的栅极尺寸一致性差的缺陷，且在将本申请中提供的器件和CMOS进行集成时，简并栅极形成为一次光刻、刻蚀，降低了制造成本。
在具备上述优点的同时，利用栅极自身的高度可以阻挡注入的特点，延续了相关技术中保持栅极和注入区域自对准的特点，避免注入区单独做光刻、注入时的对准精度问题，且在不需要注入的区域通过BARC填充，避免栅极高度造成的台阶差在栅极边缘造成光刻胶悬涂形成不均匀，可能无法阻挡注入的问题。
在具备上述优点的同时，相对于相关技术，本申请实施例并未增加光刻层数，除有限的BARC层填充外，未增加额外的刻蚀工艺。
相对于相关技术中提供的CMOS工艺中注入层光刻工艺，本申请实施例增加了BARC层且利用了栅极本身作为阻挡层的一部分实现自对准，由于和形成本申请实施例中的器件的相关工艺，以及形成CMOS的相关工艺不同，本申请实施例中的器件本身就具备相应的刻蚀工艺，不会额外增加成本。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
对第一目标区域的多晶硅层和氧化层进行刻蚀，直至所述第一目标区域的衬底暴露，剩余的多晶硅层形成所述半导体器件的栅极，剩余的氧化层形成所述半导体器件的栅氧，所述氧化层形成于所述衬底上，所述多晶硅层形成于所述氧化层上；
在所述衬底和所述栅极的表面第一次形成BARC；
去除第二目标区域的BARC，对所述第二目标区域进行第一次离子注入，在所述第二目标区域的衬底中形成第一掺杂区；
在所述衬底和所述栅极的表面第二次形成BARC；
去除第三目标区域的BARC，对所述第三目标区域进行第二次离子注入，在所述第三目标区域的衬底中形成第二掺杂区。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底和所述栅极的表面第一次形成BARC之后，还包括：
对所述BARC进行回刻蚀。
3.根据权利要求1所述的方法，其特征在于，所述在所述衬底和所述栅极的表面第二次形成BARC之后，包括：
对所述BARC进行回刻蚀。
4.根据权利要求1至3任一所述的方法，其特征在于，所述第一次离子注入的离子和所述第二次离子注入的离子的类型相同；
当所述第一次离子注入的离子包括P型离子时，所述第二次离子注入的离子包括P型离子；当所述第一次离子注入的离子包括N型离子时，所述第二次离子注入的离子包括N型离子。
5.根据权利要求4所述的方法，其特征在于，所述第一掺杂区为所述半导体器件的源区，所述第二掺杂区为所述半导体器件的漂移区。
6.根据权利要求4所述的方法，其特征在于，所述第一掺杂区和所述第二掺杂区为所述半导体器件的LDD区。
7.根据权利要求4所述的方法，其特征在于，所述第一掺杂区为所述半导体器件的源区，所述第二掺杂区为所述半导体器件的漏区。
8.根据权利要求4所述的方法，其特征在于，所述第一掺杂区为所述半导体器件的漏区，所述第二掺杂区为所述半导体器件的源区。
9.根据权利要求7或8所述的方法，其特征在于，所述半导体器件为CMOS器件。
10.根据权利要求1至3任一所述的方法，其特征在于，所述方法应用于PMIC的制作工艺中。
CN202011137845.7A 2020-10-22 2020-10-22 半导体器件的形成方法 Active CN112309871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011137845.7A CN112309871B (zh) 2020-10-22 2020-10-22 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011137845.7A CN112309871B (zh) 2020-10-22 2020-10-22 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN112309871A true CN112309871A (zh) 2021-02-02
CN112309871B CN112309871B (zh) 2024-01-19

Family

ID=74328524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011137845.7A Active CN112309871B (zh) 2020-10-22 2020-10-22 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN112309871B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206012A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN117316772A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 Ldmos器件的制备方法以及ldmos器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041749A (ko) * 1997-11-24 1999-06-15 구본준 반도체 소자의 이중게이트 형성방법
CN1959958A (zh) * 2005-10-31 2007-05-09 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
US20090325106A1 (en) * 2008-06-27 2009-12-31 Conley Willard E Method for Implant Imaging with Spin-on Hard Masks
CN105047713A (zh) * 2014-04-30 2015-11-11 台湾积体电路制造股份有限公司 隧道场效应晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041749A (ko) * 1997-11-24 1999-06-15 구본준 반도체 소자의 이중게이트 형성방법
CN1959958A (zh) * 2005-10-31 2007-05-09 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
US20090325106A1 (en) * 2008-06-27 2009-12-31 Conley Willard E Method for Implant Imaging with Spin-on Hard Masks
CN105047713A (zh) * 2014-04-30 2015-11-11 台湾积体电路制造股份有限公司 隧道场效应晶体管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206012A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN113206012B (zh) * 2021-04-25 2022-07-19 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN117316772A (zh) * 2023-11-28 2023-12-29 粤芯半导体技术股份有限公司 Ldmos器件的制备方法以及ldmos器件

Also Published As

Publication number Publication date
CN112309871B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
CN112309871B (zh) 半导体器件的形成方法
US7598551B2 (en) High voltage device
US7326609B2 (en) Semiconductor device and fabrication method
CN113488492A (zh) 用于小尺寸cis器件的离子注入方法
CN110729347A (zh) Nldmos器件的制造方法及该nldmos器件
US7678664B2 (en) Method for fabricating semiconductor device
CN105448734A (zh) 一种改善器件双峰效应的方法和半导体器件
CN112420518A (zh) Cis器件的多晶硅栅形成方法
CN114188393A (zh) 具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备
US6337242B1 (en) Method for fabricating mixed signal semiconductor device
CN113782418A (zh) 半导体器件的制作方法
CN110739273B (zh) 超薄栅极cmos器件的制造方法
KR20070070542A (ko) 고전압 소자 및 그 제조방법
CN111129153B (zh) Ldmos的制作方法及ldmos器件
WO2022061654A1 (en) Dual shield oxide damage control
US7960784B2 (en) Semiconductor structure and fabrication method thereof
JP4180809B2 (ja) 半導体装置の製造方法
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
CN113506740A (zh) Rfldmos器件的制作方法
US7402494B2 (en) Method for fabricating high voltage semiconductor device
KR100453910B1 (ko) 모스 트랜지스터 제조 방법
CN111354644A (zh) Ldmos器件及其制造方法
CN116390487A (zh) Etox nor型闪存器件及其制备方法
KR101098446B1 (ko) 고전압 반도체 소자 제조 방법
CN116825630A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant