CN110729347A - Nldmos器件的制造方法及该nldmos器件 - Google Patents
Nldmos器件的制造方法及该nldmos器件 Download PDFInfo
- Publication number
- CN110729347A CN110729347A CN201911000287.7A CN201911000287A CN110729347A CN 110729347 A CN110729347 A CN 110729347A CN 201911000287 A CN201911000287 A CN 201911000287A CN 110729347 A CN110729347 A CN 110729347A
- Authority
- CN
- China
- Prior art keywords
- gate
- substrate
- oxide layer
- gate oxide
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种NLDMOS器件的制造方法及该NLDMOS器件，包括：提供一衬底；在衬底上形成栅氧化层；对除第一预定区域以外的其它区域的栅氧化层进行去除；在衬底和第一预定区域的栅氧化层上沉积多晶硅层；对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，在第二预定区域形成第一栅极，在第三预定区域形成第二栅极，第一栅极和第二栅极的侧壁垂直于衬底；对衬底进行SD离子注入，在第一栅极和第二栅极两侧的衬底依次形成源极、漏极和源极；在源极、漏极和源极上依次形成接触孔和引线。通过本申请提供的方法制成的NLDMOS器件的第一栅极和第二栅极的侧壁垂直于衬底，因此能够缩小第一栅极和第二栅极之间的间距，提高了NLDMOS器件的集成度。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种NLDMOS器件的制造方法及该NLDMOS器件。
背景技术
横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)由于具有耐高压、大电流驱动能力、极低功耗以及可与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)集成等优点，目前在电源管理电路中被广泛采用。
BCD工艺为在同一芯片上制作双极晶体管(Bipolar Junction Transistor，BJT)器件、CMOS器件、扩散金属氧化物半导体(Diffused Metal Oxide Semiconductor，DMOS)器件的工艺。
参考图1，其示出了通过相关技术中提供的BCD工艺制造得到的N型横向扩散金属氧化物半导体(Negative channel Laterally Diffused Metal Oxide Semiconductor，NLDMOS)器件100的示意图，如图1所示，该NLDMOS器件100的栅极(Gate，GT)110之间的间隙△D1较大，器件的集成度较低。
发明内容
本申请提供了一种NLDMOS器件的制造方法及该NLDMOS器件，可以解决相关技术中提供的NLDMOS器件的集成度较低的问题。
一方面，本申请实施例提供了一种NLDMOS器件的制造方法，包括：
提供一衬底；
在所述衬底上形成栅氧化层；
对除第一预定区域以外的其它区域的栅氧化层进行去除；
在所述衬底和所述第一预定区域的栅氧化层上沉积多晶硅层；
对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，在所述第二预定区域形成第一栅极，在所述第三预定区域形成第二栅极，所述第一栅极和所述第二栅极的侧壁垂直于所述衬底；
对所述衬底进行源极漏极(Source Drain，SD)离子注入，在所述第一栅极和所述第二栅极两侧的衬底依次形成源极、漏极和源极；
在所述源极、漏极和源极上依次形成接触孔和引线。
可选的，所述在所述衬底上形成栅氧化层，包括：
通过炉管氧化工艺在所述衬底上形成所述栅氧化层。
可选的，所述对除第一预定区域以外的其它区域的栅氧化层进行去除，包括：
在所述栅氧化层上涂布光刻胶；
对所述光刻胶除所述第一预定区域的其它区域进行曝光；
对所述光刻胶进行显影，去除所述其它区域的光刻胶；
对所述其它区域的栅氧化层进行刻蚀去除。
可选的，所述对所述其它区域的栅氧化层进行刻蚀去除，包括：
通过湿法刻蚀工艺对所述其它区域的栅氧化层进行去除，直至所述其它区域的衬底暴露。
可选的，所述湿法刻蚀工艺的反应溶液包括氢氟酸(HF)。
可选的，所述对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，包括：
在所述多晶硅层上涂布光刻胶；
对所述光刻胶除所述第二预定区域和所述第三预定区域的其它区域进行曝光；
对所述光刻胶进行显影，去除所述其它区域的光刻胶；
对所述其它区域的多晶硅层和栅氧化层进行刻蚀去除。
可选的，所述对所述其它区域的多晶硅层和栅氧化层进行刻蚀去除，包括：
通过湿法刻蚀工艺对所述其它区域的多晶硅层和栅氧化层进行去除，直至所述其它区域的衬底暴露。
可选的，所述对所述衬底进行SD离子注入，包括：
对所述第一栅极和所述第二栅极两侧的衬底进行N型重掺杂离子注入。
可选的，所述第一栅极和所述第二栅极之间的间距与所述第一栅极和所述第二栅极之间区域上方的引线的宽度的差值小于100埃
另一方面，本申请提供了一种NLDMOS器件，包括：
衬底；
形成于衬底上的第一栅极和第二栅极，所述第一栅极和所述第二栅极的侧壁垂直于所述衬底；
所述第一栅极和所述第二栅极两侧的衬底依次形成有源极、漏极和源极；
所述源极、漏极和源极上依次形成有接触孔和引线。
可选的，所述第一栅极和所述第二栅极之间的间距与所述第一栅极和所述第二栅极之间区域上方的引线的宽度的差值小于100埃。
可选的，所述第一栅极和所述第二栅极的外周侧形成有浅槽隔离(ShallowTrench Isolation，STI)结构。
本申请技术方案，至少包括如下优点：
通过在衬底上形成栅氧化层，对除第一预定区域以外的其它区域的栅氧化层进行去除，在衬底和第一预定区域的栅氧化层上沉积多晶硅层，对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，从而在第二预定区域形成第一栅极，在第三预定区域形成第二栅极，由于形成的第一栅极和第二栅极的侧壁垂直于衬底，因此能够缩小第一栅极和第二栅极之间的间距，提高了NLDMOS器件的集成度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的NLDMOS器件的剖面图；
图2是本申请一个示例性实施例提供的NLDMOS器件的制造方法的流程图；
图3至图8是本申请一个示例性实施例提供的NLDMOS器件的制造流程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1：
图2示出了本申请一个示例性实施例提供的NLDMOS器件的制造方法的流程图；图3至图8示出了本申请一个示例性实施例提供的NLDMOS器件的制造流程示意图。如图1所示，本实施例提供的方法包括：
步骤201，提供一衬底。
其中，衬底的材料包括硅(Si)、锗(Ge)、硅锗(SiGe)以及碳化硅(SiC)中的至少一种；也可以是绝缘体上覆硅(Silicon-On-Insulator，SOI)，或者绝缘体上覆锗(Germanium-On-Insulator，SOG)；也可以是其它的材料，例如砷化镓(GaAs)等Ⅲ、Ⅴ族化合物。可选的，参考图3，衬底310上形成有STI结构301。
步骤202，在衬底上形成栅氧化层。
可选的，参考图3，可通过炉管氧化工艺在衬底310上形成栅氧化层302。示例性的，该栅氧化层302包括二氧化硅。
步骤203，对除第一预定区域以外的其它区域的栅氧化层进行去除。
本实施例中的NLDMOS器件包括至少两个栅极(本实施例中以两个栅极做示例性说明)，其中，第一预定区域是用于形成至少两个栅极的区域。示例性的，参考4，可光罩第一预定区域的栅氧化层302，对除第一预定区域外的其它区域的栅氧化层进行去除。
步骤204，在衬底和第一预定区域的栅氧化层上沉积多晶硅层。
示例性的，参考图5，在衬底310和第一预定区域的栅氧化层302上沉积多晶硅层303。可选的，可通过物理气相沉积或者化学气相沉积的方式沉积该多晶硅层303。
步骤205，对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，在第二预定区域形成第一栅极，在第三预定区域形成第二栅极，第一栅极和第二栅极的侧壁垂直于衬底。
其中，第二预定区域和第三预定区域是至少两个栅极所对应的区域。可选的，参考图6和图7，可通过湿法刻蚀工艺对除第二预定区域和第二预定区域的其它区域的栅氧化层进行去除，直至其它区域的衬底310暴露，从而形成第一栅极321和第二栅极322；可选的，该湿法刻蚀工艺的反应溶液包括氢氟酸。其中，第一栅极321和第二栅极322的侧壁垂直于衬底310，第一栅极321和第二栅极322的间距D2小于相关技术中提供的NLDMOS器件100的栅极之间的间距D1。
步骤206，对衬底进行SD离子注入，在第一栅极和所述第二栅极两侧的衬底依次形成源极、漏极和源极。
示例性的，参考图8，对衬底进行SD注入后，形成源极331、漏极332以及源极333。可选的，“对衬底进行SD离子注入”包括：对第一栅极321和第二栅极322两侧的衬底进行N型重掺杂离子注入。
步骤207，在源极、漏极和源极上依次形成接触孔和引线。
示例性的，参考图8，在源极331、漏极332以及源极333上依次形成接触孔341、342、343，以及引线344、345、346。可选的，第一栅极321和第二栅极322之间的间距与第一栅极321和第二栅极322之间区域上方的引线345的宽度的差值△D小于100埃。
综上所述，本实施例中，通过在衬底上形成栅氧化层，对除第一预定区域以外的其它区域的栅氧化层进行去除，在衬底和第一预定区域的栅氧化层上沉积多晶硅层，对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，从而在第二预定区域形成第一栅极，在第三预定区域形成第二栅极，由于形成的第一栅极和第二栅极的侧壁垂直于衬底，因此能够缩小第一栅极和第二栅极之间的间距，提高了NLDMOS器件的集成度。
实施例2：
参考实施例1和图4，实施例2和实施例1的区别在于：步骤203中“对除第一预定区域以外的其它区域的栅氧化层进行去除”包括：在栅氧化层上涂布光刻胶；对光刻胶除第一预定区域的其它区域进行曝光；对光刻胶进行显影，去除其它区域的光刻胶；对其它区域的栅氧化层进行刻蚀去除。可选的，该刻蚀去除包括通过湿法刻蚀工艺对其它区域的栅氧化层进行去除，直至其它区域的衬底暴露；可选的，该湿法刻蚀的反应溶液包括氢氟酸。
实施例3：
参考实施例1、实施例2、图6和图7，实施例3和上述实施例的区别在于：步骤205中“对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除”包括：对光刻胶除第二预定区域和所述第三预定区域的其它区域进行曝光；对光刻胶进行显影，去除其它区域的光刻胶；对其它区域的多晶硅层和栅氧化层进行刻蚀去除。可选的，该刻蚀去除包括通过湿法刻蚀工艺对其它区域的多晶硅层和栅氧化层进行去除，直至其它区域的衬底暴露；可选的，该湿法刻蚀的反应溶液包括氢氟酸。
实施例4：
参考图8，本申请实施例提供了一种NLDMOS器件，包括：
衬底310；形成于衬底上的第一栅极321和第二栅极322，第一栅极321和第二栅极322的侧壁垂直于衬底310；第一栅极321和第二栅极322两侧的衬底依次形成有源极331、漏极332和源极333；源极331、漏极332和源极333上依次形成有接触孔341、342、343，以及引线344、345、346。
可选的，本实施例中，第一栅极321和第二栅极322之间的间距与第一栅极321和第二栅极322之间区域上方的引线345的宽度的差值△D小于100埃。
可选的，本实施例中，第一栅极321和第二栅极322的外周侧形成有STI结构301。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (12)
1.一种NLDMOS器件的制造方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成栅氧化层；
对除第一预定区域以外的其它区域的栅氧化层进行去除；
在所述衬底和所述第一预定区域的栅氧化层上沉积多晶硅层；
对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，在所述第二预定区域形成第一栅极，在所述第三预定区域形成第二栅极，所述第一栅极和所述第二栅极的侧壁垂直于所述衬底；
对所述衬底进行SD离子注入，在所述第一栅极和所述第二栅极两侧的衬底依次形成源极、漏极和源极；
在所述源极、漏极和源极上依次形成接触孔和引线。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成栅氧化层，包括：
通过炉管氧化工艺在所述衬底上形成所述栅氧化层。
3.根据权利要求1所述的方法，其特征在于，所述对除第一预定区域以外的其它区域的栅氧化层进行去除，包括：
在所述栅氧化层上涂布光刻胶；
对所述光刻胶除所述第一预定区域的其它区域进行曝光；
对所述光刻胶进行显影，去除所述其它区域的光刻胶；
对所述其它区域的栅氧化层进行刻蚀去除。
4.根据权利要求3所述的方法，其特征在于，所述对所述其它区域的栅氧化层进行刻蚀去除，包括：
通过湿法刻蚀工艺对所述其它区域的栅氧化层进行去除，直至所述其它区域的衬底暴露。
5.根据权利要求4所述的方法，其特征在于，所述湿法刻蚀工艺的反应溶液包括氢氟酸。
6.根据权利要求1所述的方法，其特征在于，所述对除第二预定区域和第三预定区域的其它区域的栅氧化层和多晶硅层进行去除，包括：
在所述多晶硅层上涂布光刻胶；
对所述光刻胶除所述第二预定区域和所述第三预定区域的其它区域进行曝光；
对所述光刻胶进行显影，去除所述其它区域的光刻胶；
对所述其它区域的多晶硅层和栅氧化层进行刻蚀去除。
7.根据权利要求6所述的方法，其特征在于，所述对所述其它区域的多晶硅层和栅氧化层进行刻蚀去除，包括：
通过湿法刻蚀工艺对所述其它区域的多晶硅层和栅氧化层进行去除，直至所述其它区域的衬底暴露。
8.根据权利要求1所述的方法，其特征在于，所述对所述衬底进行SD离子注入，包括：
对所述第一栅极和所述第二栅极两侧的衬底进行N型重掺杂离子注入。
9.根据权利要求1所述的方法，其特征在于，所述第一栅极和所述第二栅极之间的间距与所述第一栅极和所述第二栅极之间区域上方的引线的宽度的差值小于100埃。
10.一种NLDMOS器件，其特征在于，包括：
衬底；
形成于衬底上的第一栅极和第二栅极，所述第一栅极和所述第二栅极的侧壁垂直于所述衬底；
所述第一栅极和所述第二栅极两侧的衬底依次形成有源极、漏极和源极；
所述源极、漏极和源极上依次形成有接触孔和引线。
11.根据权利要求10所述的NLDMOS器件，其特征在于，所述第一栅极和所述第二栅极之间的间距与所述第一栅极和所述第二栅极之间区域上方的引线的宽度的差值小于100埃。
12.根据权利要求10或11所述的方法，其特征在于，所述第一栅极和所述第二栅极的外周侧形成有STI结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911000287.7A CN110729347A (zh) | 2019-10-21 | 2019-10-21 | Nldmos器件的制造方法及该nldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911000287.7A CN110729347A (zh) | 2019-10-21 | 2019-10-21 | Nldmos器件的制造方法及该nldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110729347A true CN110729347A (zh) | 2020-01-24 |
Family
ID=69220416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911000287.7A Pending CN110729347A (zh) | 2019-10-21 | 2019-10-21 | Nldmos器件的制造方法及该nldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729347A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112510093A (zh) * | 2020-12-01 | 2021-03-16 | 无锡先瞳半导体科技有限公司 | 一种生产nldmos器件的方法及nldmos器件 |
| CN112510095A (zh) * | 2020-12-01 | 2021-03-16 | 无锡先瞳半导体科技有限公司 | 一种生产nldmos器件的方法及nldmos器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1469434A (zh) * | 2002-07-17 | 2004-01-21 | 茂德科技股份有限公司 | 接触孔的形成方法 |
| KR20060079348A (ko) * | 2004-12-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| CN102760700A (zh) * | 2011-04-25 | 2012-10-31 | 南亚科技股份有限公司 | 形成自对准接触物的方法及具有自对准接触物的集成电路 |
| CN103975415A (zh) * | 2011-12-01 | 2014-08-06 | 国际商业机器公司 | 使用有机平面化掩膜切割多条栅极线 |
| CN105720101A (zh) * | 2014-12-19 | 2016-06-29 | 联发科技股份有限公司 | 半导体装置及其制造方法 |
| CN107799462A (zh) * | 2016-09-06 | 2018-03-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20180166576A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming doped channel thereof |
-
2019
- 2019-10-21 CN CN201911000287.7A patent/CN110729347A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1469434A (zh) * | 2002-07-17 | 2004-01-21 | 茂德科技股份有限公司 | 接触孔的形成方法 |
| KR20060079348A (ko) * | 2004-12-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| CN102760700A (zh) * | 2011-04-25 | 2012-10-31 | 南亚科技股份有限公司 | 形成自对准接触物的方法及具有自对准接触物的集成电路 |
| CN103975415A (zh) * | 2011-12-01 | 2014-08-06 | 国际商业机器公司 | 使用有机平面化掩膜切割多条栅极线 |
| CN105720101A (zh) * | 2014-12-19 | 2016-06-29 | 联发科技股份有限公司 | 半导体装置及其制造方法 |
| CN107799462A (zh) * | 2016-09-06 | 2018-03-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20180166576A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming doped channel thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112510093A (zh) * | 2020-12-01 | 2021-03-16 | 无锡先瞳半导体科技有限公司 | 一种生产nldmos器件的方法及nldmos器件 |
| CN112510095A (zh) * | 2020-12-01 | 2021-03-16 | 无锡先瞳半导体科技有限公司 | 一种生产nldmos器件的方法及nldmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834406B2 (en) | High-voltage metal-oxide-semiconductor device and method of manufacturing the same | |
| KR100401130B1 (ko) | 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법 | |
| US6855581B2 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
| US9922865B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| US10833154B2 (en) | Electronic device including an insulating structure | |
| US9673317B2 (en) | Integrated termination for multiple trench field plate | |
| EP3499550A1 (en) | Vdmos device and manufacturing method therefor | |
| CN110729347A (zh) | Nldmos器件的制造方法及该nldmos器件 | |
| US8263461B2 (en) | Lateral double diffused metal oxide semiconductor | |
| US7977768B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| KR20130081547A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114823482B (zh) | 横向扩散金属氧化物半导体的制备方法和器件 | |
| JP2007242977A (ja) | 高耐圧半導体集積回路装置 | |
| US10325811B2 (en) | Field-effect transistors with fins having independently-dimensioned sections | |
| TW202002088A (zh) | 具ｌｏｃｏｓ點的橫向擴散ｍｏｓｆｅｔ | |
| CN114843189A (zh) | 半导体器件及其制作方法 | |
| US11756794B2 (en) | IC with deep trench polysilicon oxidation | |
| CN110491945B (zh) | 半导体器件及其制造方法 | |
| CN111370297A (zh) | 超级结的制造方法 | |
| CN110556341B (zh) | 半导体器件的制造方法 | |
| CN112164647B (zh) | 沟槽刻蚀的方法 | |
| KR100557967B1 (ko) | 반도체 소자의 제조방법 | |
| CN111383922A (zh) | Jfet器件的制备方法、jfet器件及其版图结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200124 |