JP2007242977A - 高耐圧半導体集積回路装置 - Google Patents
高耐圧半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007242977A JP2007242977A JP2006065023A JP2006065023A JP2007242977A JP 2007242977 A JP2007242977 A JP 2007242977A JP 2006065023 A JP2006065023 A JP 2006065023A JP 2006065023 A JP2006065023 A JP 2006065023A JP 2007242977 A JP2007242977 A JP 2007242977A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明の半導体集積回路装置は、素子形成領域下に第1の絶縁膜を有する基板と、前記第1の絶縁膜に達するように前記素子領域に形成されるシリコンのトレンチと、前記トレンチの側壁に形成される第2の絶縁膜と、前記トレンチに埋め込んだ多結晶シリコン上に形成される第3の絶縁膜とを具備し、第3の絶縁膜の膜厚を第1の絶縁膜の膜厚で除した値を特定の範囲にすることにより、トレンチ内の両端に形成された酸化絶縁膜に対して均等に電圧が加わる。
【選択図】図1
Description
Claims (17)
- シリコン基板と、該シリコン基板表面に形成される素子領域と、該素子領域と前記シリコン基板の間に形成される第1の絶縁膜と、前記素子領域を取り囲み前記第1の絶縁膜に達するようトレンチと、該トレンチの側壁に形成される第2の絶縁膜と、前記トレンチに埋め込んだ多結晶シリコンと、該トレンチに埋め込んだ多結晶シリコン上に形成される第3の絶縁膜とを具備する半導体集積回路装置において、
該第3の絶縁膜の膜厚を前記第1の絶縁膜の膜厚で除した値が、0.25 以上であることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、前記第3の絶縁膜が熱酸化膜であることを特徴とする半導体集積回路装置。
- 請求項1に記載の半導体集積回路装置において、前記トレンチの深さが50μm以上であることを特徴とする半導体集積回路装置。
- 請求項1に記載の半導体集積回路装置において、前記素子領域を取り囲むトレンチが少なくとも2本以上の閉ループであることを特徴とする半導体集積回路装置。
- 請求項1に記載の半導体集積回路装置において、前記第1の絶縁膜の膜厚を前記第2の絶縁膜の膜厚で除した値が4以上であることを特徴とする半導体集積回路装置。
- 請求項1に記載の半導体集積回路装置において、前記第3の絶縁膜上にCVD法で形成した第4の絶縁膜が形成されており、前記第3の絶縁膜の膜厚と第4絶縁膜の膜厚との和を、前記第1の絶縁膜の膜厚で除した値が0.25 以上であることを特徴とする半導体集積回路装置。
- 請求項2に記載の半導体集積回路装置において、前記第3の絶縁膜の膜厚が異なる複数の素子領域を備えていることを特徴とする半導体集積回路装置。
- シリコン基板と、該シリコン基板表面に形成される素子領域と、該素子領域と前記シリコン基板の間に形成される第1の絶縁膜と、前記素子領域を取り囲み前記第1の絶縁膜に達するようトレンチと、該トレンチの側壁に形成される第2の絶縁膜と、前記トレンチに埋め込んだ多結晶シリコンと、該トレンチに埋め込んだ多結晶シリコン上に形成される第3の絶縁膜と、該第3の絶縁膜の上に形成される多結晶シリコン層とを具備する半導体集積回路装置において、
該多結晶シリコン層の直下に形成されている前記第3の絶縁膜の膜厚を、前記第1の絶縁膜の膜厚で除した値が0.25以上であることを特徴とする半導体集積回路装置。 - 請求項8に記載の半導体集積回路装置において、前記多結晶シリコン層の直下に形成される第3の絶縁膜の凹凸が0.2μm以下であることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記第3の絶縁膜が熱酸化膜であることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記トレンチの深さが50μm以上であることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記素子領域を取り囲むトレンチが少なくとも2本以上の閉ループであることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記第1の絶縁膜の膜厚を前記第2の絶縁膜の膜厚で除した値が4以上であることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記第3の絶縁膜と前記多結晶シリコン層との間にCVD法で形成した第4の絶縁膜が形成されており、前記第3の絶縁膜の膜厚と第4絶縁膜の膜厚との和を、前記第1の絶縁膜の膜厚で除した値が0.25 以上であることを特徴とする半導体集積回路装置。
- 請求項8に記載の半導体集積回路装置において、前記第3の絶縁膜の膜厚が異なる複数の素子領域を備えていることを特徴とする半導体集積回路装置。
- シリコン基板と、該シリコン基板表面に形成される素子領域と、該素子領域と前記シリコン基板の間に形成される第1の絶縁膜と、前記素子領域を取り囲み前記第1の絶縁膜に達するようトレンチと、該トレンチの側壁に形成される第2の絶縁膜と、前記トレンチに埋め込んだ多結晶シリコンと、該トレンチに埋め込んだ多結晶シリコン上に形成される第3の絶縁膜とを具備する半導体集積回路装置の製造方法において、
トレンチ加工工程と、該トレンチ加工工程の後のトレンチ内酸化工程と、該トレンチ内酸化工程の後の多結晶シリコン埋込工程と、多結晶シリコン埋込工程の後の分離研磨工程と、分離研磨工程後のトレンチ上部を含む分離領域以外の領域の表面酸化膜を除去する工程と、該表面酸化膜を除去する工程の後の表面酸化工程とを含み、
前記第3の絶縁膜の膜厚を前記第1の絶縁膜の膜厚で除した値が、0.25 以上とする半導体集積回路装置の製造方法。 - 請求項16に記載の半導体集積回路装置の製造方法において、
前記表面酸化工程の後に、前記トレンチに埋込だ多結晶シリコンのエッチング工程を含むことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065023A JP4984579B2 (ja) | 2006-03-10 | 2006-03-10 | 高耐圧半導体集積回路装置 |
EP07000890.9A EP1863080B1 (en) | 2006-03-10 | 2007-01-17 | Semiconductor integrated circuits with high breakdown voltage |
EP07004591A EP1863081A3 (en) | 2006-03-10 | 2007-03-06 | Dielectric material separated-type, high breakdown voltage semiconductor circuit device, and production method thereof |
US11/684,032 US7982266B2 (en) | 2006-03-10 | 2007-03-09 | Dielectric material separated-type, high breakdown voltage semiconductor circuit device, and production method thereof |
CN2009101302703A CN101521213B (zh) | 2006-03-10 | 2007-03-09 | 电介质分离型半导体装置及制造方法、和其集成电路装置 |
CN200710086247XA CN101034709B (zh) | 2006-03-10 | 2007-03-09 | 高耐压半导体集成电路装置、电介质分离型半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065023A JP4984579B2 (ja) | 2006-03-10 | 2006-03-10 | 高耐圧半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242977A true JP2007242977A (ja) | 2007-09-20 |
JP4984579B2 JP4984579B2 (ja) | 2012-07-25 |
Family
ID=38236438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006065023A Active JP4984579B2 (ja) | 2006-03-10 | 2006-03-10 | 高耐圧半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1863080B1 (ja) |
JP (1) | JP4984579B2 (ja) |
CN (2) | CN101521213B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2105962A2 (en) | 2008-03-27 | 2009-09-30 | Hitachi Ltd. | Semiconductor device and production method thereof |
JP2010056212A (ja) * | 2008-08-27 | 2010-03-11 | Hitachi Ltd | 半導体集積回路装置、及びその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5610930B2 (ja) * | 2010-08-30 | 2014-10-22 | 三菱電機株式会社 | 半導体装置 |
GB2483256A (en) * | 2010-09-01 | 2012-03-07 | Gnodal Ltd | Telecommunications switch device having a plurality of ports mounted on either side of a substrate with the locating pins on each side offset from the other |
JP5839807B2 (ja) * | 2011-02-09 | 2016-01-06 | キヤノン株式会社 | 固体撮像装置の製造方法 |
JP2020167358A (ja) * | 2019-03-29 | 2020-10-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び固体撮像装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629376A (ja) * | 1992-07-10 | 1994-02-04 | Fuji Electric Co Ltd | 集積回路装置 |
JPH07130725A (ja) * | 1993-10-29 | 1995-05-19 | Sony Corp | 半導体装置及びその素子分離膜の形成方法 |
JP2001144174A (ja) * | 1999-11-12 | 2001-05-25 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259266A (ja) | 1990-12-27 | 1993-10-08 | Fuji Electric Co Ltd | 集積回路装置用誘電体分離ウエハおよびその製造方法 |
EP1202352B1 (en) * | 1991-01-31 | 2008-08-06 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
EP0628996B1 (en) * | 1992-12-25 | 1999-05-12 | Denso Corporation | High withstand-voltage semiconductor device with dielectric isolation |
JPH07326663A (ja) | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離方法 |
JPH07326664A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離溝の充填方法 |
JP4030257B2 (ja) * | 2000-08-14 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4471480B2 (ja) * | 2000-10-18 | 2010-06-02 | 三菱電機株式会社 | 半導体装置 |
EP1220312A1 (en) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well |
FR2830123A1 (fr) * | 2001-09-26 | 2003-03-28 | St Microelectronics Sa | Peripherie haute tension |
US6830986B2 (en) * | 2002-01-24 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | SOI semiconductor device having gettering layer and method for producing the same |
-
2006
- 2006-03-10 JP JP2006065023A patent/JP4984579B2/ja active Active
-
2007
- 2007-01-17 EP EP07000890.9A patent/EP1863080B1/en active Active
- 2007-03-09 CN CN2009101302703A patent/CN101521213B/zh active Active
- 2007-03-09 CN CN200710086247XA patent/CN101034709B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629376A (ja) * | 1992-07-10 | 1994-02-04 | Fuji Electric Co Ltd | 集積回路装置 |
JPH07130725A (ja) * | 1993-10-29 | 1995-05-19 | Sony Corp | 半導体装置及びその素子分離膜の形成方法 |
JP2001144174A (ja) * | 1999-11-12 | 2001-05-25 | Fuji Electric Co Ltd | 誘電体分離基板の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2105962A2 (en) | 2008-03-27 | 2009-09-30 | Hitachi Ltd. | Semiconductor device and production method thereof |
JP2009238980A (ja) * | 2008-03-27 | 2009-10-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
EP2317555A2 (en) | 2008-03-27 | 2011-05-04 | Hitachi, Ltd. | Production method of a semiconductor device |
JP2010056212A (ja) * | 2008-08-27 | 2010-03-11 | Hitachi Ltd | 半導体集積回路装置、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101034709B (zh) | 2010-12-01 |
CN101521213B (zh) | 2012-07-18 |
EP1863080B1 (en) | 2013-04-24 |
JP4984579B2 (ja) | 2012-07-25 |
CN101034709A (zh) | 2007-09-12 |
EP1863080A3 (en) | 2008-03-05 |
CN101521213A (zh) | 2009-09-02 |
EP1863080A2 (en) | 2007-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5438973B2 (ja) | 半導体集積回路基板の絶縁構造およびその製作方法 | |
JP4984579B2 (ja) | 高耐圧半導体集積回路装置 | |
WO2010030468A1 (en) | Self-aligned trench formation | |
KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
US20160141360A1 (en) | Iii-v semiconductor devices with selective oxidation | |
CN213124449U (zh) | 电子功率器件 | |
EP2254148A1 (en) | Fabrication process of a hybrid semiconductor substrate | |
TW202009986A (zh) | 絕緣層上半導體(soi)基底及其形成的方法 | |
US8546268B2 (en) | Manufacturing integrated circuit components having multiple gate oxidations | |
CN101604660B (zh) | 台型半导体器件及其制造方法 | |
US7977768B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP5494217B2 (ja) | トレンチ分離型逆阻止mos型半導体装置の製造方法 | |
JP5069851B2 (ja) | 半導体装置 | |
US9012996B2 (en) | Silicon-on-insulator radio-frequency device and method of forming the same | |
CN209963062U (zh) | 半导体结构与半导体器件 | |
US9431286B1 (en) | Deep trench with self-aligned sinker | |
CN102214572A (zh) | 在制造平面双极型晶体管中的间隔物形成 | |
CN110729347A (zh) | Nldmos器件的制造方法及该nldmos器件 | |
JP2007311818A (ja) | 半導体装置 | |
US11756794B2 (en) | IC with deep trench polysilicon oxidation | |
US8754473B2 (en) | Power transistor device | |
JP2011253883A (ja) | 半導体装置及びその製造方法 | |
JP4472434B2 (ja) | 半導体装置の製造方法 | |
JP2011061061A (ja) | 半導体装置およびその製造方法 | |
JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4984579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |