CN112510095A - 一种生产nldmos器件的方法及nldmos器件 - Google Patents

一种生产nldmos器件的方法及nldmos器件 Download PDF

Info

Publication number
CN112510095A
CN112510095A CN202011384126.5A CN202011384126A CN112510095A CN 112510095 A CN112510095 A CN 112510095A CN 202011384126 A CN202011384126 A CN 202011384126A CN 112510095 A CN112510095 A CN 112510095A
Authority
CN
China
Prior art keywords
region
pwell
type substrate
resistance
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011384126.5A
Other languages
English (en)
Inventor
宋利军
张子敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xianpupil Semiconductor Technology Co ltd
Original Assignee
Wuxi Xianpupil Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xianpupil Semiconductor Technology Co ltd filed Critical Wuxi Xianpupil Semiconductor Technology Co ltd
Priority to CN202011384126.5A priority Critical patent/CN112510095A/zh
Publication of CN112510095A publication Critical patent/CN112510095A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种生产NLDMOS器件的方法，还提供了通过该方法得到的NLDMOS器件。该方法包括首先提供一P+型衬底；然后在所述低阻P+型衬底两侧形成STI区域和Pwell层；再在所述Pwell层的上方生成栅极区域；然后在所述STI区域之间生成漏极区域和源极区域；最后在所述Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域；本发明提供的方法生产得到的NLDMOS器件面积大大减小，使电流检测功能的器件可集成。

Description

一种生产NLDMOS器件的方法及NLDMOS器件
技术领域
本发明涉及锂电保护领域，尤其涉及一种生产NLDMOS器件的方法，以及NLDMOS器件。
背景技术
传统的CMOS和NMOS的结构中，Body区域一般都是从器件的顶部引出的，在越来越多的高可靠性的应用场景下，对于Body的引出密度也是越来越高，那么，如何实现不断提高的对器件的密度要求，以及缩小器件的面积，提供符合要求的器件和生产该器件的方法是本发明需要解决的问题。
发明内容
发明提供一种用于锂电保护的器件，解决现有技术中，取样电阻的电阻值影响回路中的总电阻值，而导致整机待机时间下降的问题。
为解决上述技术问题，本发明采用的一个技术方案是提供一种生产NLDMOS器件的方法，包括：
首先提供一低阻P+型衬底；
在所述低阻P+型衬底两侧形成STI区域和Pwell层；
在所述Pwell层的上方生成栅极区域；
在所述STI区域之间生成漏极区域和源极区域；
在所述Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域。
进一步的，所述在低阻P+型衬底两侧形成STI区域和Pwell层的步骤包括：
在所述低阻P+型衬底两侧位置刻蚀出STI区域；
填充所述STI区域，并进行CMP磨平；
向所述低阻P+型衬底注入Pwell，经过一段热过程扩散形成Pwell层。
进一步的，所述向低阻P+型衬底注入Pwell的步骤中注入Pwell的剂量为X/cm2，X的值为：1e12≦X≦1e14。
进一步的，所述在Pwell层的上方生成栅极区域的步骤包括：
在所述P+型衬底上表面生长栅氧，所述栅氧的厚度大约为100A-150A；
然后在栅氧淀积多晶硅，再利用栅极光刻板刻蚀多晶硅，形成最后的栅极。
进一步的，所述在STI区域之间生成漏极区域和源极区域的步骤包括：
在所述STI区域和所述栅极之间区域的两侧注入N+，分别形成N+区域；
将所述N+区域经历一次热过程，扩散形成NDD结构；
再一次注入N+，然后经历短时间的RTA过程激活，形成有源区N+区域。
进一步的，所述在STI区域和所述栅极之间注入N+，形成N+区域的步骤包括：
在STI区域和所述栅极之间选择磷元素注入N+，注入剂量为K/cm2，K的值为：1e12≦K≦1e14。
进一步的，所述再一次注入N+，然后经历短时间的RTA过程激活，形成有源区N+区域的步骤包括：
选择砷元素再一次注入N+，注入剂量为N/cm2，N的值为1e14≦N≦1e15；
然后经历短时间的RTA过程激活，形成有源区N+区域。
进一步的，所述在Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域的步骤包括：
在所述Pwell层的底部注入硼元素，注入剂量为M/cm2，M的值为1e13≦M≦1e15；
将Body的电极从所述Pwell层的底部引出，并形成Body区域。
为解决上述技术问题，本发明采用的另一个技术方案是提供一种NLDMOS器件，该NLDMOS器件根据前述生产NLDMOS器件的方法生产得到，所述NLDMOS器件包括：
低阻P+型衬底；
栅极，分别位于所述栅极两侧的源极和漏极；
位于低阻P+型衬底底部的Body区域；
其中，所述栅极、所述源极和所述漏极从所述低阻P+型衬底的顶部引出；所述Body区域从所述低阻P+型衬底的底部引出。
进一步的，所述NLDMOS器件电流从所述漏极流入，经过Body区域，再从源极流出。
本发明的有益效果是：本发明提供一种生产NLDMOS器件的方法，还提供了通过该方法得到的NLDMOS器件。该方法包括首先在一提供一低阻P+型衬底；然后在低阻P+型衬底两侧形成STI区域和Pwell层；再在所述Pwell层的上方生成栅极区域；然后在所述STI区域之间生成漏极区域和源极区域；最后在所述Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域；本发明提供的方法生产得到的NLDMOS器件面积大大减小，使电流检测功能的器件可集成。
附图说明
图1是传统NLDMOS器件的结构示意图；
图2至图7是本发明生产NLDMOS器件的方法中各步骤所呈现的NLDMOS器件的结构示意图；
图8是本发明中NLDMOS器件的结构示意图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，图1是传统NLDMOS器件的结构示意图。在传统的NLDMOS器件结构中，使用Pwell作为衬底，栅极、源极、漏极以及Body均从NLDMOS器件的表面引出，源极和漏极分别位于栅极的两侧，且源极和漏极的另外一侧分别为Body引出。Body从Pwell衬底的P+接触区引出，漏极和栅极从Pwell衬底的N+接触区引出，N+接触区位于N型阱区。在两侧的P+接触区和N型阱区之间，均设置浅槽隔离(STI)区域。
传统的NLDMOS器件面积大，可靠性低，不能满足对NLDMOS器件日益提高的要求。本实施例提供一种生产NLDMOS器件的方法，通过该方法生产的NLDMOS器件，面积大大减小，同时增强可靠性，可满足对NLDMOS器件的高要求。
请参阅图2至图7，为本实施例生产NLDMOS器件的方法中各步骤所呈现的NLDMO器件的结构示意图。
在图2中，首先提供低阻P+衬底wafer，作为基板。
然后在该低阻P+型衬底形成STI区域和Pwell层，具体的：先在低阻P+型衬底两侧位置刻蚀出STI区域，然后填充该STI区域，并进行CMP磨平；再向前述低阻P+型衬底注入Pwell，经过一段热过程扩散形成最终Pwell层；其中，向低阻P+型衬底注入Pwell的步骤中注入Pwell的剂量为X/cm2，且X的值的范围为：1e12≦X≦1e14。最后形成的器件结构如图3所示。
在图3的基础上，再生成栅极区域，具体的，在前述低阻P+型衬底上表面生长栅氧，其中栅氧的厚度大约为100A-150A；然后在栅氧淀积多晶硅，最后利用栅极光刻板刻蚀多晶硅，形成最后的栅极。最后形成的器件结构如图4所示。
在图4的基础上，在STI区域和栅极之间区域的两侧注入N+，本实施例中选择磷元素注入N+，不需要光刻板，注入剂量为K/cm2，K的值为：1e12≦K≦1e14，形成N+区域；磷元素注入时，与栅极多晶硅进行参杂。最后形成的器件结构如图5所示。
在图5的基础上，将磷元素注入N+经历一次热过程，扩散形成NDD结构；并再次N+注入，本次N+注入选择砷元素注入，注入剂量为N/cm2，N的值为1e14≦N≦1e15，并经历短时间的RTA过程激活，形成有源区N+区域。最后形成的器件结构如图6所示。
在图6的基础上，在有源区N+区域打孔，并淀积刻蚀金属后端形成接触，分别从两侧引出漏极和源极。在Pwell层的底部注入大剂量硼元素，用来降低引出电阻，注入剂量为M，M的值的范围为1e13≦M≦1e15；然后将Body的电极从Pwell层的底部引出，并形成Body区域，Body区域设置于器件的底部。如图7所示，形成本发明中的NLDMOS器件的结构。
本实施例中提供的一种生产NLDMOS器件的方法，通过提供一P+型衬底，在低阻P+型衬底两侧形成STI区域和Pwell层，并在Pwell层的上方生成栅极区域，以及在STI区域之间生成漏极区域和源极区域，最后在Pwell层的底部注入硼元素，再将Body的电极从Pwell层的底部引出，并形成Body区域；最后生产出的NLDMOS器件，器件底部实现Body引出，栅极和漏极的引出在器件的顶部，这样一方面提高了器件的可靠性另一方面减小了器件的面积，符合高标准NLDMOS器件要求。
如图8所示，本发明提出的一种新型的NLDMOS器件，由前述实施例中的生产NLDMOS器件的方法生产取得，本实施例中的NLDMOS器件包括一低阻P+型衬底，从低阻P+型衬底的顶部引出的栅极、源极和漏极，其中，源极和漏极位于栅极的两侧；Body区域位于低阻P+型衬底底部，Body区域低阻P+型衬底底部引出。在低阻P+型衬底底部实现Body区域引出，而源极和漏极的引出在低阻P+型衬底的顶部，如此一方面提高了器件的可靠性，另一方面减小了器件的面积。
进一步的，本实施例中的NLDMOS器件包括第一N型阱区101和第二N型阱区102，其中第一N型阱区设置第一N+接触区103，第二N型阱区设置第二N+接触区104；其中漏极从第一N+接触区103引出，源极从第二N+接触区104引出。
NLDMO器件还包括第一STI区域105和第二STI区域106，其中第一STI区域105位于第一N型阱区101的另一侧，第二STI区域106位于第二N型阱区102的另一侧。
电流在NLDMO器件中的流经路径为：电流从每个器件的Drain端流入，向下经过Body区域后，再向上从Source端流出。
本实施例中的NLDMOS器件通过将Body区域从低阻P+型衬底的顶部引出改成从低阻P+型衬底底部引出，并且Body区域与低阻P+型衬底两侧边缘齐平，源极和漏极的引出在低阻P+型衬底的顶部，这样不仅提高了NLDMOS器件的可靠性，还减小了器件的面积，从而为多个NLDMOS器件的集成提供了条件。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种生产NLDMOS器件的方法，其特征在于，所述方法包括：
首先提供一低阻P+型衬底；
在所述低阻P+型衬底两侧形成STI区域和Pwell层；
在所述Pwell层的上方生成栅极区域；
在所述STI区域之间生成漏极区域和源极区域；
在所述Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域。
2.根据权利要求1所述的方法，其特征在于，所述在低阻P+型衬底两侧形成STI区域和Pwell层的步骤包括：
在所述低阻P+型衬底两侧位置刻蚀出STI区域；
填充所述STI区域，并进行CMP磨平；
向所述低阻P+型衬底注入Pwell，经过一段热过程扩散形成Pwell层。
3.根据权利要求2所述的方法，其特征在于，所述向低阻P+型衬底注入Pwell的步骤中注入Pwell的剂量为X/cm2，X的值为：1e12≦X≦1e14。
4.根据权利要求1所述的方法，其特征在于，所述在Pwell层的上方生成栅极区域的步骤包括：
在所述P+型衬底上表面生长栅氧，所述栅氧的厚度大约为100A-150A；
然后在栅氧淀积多晶硅，再利用栅极光刻板刻蚀多晶硅，形成最后的栅极。
5.根据权利要求4所述的方法，其特征在于，所述在STI区域之间生成漏极区域和源极区域的步骤包括：
在所述STI区域和所述栅极之间区域的两侧注入N+，分别形成N+区域；
将所述N+区域经历一次热过程，扩散形成NDD结构；
再一次注入N+，然后经历短时间的RTA过程激活，形成有源区N+区域。
6.根据权利要求5所述的方法，其特征在于，所述在STI区域和所述栅极之间注入N+，形成N+区域的步骤包括：
在STI区域和所述栅极之间选择磷元素注入N+，注入剂量为K/cm2，K的值为：1e12≦K≦1e14。
7.根据权利要求6所述的方法，其特征在于，所述再一次注入N+，然后经历短时间的RTA过程激活，形成有源区N+区域的步骤包括：
选择砷元素再一次注入N+，注入剂量为N/cm2，N的值为1e14≦N≦1e15；
然后经历短时间的RTA过程激活，形成有源区N+区域。
8.根据权利要求1所述的方法，其特征在于，所述在Pwell层的底部注入硼元素，然后将Body的电极从所述Pwell层的底部引出，并形成Body区域的步骤包括：
在所述Pwell层的底部注入硼元素，注入剂量为M/cm2，M的值为1e13≦M≦1e15；
将Body的电极从所述Pwell层的底部引出，并形成Body区域。
9.一种NLDMOS器件，其特征在于，所述NLDMOS器件由权利要求1至权利要求8所述的任一一种生产方法生产得到，所述NLDMOS器件包括：
低阻P+型衬底；
栅极，分别位于所述栅极两侧的源极和漏极；
位于低阻P+型衬底底部的Body区域；
其中，所述栅极、所述源极和所述漏极从所述低阻P+型衬底的顶部引出；所述Body区域从所述低阻P+型衬底的底部引出。
10.根据权利要求9所述的NLDMOS器件，其特征在于，所述NLDMOS器件电流从所述漏极流入，经过Body区域，再从源极流出。
CN202011384126.5A 2020-12-01 2020-12-01 一种生产nldmos器件的方法及nldmos器件 Pending CN112510095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011384126.5A CN112510095A (zh) 2020-12-01 2020-12-01 一种生产nldmos器件的方法及nldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011384126.5A CN112510095A (zh) 2020-12-01 2020-12-01 一种生产nldmos器件的方法及nldmos器件

Publications (1)

Publication Number Publication Date
CN112510095A true CN112510095A (zh) 2021-03-16

Family

ID=74968986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011384126.5A Pending CN112510095A (zh) 2020-12-01 2020-12-01 一种生产nldmos器件的方法及nldmos器件

Country Status (1)

Country Link
CN (1) CN112510095A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047758A (zh) * 1989-06-02 1990-12-12 北京市半导体器件研究所 具有低阻薄层衬底结构的高压硅管
CN104051534A (zh) * 2012-12-19 2014-09-17 万国半导体股份有限公司 垂直dmos晶体管
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法
CN106409914A (zh) * 2016-11-11 2017-02-15 电子科技大学 隔离型ldmos结构及其制造方法
CN106847749A (zh) * 2017-01-19 2017-06-13 上海宝芯源功率半导体有限公司 一种用于锂电保护的开关器件及其制作方法
CN107611089A (zh) * 2017-09-19 2018-01-19 上海宝芯源功率半导体有限公司 用于锂电保护的开关器件及其制作方法
CN110729347A (zh) * 2019-10-21 2020-01-24 上海华虹宏力半导体制造有限公司 Nldmos器件的制造方法及该nldmos器件
CN214203694U (zh) * 2020-12-01 2021-09-14 无锡先瞳半导体科技有限公司 Nldmos器件、锂电保护器件、芯片及电子产品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047758A (zh) * 1989-06-02 1990-12-12 北京市半导体器件研究所 具有低阻薄层衬底结构的高压硅管
CN104051534A (zh) * 2012-12-19 2014-09-17 万国半导体股份有限公司 垂直dmos晶体管
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法
CN106409914A (zh) * 2016-11-11 2017-02-15 电子科技大学 隔离型ldmos结构及其制造方法
CN106847749A (zh) * 2017-01-19 2017-06-13 上海宝芯源功率半导体有限公司 一种用于锂电保护的开关器件及其制作方法
CN107611089A (zh) * 2017-09-19 2018-01-19 上海宝芯源功率半导体有限公司 用于锂电保护的开关器件及其制作方法
CN110729347A (zh) * 2019-10-21 2020-01-24 上海华虹宏力半导体制造有限公司 Nldmos器件的制造方法及该nldmos器件
CN214203694U (zh) * 2020-12-01 2021-09-14 无锡先瞳半导体科技有限公司 Nldmos器件、锂电保护器件、芯片及电子产品

Similar Documents

Publication Publication Date Title
DE102009061250B3 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US20100244093A1 (en) Semiconductor module
CN113745116B (zh) 超级结器件及其制造方法
JPH03145138A (ja) Ｄｍｏｓトランジスタの形成方法
JPH06112493A (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN102543738A (zh) 高压ldmos器件及其制造方法
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
TWI270211B (en) Method for manufacturing a semiconductor device
JPH0351108B2 (zh)
CN115566038A (zh) 超结器件及其制造方法
CN111200025A (zh) 超结器件及其制造方法
CN111900090B (zh) 超级结器件的制造方法
CN115566039A (zh) 超结器件及其制造方法
CN106158868A (zh) 掩膜式只读存储阵列、其制作方法以及存储器的制作方法
CN112510095A (zh) 一种生产nldmos器件的方法及nldmos器件
CN111900089A (zh) 超级结器件的制造方法
CN112510093A (zh) 一种生产nldmos器件的方法及nldmos器件
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN112510094A (zh) 一种生产nldmos器件的方法及nldmos器件
CN109166803A (zh) 一种晶体管及其制作方法
US6838350B2 (en) Triply implanted complementary bipolar transistors
CN104282538B (zh) 一种制作半导体器件的方法
JP2947816B2 (ja) 半導体装置の製造方法
CN116404002B (zh) 一种半导体芯片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination