CN113206012B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN113206012B
CN113206012B CN202110446880.5A CN202110446880A CN113206012B CN 113206012 B CN113206012 B CN 113206012B CN 202110446880 A CN202110446880 A CN 202110446880A CN 113206012 B CN113206012 B CN 113206012B
Authority
CN
China
Prior art keywords
semiconductor device
oxide layer
substrate
heat treatment
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110446880.5A
Other languages
English (en)
Other versions
CN113206012A (zh
Inventor
王柯
米魁
程刘锁
王函
闫玉琴
白旭东
袁明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110446880.5A priority Critical patent/CN113206012B/zh
Publication of CN113206012A publication Critical patent/CN113206012A/zh
Application granted granted Critical
Publication of CN113206012B publication Critical patent/CN113206012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体器件的制作方法，包括：进行第一热处理，在第一热处理的过程中通入氧气，使半导体器件的衬底上方的氧化层的厚度得到增加；采用光刻工艺在衬底上的目标区域覆盖光阻；依次进行第一离子注入和第二热处理。本申请通过在半导体器件的制作过程中，在进行第一离子注入前，进行热处理时通入氧气，使半导体器件的衬底上方的氧化层的厚度得到增加，从而使衬底上方的氧化层充分生长，解决了因后续的光刻工艺中由于需要通过灰化处理去除光阻，氧化层进一步生长所导致的半导体器件的电学性能波动的问题，提高了半导体器件的稳定性和可靠性。

Description

半导体器件的制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体器件的制作方法。
背景技术
在半导体器件的制造过程中，光刻工艺经常需要进行光刻返工(rework)，即需要将光刻工艺中错误的光阻去除。
相关技术中，光刻返工的步骤包括：对光阻进行干法灰化(ash)处理，进行湿法刻蚀处理以对晶圆表面进行清洁，从而实现对光阻的去除。
然而，由于氧化作用，在进行光刻返工后，会在半导体器件的衬底上生成附加的氧化层(screen oxide)，且通常灰化处理过程中温度较高、氧气流量较大，生成的氧化层厚度较大，从而导致半导体器件的电学性能较差。
发明内容
本申请提供了一种半导体器件的制作方法，可以解决相关技术中由于光刻返工生成的附件的氧化层厚度较大所导致半导体器件的电学性能较差的问题。
一方面，本申请实施例提供了一种半导体器件的制作方法，包括：
进行第一热处理，在所述第一热处理的过程中通入氧气，使所述半导体器件的衬底上方的氧化层的厚度得到增加；
采用光刻工艺在所述衬底上的目标区域覆盖光阻；
依次进行第一离子注入和第二热处理。
可选的，在进行所述第一热处理后，所述氧化层厚度的增加值为0.5埃
Figure BDA0003037266840000011
至100埃。
可选的，在进行所述第一离子注入时，通过调整反应气体的剂量使所述半导体器件的饱和电流和/或阈值电压达到质量标准。
可选的，在进行所述第一次离子注入时，所述反应气体的剂量大于3×1013每平方厘米(/cm2)。
可选的，所述器件为金属氧化物半导体(metal-oxide-semiconductor，MOS)器件。
可选的，所述第一热处理是进行第二离子注入后的热处理，所述第一离子注入和所述第二离子注入的掺杂离子类型不同。
可选的，所述MOS器件包括第一MOS器件和第二MOS器件，所述目标区域是所述第二MOS器件对应的区域，所述第二离子注入是对所述第二MOS器件的轻掺杂漏(lightly dopeddrain，LDD)注入。
可选的，所述第一离子注入是对所述第一MOS器件的LDD注入。
本申请技术方案，至少包括如下优点：
通过在半导体器件的制作过程中，在进行第一离子注入前，进行热处理时通入氧气，使半导体器件的衬底上方的氧化层的厚度的得到增加，从而使衬底上方的氧化层充分生长，解决了因后续的光刻工艺中由于需要通过灰化处理去除光阻，氧化层进一步生长所导致的半导体器件的电学性能波动的问题，提高了半导体器件的稳定性和可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的半导体器件的制造方法的流程图；
图2至图5是本申请一个示例性实施例提供的半导体器件的制造示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的本申请一个示例性实施例提供的半导体器件的制造方法的流程图，该方法包括：
步骤101，进行第一热处理，在第一热处理的过程中通入氧气，使半导体器件的衬底上方的氧化层的厚度得到增加。
步骤101中在进行第一热处理的同时添加氧气的处理方法可称为“氧化处理”。
参考图2，其示出了本申请一个示例性的实施例中在进行氧化处理前的剖面示意图；参考图3，其示出了本申请一个示例性的实施例中在进行氧化处理后的剖面示意图。
示例性的，本申请实施例中，以半导体器件为MOS器件，该MOS器件包括第一MOS器件和第二MOS器件进行示例性说明：
如图2所示，衬底210包括第一区域2001和第二区域2002，第一区域2001是用于制作第一MOS器件的区域，第二区域2002是用于制作第二MOS器件的区域，第一区域2001中形成有第一阱掺杂区201，第二区域2002中形成有第二阱掺杂区202，第一区域2001的衬底210上形成有第一MOS器件的栅极241，第二区域2002的衬底210上形成有第二MOS器件的栅极242。
第一阱掺杂区201和第二阱掺杂区202的掺杂离子类型不同，例如，若第一MOS器件为NMOS器件，第二MOS器件为PMOS器件，则第一阱掺杂区201的掺杂离子包括P型离子，第二阱掺杂区202的掺杂离子包括N型离子。
可选的，第一热处理是进行第二离子注入后的热处理，第二离子注入是对第二MOS器件的LDD注入，衬底210和栅极241、栅极242的表面形成有氧化层230(若衬底210为硅衬底，则氧化层230为二氧化硅(SiO2)层)，氧化层230的厚度为h1，第二区域2002形成有第二离子掺杂区2021。
其中，第二离子掺杂区2021和第二阱掺杂区202的掺杂离子类型不同，例如，若第二MOS器件为PMOS器件，则第二阱掺杂区202的掺杂离子包括N型离子，第二离子掺杂区2021的掺杂离子包括P型离子。
如图3所示，经过氧化处理后，氧化层230的厚度为h2，氧化层230的厚度得到了增加，h2＞h1，从而的增加值△h＝h2-h1。可选的，该厚度的增加值为0.5埃至100埃(例如，其可以是2埃)。其中，在进行氧化处理前，衬底210上方也可以不用形成氧化层，在此不做限定。
通过氧化处理，使衬底上方的氧化层的厚度得到增加，该增加的厚度是不影响半导体器件电学性能的厚度，从而使衬底上方的氧化层得到了充分生长，在后续的光刻工艺中，无论是去除光阻还是进行光刻返工所需的灰化处理，氧化层都不会进一步生长。
步骤102，采用光刻工艺在衬底上的目标区域覆盖光阻。
参考图4，其示出了本申请一个示例性实施例中采用光刻工艺在衬底上的目标区域覆盖光阻后的剖面示意图。示例性的，该目标区域是第二MOS器件对应的区域，即第二区域2002。
步骤103依次进行第一离子注入和第二热处理。
可选的，在进行第一离子注入时，可通过调整反应气体的剂量使半导体器件的饱和电流和/或阈值电压达到质量标准；可选的，该反应气体的剂量大于3×1013每平方厘米(例如，其可以大于3.3×1013每平方厘米，达到3.8×1013每平方厘米)。
参考图5，其示出了本申请一个示例性实施例中依次进行第一离子注入和第二热处理后的剖面示意图。示例性的，依次进行第一离子注入和第二热处理后，在第一区域2001形成第一离子掺杂区2011。可选的，第一离子注入是对第一MOS器件的LDD注入。
其中，第一离子注入和第二离子注入的掺杂离子类型不同，第一离子掺杂区2011和第一阱掺杂区201的掺杂离子类型不同，例如，若第一MOS器件为NMOS器件，则第一阱掺杂区202的掺杂离子包括P型离子，第一离子掺杂区2021的掺杂离子包括N型离子。
综上所述，本申请实施例中，通过在半导体器件的制作过程中，在进行第一离子注入前，进行热处理时通入氧气，使半导体器件的衬底上方的氧化层的厚度得到增加，从而使衬底上方的氧化层充分生长，解决了因后续的光刻工艺中由于需要通过灰化处理去除光阻，氧化层进一步生长所导致的半导体器件的电学性能波动的问题，提高了半导体器件的稳定性与可靠性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括：
进行第一热处理，在所述第一热处理的过程中通入氧气，使所述半导体器件的衬底上方的氧化层的厚度得到增加，所述氧化层增加的厚度是不影响所述半导体器件电学性能的厚度，在后续的光刻工艺中的灰化处理不会使所述氧化层进一步生长；
采用光刻工艺在所述衬底上的目标区域覆盖光阻；
依次进行第一离子注入和第二热处理。
2.根据权利要求1所述的方法，其特征在于，在进行所述第一热处理后，所述氧化层厚度的增加值为0.5埃至100埃。
3.根据权利要求2所述的方法，其特征在于，在进行所述第一离子注入时，通过调整反应气体的剂量使所述半导体器件的饱和电流和/或阈值电压达到质量标准。
4.根据权利要求3所述的方法，其特征在于，在进行所述第一离子注入时，所述反应气体的剂量大于3×1013每平方厘米。
5.根据权利要求1至4任一所述的方法，其特征在于，所述器件为MOS器件。
6.根据权利要求5所述的方法，其特征在于，所述第一热处理是进行第二离子注入后的热处理，所述第一离子注入和所述第二离子注入的掺杂离子类型不同。
7.根据权利要求6所述的方法，其特征在于，所述MOS器件包括第一MOS器件和第二MOS器件，所述目标区域是所述第二MOS器件对应的区域，所述第二离子注入是对所述第二MOS器件的LDD注入。
8.根据权利要求7所述的方法，其特征在于，所述第一离子注入是对所述第一MOS器件的LDD注入。
CN202110446880.5A 2021-04-25 2021-04-25 半导体器件的制作方法 Active CN113206012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110446880.5A CN113206012B (zh) 2021-04-25 2021-04-25 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110446880.5A CN113206012B (zh) 2021-04-25 2021-04-25 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN113206012A CN113206012A (zh) 2021-08-03
CN113206012B true CN113206012B (zh) 2022-07-19

Family

ID=77028391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110446880.5A Active CN113206012B (zh) 2021-04-25 2021-04-25 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN113206012B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783606A (zh) * 2015-11-25 2017-05-31 比亚迪股份有限公司 功率半导体器件及其制备方法
CN110518057A (zh) * 2019-08-22 2019-11-29 上海华力集成电路制造有限公司 半导体器件及其制备方法
CN112309871A (zh) * 2020-10-22 2021-02-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266491A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
CN104167360B (zh) * 2013-05-16 2017-05-31 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783606A (zh) * 2015-11-25 2017-05-31 比亚迪股份有限公司 功率半导体器件及其制备方法
CN110518057A (zh) * 2019-08-22 2019-11-29 上海华力集成电路制造有限公司 半导体器件及其制备方法
CN112309871A (zh) * 2020-10-22 2021-02-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN113206012A (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
JP5466816B2 (ja) 縦型ｍｏｓトランジスタの製造方法
US7718506B2 (en) Isolation structure for MOS transistor and method for forming the same
JP2006261161A (ja) 半導体装置の製造方法
US20060189066A1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
KR101614580B1 (ko) 반도체 장치와 그 제조 방법
KR100327736B1 (ko) 반도체장치의 제조방법
JP2015041644A (ja) Ｍｏｓ型半導体装置の製造方法
JP2003179223A (ja) トレンチゲート型半導体装置およびその製造方法
CN113206012B (zh) 半导体器件的制作方法
JP2007529891A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
JP4656854B2 (ja) 半導体装置の製造方法
JP5632254B2 (ja) 半導体装置及びその製造方法
US6376293B1 (en) Shallow drain extenders for CMOS transistors using replacement gate design
KR100435805B1 (ko) 모스 트랜지스터의 제조 방법
JP2011108971A (ja) 半導体装置およびその製造方法
CN112133758A (zh) 功率半导体器件及制造方法
CN110838437B (zh) 光阻残留物的去除方法及逻辑器件
US10438951B2 (en) Semiconductor device and manufacturing method thereof
KR100632043B1 (ko) 반도체 장치의 모스 트랜지스터 제조 방법
KR100483062B1 (ko) 반도체 씨모스 로직 디바이스의 제조 방법
JP4940514B2 (ja) 半導体装置の製造方法
CN112053956A (zh) Mosfet的制作方法及mosfet
US7402494B2 (en) Method for fabricating high voltage semiconductor device
KR20040057528A (ko) 반도체 소자의 제조 방법
CN116682787A (zh) Cmos器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant