JP2007266491A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007266491A JP2007266491A JP2006092043A JP2006092043A JP2007266491A JP 2007266491 A JP2007266491 A JP 2007266491A JP 2006092043 A JP2006092043 A JP 2006092043A JP 2006092043 A JP2006092043 A JP 2006092043A JP 2007266491 A JP2007266491 A JP 2007266491A
- Authority
- JP
- Japan
- Prior art keywords
- well
- manufacturing
- semiconductor device
- exposure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 73
- 239000012535 impurity Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 239000000243 solution Substances 0.000 abstract description 2
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 41
- 238000002513 implantation Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
【課題】ディープウェルを形成する際に半導体基板の浅い領域にイオンが注入された場合でも、そのイオンによるＭＯＳＦＥＴへの影響を排除でき、チップ面積の増大を防止することができる。
【解決手段】半導体装置の製造方法において、半導体基板上に露光波長に応じた膜厚のフォトレジストが形成され（Ｓ１）、露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンが形成され（Ｓ２）、形成したフォトレジストパターンをマスクにして、イオン注入により第１ウェルが形成され（Ｓ３）、フォトレジストパターンの除去後、半導体基板上にエピタキシャル成長層が形成される（Ｓ４）ので、ディープウェルの深さが実質的にイオン注入時よりもエピタキシャル成長層分押し下げられる。
【選択図】図１
【解決手段】半導体装置の製造方法において、半導体基板上に露光波長に応じた膜厚のフォトレジストが形成され（Ｓ１）、露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンが形成され（Ｓ２）、形成したフォトレジストパターンをマスクにして、イオン注入により第１ウェルが形成され（Ｓ３）、フォトレジストパターンの除去後、半導体基板上にエピタキシャル成長層が形成される（Ｓ４）ので、ディープウェルの深さが実質的にイオン注入時よりもエピタキシャル成長層分押し下げられる。
【選択図】図１
Description
本発明は半導体装置の製造方法及び半導体装置に関し、特に、ディープウェルを有する半導体装置の製造方法及びディープウェルを有する半導体装置に関する。
半導体テクノロジの微細化は留まるところを知らずに進んでいる。トランジスタ及び配線等はスケーリング則にしたがって微細化が進展すると共に、例えば、従来のＰ型・Ｎ型ウェルに更に深いウェル（以下、ディープウェルと呼ぶ）を形成し、低消費電力化や干渉ノイズの解消が可能となる等の高性能化が進んでいる。
ところが、微細化が進む中、例えばＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造工程において以下のような問題が生じている。
図２２は、ウェル形成のためのイオン注入の模式図である。最初に、基板３１０上に、フォトレジスト（図示せず）を塗布した後、露光及び現像によりフォトレジストパターン３２０を形成する。この時、ｉ線を用いて露光を行うとフォトレジストパターン３２０の境界部分は図２２のようなテーパー角を有する。そのため、イオン注入時に、フォトレジストパターン３２０の境界付近では、目的のドープ領域の深さのウェル３３０よりも浅い領域にイオン３４０が注入される。
一方、半導体テクノロジの微細化が進む中、ｉ線よりも露光波長が小さいフッ化クリプトン（ＫｒＦ）エキシマレーザを用いる露光が提案された（例えば、非特許文献１参照）。
図２３は、ウェル形成のためのイオン注入の模式図である。図２２と同様に、基板３１０上に、フォトレジストを塗布した後、露光及び現像によりフォトレジストパターン４２０を形成する。この時、ＫｒＦエキシマレーザを用いて露光すると、図２２の場合と比較してテーパー角を小さくすることができ、フォトレジストパターン４２０の境界付近の浅い領域のイオン４４０の数を減少させることができる。このため、後の工程において配置されるＭＯＳＦＥＴのチャネルの特性に対するイオンの影響を大幅に改善することができ、半導体テクノロジの微細化を図ることができる。
Ｋ．Ｔｏｍｉｔａ，"Ｓｕｂ−１μｍ2 Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｅｍｂｅｄｄｅｄ ＳＲＡＭ Ｔｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ １００ｎｍ Ｇｅｎｅｒａｔｉｏｎ ＳＯＣ ａｎｄ Ｂｅｙｏｎｄ" ２００２ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１４−１５
Ｋ．Ｔｏｍｉｔａ，"Ｓｕｂ−１μｍ2 Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｅｍｂｅｄｄｅｄ ＳＲＡＭ Ｔｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ １００ｎｍ Ｇｅｎｅｒａｔｉｏｎ ＳＯＣ ａｎｄ Ｂｅｙｏｎｄ" ２００２ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１４−１５
しかし、ＫｒＦエキシマレーザを用いた露光には、以下のような問題点があった。
図２４は、ディープウェルが形成されたトリプルウェル構造を有する従来のＭＯＳＦＥＴを示す断面模式図である。ＭＯＳＦＥＴはＰ型不純物のドープ領域（以下、Ｐウェルと呼ぶ）５２０、Ｎ型不純物のドープ領域（以下、Ｎウェルと呼ぶ）５３０及びＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）５４０を有しており、更に、Ｐウェル５２０の下部領域に深いＮ型不純物のドープ領域（以下、ディープＮウェルと呼ぶ）５１０が形成されており、トリプルウェル構造を構成している。なお、Ｎウェル５３０にはＰ型のソース／ドレイン領域５５０が形成されている。ゲートは図示を省略している。このようなディープＮウェル５１０を形成するためには深いイオン注入を必要とする。このとき、ディープＮウェル５１０の形成領域以外では、イオンはマスクとなるフォトレジスト内で捕獲されなくてはならない。すなわちフォトレジストに、ある程度の厚みが必要となる。
図２４は、ディープウェルが形成されたトリプルウェル構造を有する従来のＭＯＳＦＥＴを示す断面模式図である。ＭＯＳＦＥＴはＰ型不純物のドープ領域（以下、Ｐウェルと呼ぶ）５２０、Ｎ型不純物のドープ領域（以下、Ｎウェルと呼ぶ）５３０及びＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）５４０を有しており、更に、Ｐウェル５２０の下部領域に深いＮ型不純物のドープ領域（以下、ディープＮウェルと呼ぶ）５１０が形成されており、トリプルウェル構造を構成している。なお、Ｎウェル５３０にはＰ型のソース／ドレイン領域５５０が形成されている。ゲートは図示を省略している。このようなディープＮウェル５１０を形成するためには深いイオン注入を必要とする。このとき、ディープＮウェル５１０の形成領域以外では、イオンはマスクとなるフォトレジスト内で捕獲されなくてはならない。すなわちフォトレジストに、ある程度の厚みが必要となる。
ところが、テーパー角の縮小可能なＫｒＦエキシマレーザによる露光は、その露光波長が小さく、そして、焦点深度が浅いために、フォトレジストの膜厚が１μｍ以上の時、露光することが難しくなる。よって、フォトレジストの厚さをある程度保って露光を行うには、ＫｒＦエキシマレーザよりも長い波長のｉ線を用いなければならない。
しかし、既述の通り、ｉ線による露光は、ディープＮウェル５１０の形成時に用いるフォトレジストパターンの境界付近の基板（ここではＮウェル５３０）の浅い領域にイオン５６０が注入され、ＭＯＳＦＥＴの特性に影響を与えてしまう。したがって、図２４のようなＭＯＳＦＥＴは、このイオン５６０の影響が及ばない範囲に配置する必要があり、チップ面積の増大につながるという問題があった。
本発明はこのような点に鑑みてなされたものであり、ディープウェルを形成する際に半導体基板の浅い領域にイオンが注入された場合でも、そのイオンによるＭＯＳＦＥＴへの影響を排除でき、チップ面積の増大を防止することができる半導体装置の製造方法を提供することを目的とする。
また、本発明の他の目的は、ディープウェルを形成する際に半導体基板の浅い領域に注入されたイオンによる影響を受けずに、チップ面積の増大を防止することができる半導体装置を提供することを目的とする。
本発明では、上記課題を解決するために、図１に示すように、半導体基板上に露光波長に応じた膜厚のフォトレジストを形成する工程（Ｓ１）と、露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンを形成する工程（Ｓ２）と、形成したフォトレジストパターンをマスクにして、イオン注入により第１ウェル（図ではディープＮウェルとしている）を形成する工程（Ｓ３）と、フォトレジストパターンの除去後、半導体基板上にエピタキシャル成長層を形成する工程（Ｓ４）と、を有することを特徴とする半導体装置の製造方法が提供される。
上記の方法によれば、半導体基板上に露光波長に応じた膜厚のフォトレジストが形成され、露光波長の光を用いた露光によって、第１ウェルの形成領域を開口したフォトレジストパターンが形成され、形成したフォトレジストパターンをマスクにして、イオン注入により第１ウェルが形成され、フォトレジストパターンの除去後、半導体基板上にエピタキシャル成長層が形成されるので、第１ウェルの深さが実質的にイオン注入時よりもエピタキシャル成長層分押し下げられる。また、第１ウェルを形成する際に、半導体基板上に形成された半導体層に形成された不純物ドープ領域または半導体層及び半導体基板の上部に形成された不純物ドープ領域からなるウェルを形成する領域にイオンが注入された場合にも、そのイオンが注入された位置が、実質的にイオン注入時よりもエピタキシャル成長層分押し下げられる。
また、本発明では、半導体基板上に形成された半導体層に形成された不純物ドープ領域または前記半導体層及び前記半導体基板の上部に形成された不純物ドープ領域からなるウェルと、前記ウェルよりも深く形成されたディープウェルと、を有し、前記半導体層は前記ディープウェルの形成後の前記半導体基板上に形成されたエピタキシャル成長層を有することを特徴とする半導体装置が提供される。
上記の構成によれば、ディープウェルの形成後に半導体基板上に形成したエピタキシャル成長層を有するため、ディープウェルの深さが実質的に注入時よりもエピタキシャル成長層分押し下げられている。また、ディープウェルを形成する際に、ウェルを形成する浅い領域にイオンが注入された場合にも、そのイオンが、実質的に注入時よりもエピタキシャル成長層分押し下げられて存在することになる。
本発明の半導体装置の製造方法によれば、半導体基板上に露光波長に応じた膜厚のフォトレジストが形成され、露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンが形成され、形成したフォトレジストパターンをマスクにして、イオン注入により第１ウェルが形成され、フォトレジストパターンの除去後、半導体基板上にエピタキシャル成長層が形成される。これにより、例えばｉ線露光によって、第１ウェルを形成する際に、第２ウェルを形成する浅い領域にイオンが注入された場合にも、そのイオンが注入された位置が、実質的に注入時よりもエピタキシャル成長層分押し下げられ、第２ウェルに形成されるＭＯＳＦＥＴへのイオンの影響を排除できる。これにより、浅い領域に注入されるイオンの影響を考慮する必要がなくなり、ＭＯＳＦＥＴを所望の位置に配置できるようになるので、チップ面積の増大を防止することができる。
また、第１ウェルの深さが実質的に注入時よりもエピタキシャル成長層分押し下げられるので、ＫｒＦエキシマレーザの露光に適した膜厚のフォトレジストを用いても、第２ウェルよりも深いディープウェルを容易に形成することができる。
また、本発明の半導体装置によれば、ディープウェルの形成後に半導体基板上に形成したエピタキシャル成長層を有するため、ディープウェルを形成する際に、ウェルを形成する浅い領域にイオンが注入された場合にも、そのイオンが、実質的にイオン注入時よりもエピタキシャル成長層分押し下げられ、ウェルに形成されるＭＯＳＦＥＴへのイオンの影響を排除できる。これにより、浅い領域に注入されたイオンの影響を考慮する必要がなくなり、ＭＯＳＦＥＴを所望の位置に配置できるようになるので、チップ面積の増大を防止することができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の製造方法の特徴部分の工程を示すフロー図である。ここでは、トリプルウェル構造を有するＭＯＳＦＥＴの製造方法において、特にディープＮウェルの形成工程について示している。
図１は、本実施の形態の半導体装置の製造方法の特徴部分の工程を示すフロー図である。ここでは、トリプルウェル構造を有するＭＯＳＦＥＴの製造方法において、特にディープＮウェルの形成工程について示している。
まず、半導体基板上に露光波長に応じた膜厚のフォトレジストを形成する（Ｓ１）。ｉ線による露光を行う場合には例えば２μｍ程度形成する。また、ＫｒＦエキシマレーザによる露光を行う場合には、焦点深度の関係で１μｍ以下のフォトレジストを形成する必要がある。フォトレジスト形成後、例えば、ＫｒＦエキシマレーザやｉ線にて露光し、現像を行い、ディープＮウェルの形成領域を開口したフォトレジストパターンを形成する（Ｓ２）。次に、形成したフォトレジストパターンをマスクにして、イオン注入によりディープＮウェルを形成する（Ｓ３）。更に、フォトレジストパターン除去後、半導体基板上にエピタキシャル成長層を形成する（Ｓ４）。
以上のように、本実施の形態の半導体装置の製造方法によれば、例えばｉ線露光によって、ディープＮウェルを形成する際に、浅いウェルを形成する領域にイオンが注入された場合に、そのイオンが注入された位置が、実質的に注入時よりもエピタキシャル成長層分押し下げられ、浅いウェルに形成されるＭＯＳＦＥＴへのイオンの影響を排除できる。これによって、浅いウェルに注入されたイオンによる、ＭＯＳＦＥＴのチャネル特性への影響を考慮する必要がなくなり、ＭＯＳＦＥＴを所望の位置に配置できるようになるので、チップ面積の増大を防止することができる。
また、ディープＮウェルの深さが実質的にイオン注入時よりもエピタキシャル成長層分押し下げられるので、ＫｒＦエキシマレーザの露光に適した、例えば、１μｍ以下の膜厚のフォトレジストを用いても、エピタキシャル成長層の厚みを調整することで、所望の深さのディープＮウェルを容易に形成することができる。
更に、これらのことにより、例えば、特開平１０−１９９９９３号公報にあるようなディープＮウェルの位置を工夫して配置したい場合等において、ディープＮウェルの配置とその上のＭＯＳＦＥＴの位置関係を一切考慮する必要がなくなり、かかる制約条件が廃されたことによりチップ面積の縮小化が達成できる。
以下、本実施の形態の半導体装置の製造方法の詳細を説明する。
図２〜図１２は、第１の実施の形態のＭＯＳＦＥＴの製造方法の各工程における断面図である。
図２〜図１２は、第１の実施の形態のＭＯＳＦＥＴの製造方法の各工程における断面図である。
Ｐ型のシリコン（Ｓｉ）基板１１０上に酸化膜１２０を１０ｎｍ形成し、その上にｉ線露光用フォトレジスト（図示せず）を２μｍ塗布する。フォトレジスト塗布後、ディープＮウェルの形成予定領域を開口するために、ｉ線を用いて露光し現像しフォトレジストパターン１３０を形成する。このフォトレジストパターン１３０をマスクとして、注入エネルギー：７００ｋｅＶ・注入ドーズ量：１．５×１０13ｃｍ-2にて、リン（Ｐ）イオンをＰ型Ｓｉ基板１１０に注入し（図２）、ディープＮウェル１４０ａを形成する（図３）。
Ｐイオン注入の際、フォトレジストパターン１３０で覆われた部分では、注入されたＰイオンは、フォトレジスト内で捕獲され、Ｐ型Ｓｉ基板１１０に達することはない。なお、既述の通り、ｉ線露光用のフォトレジストパターン１３０はテーパー角を有するため、浅い領域にイオン１４０が注入されている（図３）。そして、イオン１４０注入後、酸化膜１２０及びｉ線露光用のフォトレジストパターン１３０を除去する（図４）。
次に、酸化膜１２０及びｉ線露光用のフォトレジストパターン１３０を除去したＰ型Ｓｉ基板１１０上に、エピタキシャル成長により、Ｓｉ層１５０を２０ｎｍ〜２００ｎｍ形成する（図５）。Ｐ型Ｓｉ基板上にＳｉ層１５０を成長させることで、浅い領域のイオン１４０を実質的に注入時よりＳｉ層１５０の膜厚分押し下げることになり、後の工程によってＳｉ層１５０及びＰ型Ｓｉ基板１１０に配置されるＭＯＳＦＥＴのチャネルの特性（しきい値電圧等）への影響を排除することが可能となる。
なお、スケーリング則によれば、ＭＯＳＦＥＴは微細化が進むほど、チャネルの不純物濃度が高くなることが知られている。よって、ＭＯＳＦＥＴの微細化が進めば、それに応じてチャネルの不純物濃度が高くなり、空乏層の広がりが縮小することになる。そこで、Ｓｉ層１５０及びＰ型Ｓｉ基板１１０にＭＯＳＦＥＴを形成する際、Ｓｉ層１５０の膜厚を２０ｎｍ以上とすることで、空乏層幅よりもＳｉ層１５０を深くすることができ、ＭＯＳＦＥＴの特性への影響を回避することができる。一方、上限の膜厚に関しては、２００ｎｍ程度でもＭＯＳＦＥＴのチャネルは機能するが、実用化を考慮すると上限の膜厚は５００ｎｍ程度であることが望ましい。
エピタキシャル成長の条件としては、例えば４０Ｔｏｒｒ（５．３２ｋＰａ）の圧力下、７００℃の基板温度でジグロルシラン（ＳｉＨ2Ｃｌ2）ガス及び塩化水素（ＨＣｌ）ガスを、それぞれ８０ＳＣＣＭ及び１０ＳＣＣＭの流量で供給することによりＳｉ層１５０を形成することができる。なお、エピタキシャル成長層に結晶欠陥等が生じないように、エピタキシャル成長に先立ち、９００℃の温度で１分間ベーク処理を行うことが好ましい。
次に、ＳＴＩを形成する工程に移る。
Ｓｉ層１５０のエピタキシャル成長後、酸化膜１２０ａを１０ｎｍ、窒化シリコン（ＳｉＮ）膜１６０を１００ｎｍ形成する。そして、フッ化アルゴン（ＡｒＦ）エキシマレーザ露光用フォトレジストを塗布し、ＡｒＦエキシマレーザを用いて露光及び現像し活性領域の形成予定領域箇所にフォトレジストパターン１３０ａが残るようにする（図６）。フォトレジストパターン１３０ａ形成後、ドライエッチングにより、ＳｉＮ膜１６０、酸化膜１２０ａ、Ｓｉ層１５０及びＰ型Ｓｉ基板１１０を掘り込み、ＳＴＩ埋め込み用トレンチ１７０を形成する（図７）。ＳＴＩ埋め込み用トレンチ１７０を形成後、フォトレジストパターン１３０ａを除去する。そして、このＳＴＩ埋め込み用トレンチ１７０の表面に対するエッチングダメージを除去するために、ＳＴＩ埋め込み用トレンチ１７０の内壁に、５ｎｍ程度の酸化膜１２０ｂを形成する（図８）。その後、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）により酸化膜を堆積して、ＳＴＩ埋め込み用トレンチ１７０を満たし、不要な酸化膜をＣＭＰにて除去する（図９）。そして、ＳｉＮ膜１６０、酸化膜１２０ａを除去することでＳＴＩ１７０ａが完成する（図１０）。
Ｓｉ層１５０のエピタキシャル成長後、酸化膜１２０ａを１０ｎｍ、窒化シリコン（ＳｉＮ）膜１６０を１００ｎｍ形成する。そして、フッ化アルゴン（ＡｒＦ）エキシマレーザ露光用フォトレジストを塗布し、ＡｒＦエキシマレーザを用いて露光及び現像し活性領域の形成予定領域箇所にフォトレジストパターン１３０ａが残るようにする（図６）。フォトレジストパターン１３０ａ形成後、ドライエッチングにより、ＳｉＮ膜１６０、酸化膜１２０ａ、Ｓｉ層１５０及びＰ型Ｓｉ基板１１０を掘り込み、ＳＴＩ埋め込み用トレンチ１７０を形成する（図７）。ＳＴＩ埋め込み用トレンチ１７０を形成後、フォトレジストパターン１３０ａを除去する。そして、このＳＴＩ埋め込み用トレンチ１７０の表面に対するエッチングダメージを除去するために、ＳＴＩ埋め込み用トレンチ１７０の内壁に、５ｎｍ程度の酸化膜１２０ｂを形成する（図８）。その後、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）により酸化膜を堆積して、ＳＴＩ埋め込み用トレンチ１７０を満たし、不要な酸化膜をＣＭＰにて除去する（図９）。そして、ＳｉＮ膜１６０、酸化膜１２０ａを除去することでＳＴＩ１７０ａが完成する（図１０）。
次に、浅いウェルを形成する工程に移る。
ＳＴＩ１７０ａ完成後、酸化膜１２０ｃを形成し、ＫｒＦエキシマレーザ露光用フォトレジスト（図示せず）を塗布し、ＫｒＦエキシマレーザを用いて必要に応じ露光し、そして、現像を行ってフォトレジストパターンを開口する。開口後、このフォトレジストパターン（図示せず）をマスクとして、例えば、Ｐウェル１４０ｂを形成する場合は、ホウ素（Ｂ）イオンを注入する。または、Ｎウェルを形成する場合は、Ｐイオンを注入する。ドープ領域形成後、フォトレジストパターンを除去する（図１１）。
ＳＴＩ１７０ａ完成後、酸化膜１２０ｃを形成し、ＫｒＦエキシマレーザ露光用フォトレジスト（図示せず）を塗布し、ＫｒＦエキシマレーザを用いて必要に応じ露光し、そして、現像を行ってフォトレジストパターンを開口する。開口後、このフォトレジストパターン（図示せず）をマスクとして、例えば、Ｐウェル１４０ｂを形成する場合は、ホウ素（Ｂ）イオンを注入する。または、Ｎウェルを形成する場合は、Ｐイオンを注入する。ドープ領域形成後、フォトレジストパターンを除去する（図１１）。
次に、ＭＯＳＦＥＴ構造の形成工程に移る。
まず、ＭＯＳＦＥＴのしきい値電圧調整用のイオン注入を行う。例えば、ＰＭＯＳＦＥＴの場合には、エネルギー：１００ｋｅＶ・注入ドーズ量：１．０×１０13ｃｍ-2にて砒素（Ａｓ）イオンを注入する。その後、酸化膜１２０ｃを薬液にて、除去する。その後、ゲート酸化膜１２０ｄを形成し、ポリシリコンゲート１８０を形成する。その後、図示を省略しているが、Ｂイオン等によるＥｘｔｅｎｔｉｏｎ注入と、Ａｓイオン等によるＨａｌｏ注入を行った後、サイドウォールスペーサ形成後、Ｐイオン等により、ソース／ドレイン領域１９０を形成する（図１２）。また、ゲート及びソース／ドレイン表面にはサリサイド技術によりコバルトシリサイド（ＣｏＳｉ）等を形成する。その後に、配線工程等を経て、ＬＳＩ（Large Scale Integration）プロセスが完了する。
まず、ＭＯＳＦＥＴのしきい値電圧調整用のイオン注入を行う。例えば、ＰＭＯＳＦＥＴの場合には、エネルギー：１００ｋｅＶ・注入ドーズ量：１．０×１０13ｃｍ-2にて砒素（Ａｓ）イオンを注入する。その後、酸化膜１２０ｃを薬液にて、除去する。その後、ゲート酸化膜１２０ｄを形成し、ポリシリコンゲート１８０を形成する。その後、図示を省略しているが、Ｂイオン等によるＥｘｔｅｎｔｉｏｎ注入と、Ａｓイオン等によるＨａｌｏ注入を行った後、サイドウォールスペーサ形成後、Ｐイオン等により、ソース／ドレイン領域１９０を形成する（図１２）。また、ゲート及びソース／ドレイン表面にはサリサイド技術によりコバルトシリサイド（ＣｏＳｉ）等を形成する。その後に、配線工程等を経て、ＬＳＩ（Large Scale Integration）プロセスが完了する。
以上のように、第１の実施の形態のＭＯＳＦＥＴの製造方法によれば、ディープＮウェル１４０ａの形成時に浅い領域に注入されてしまったイオン１４０を実質的に注入時より押し下げられることが可能となり、後の工程で配置されるＭＯＳＦＥＴのチャネルの特性（しきい値電圧等）への影響を排除することが可能となる。したがって、例えば、ディープＮウェル１４０ａの位置を工夫してレイアウト設計を行う場合等において、ディープＮウェル１４０ａとその上のＭＯＳＦＥＴの位置関係を一切考慮する必要がなくなり、かかる制約条件が廃されたことにより、チップ面積の増大を防止することができる。
なお、上記ではディープＮウェル１４０ａの形成時にｉ線露光によりフォトレジストパターン１３０を形成した場合について説明したが、ＫｒＦエキシマレーザ露光用フォトレジストを用いてＫｒＦエキシマレーザにてフォトレジストパターンを形成し、そのフォトレジストパターンをマスクとしてディープＮウェル１４０ａを形成するようにしてもよい。その場合、エピタキシャル成長によるＳｉ層の膜厚を、厚めに３００ｎｍ〜１μｍ形成すると、注入されたイオンの領域がＳｉ層分押し下げられ、ｉ線露光を用いた場合と同様に、ディープＮウェルとして機能させることが可能となる。
以下、第２の実施の形態のＭＯＳＦＥＴの製造方法を説明する。
第１の実施の形態のＭＯＳＦＥＴの製造方法では、エピタキシャル成長によってＳｉ層１５０を形成した後、ＳＴＩ１７０ａを形成していた。これに対し、以下に示す第２の実施の形態のＭＯＳＦＥＴの製造方法では、先にＳＴＩを形成し、ディープＮウェル形成のためのイオン注入後、エピタキシャル成長を行うプロセスとした。
第１の実施の形態のＭＯＳＦＥＴの製造方法では、エピタキシャル成長によってＳｉ層１５０を形成した後、ＳＴＩ１７０ａを形成していた。これに対し、以下に示す第２の実施の形態のＭＯＳＦＥＴの製造方法では、先にＳＴＩを形成し、ディープＮウェル形成のためのイオン注入後、エピタキシャル成長を行うプロセスとした。
図１３〜図２１は第２の実施の形態のＭＯＳＦＥＴの製造方法の各工程における断面図である。
なお、以下でもディープＮウェルの形成時にｉ線露光によりレジストパターンを形成した場合について説明するが、ＫｒＦエキシマレーザ露光用フォトレジストを用いてＫｒＦエキシマレーザにてフォトレジストパターンを形成し、そのフォトレジストパターンをマスクとしてディープＮウェルを形成するようにしてもよい。
なお、以下でもディープＮウェルの形成時にｉ線露光によりレジストパターンを形成した場合について説明するが、ＫｒＦエキシマレーザ露光用フォトレジストを用いてＫｒＦエキシマレーザにてフォトレジストパターンを形成し、そのフォトレジストパターンをマスクとしてディープＮウェルを形成するようにしてもよい。
まず、ＳＴＩの形成工程を行う。
Ｐ型Ｓｉ基板２１０上に酸化膜２２０ａを１０ｎｍ及びＳｉＮ膜２６０を１００ｎｍ、それぞれ順に形成する（図１３）。その後、ＡｒＦエキシマレーザ露光用のフォトレジスト（図示せず）の塗布後、ＳＴＩの形成予定領域を開口するために、ＡｒＦエキシマレーザにより露光し、そして、現像し、フォトレジストパターン２３０ａを形成する（図１４）。露光及び現像後、ドライエッチング工程により、ＳｉＮ膜２６０、酸化膜２２０ａ及びＰ型Ｓｉ基板２１０を掘り込み、ＳＴＩ埋め込み用トレンチ２７０を形成する（図１５）。ＳＴＩ埋め込み用トレンチ２７０形成後、フォトレジストパターン２３０ａを除去する。そして、このＳＴＩ埋め込み用トレンチ２７０の表面のエッチングダメージを除去するため、トレンチに対して、５ｎｍ程度酸化膜２２０ｂを形成する（図１６）。その後、ＨＤＰにより酸化膜を形成することによりＳＴＩ埋め込み用トレンチ２７０を満たし、不要な酸化膜はＣＭＰで除去（図１７）し、更に、ＳｉＮ膜２６０及び酸化膜２２０ａを除去して、ＳＴＩ２７０ａが完成する（図１８）。
Ｐ型Ｓｉ基板２１０上に酸化膜２２０ａを１０ｎｍ及びＳｉＮ膜２６０を１００ｎｍ、それぞれ順に形成する（図１３）。その後、ＡｒＦエキシマレーザ露光用のフォトレジスト（図示せず）の塗布後、ＳＴＩの形成予定領域を開口するために、ＡｒＦエキシマレーザにより露光し、そして、現像し、フォトレジストパターン２３０ａを形成する（図１４）。露光及び現像後、ドライエッチング工程により、ＳｉＮ膜２６０、酸化膜２２０ａ及びＰ型Ｓｉ基板２１０を掘り込み、ＳＴＩ埋め込み用トレンチ２７０を形成する（図１５）。ＳＴＩ埋め込み用トレンチ２７０形成後、フォトレジストパターン２３０ａを除去する。そして、このＳＴＩ埋め込み用トレンチ２７０の表面のエッチングダメージを除去するため、トレンチに対して、５ｎｍ程度酸化膜２２０ｂを形成する（図１６）。その後、ＨＤＰにより酸化膜を形成することによりＳＴＩ埋め込み用トレンチ２７０を満たし、不要な酸化膜はＣＭＰで除去（図１７）し、更に、ＳｉＮ膜２６０及び酸化膜２２０ａを除去して、ＳＴＩ２７０ａが完成する（図１８）。
次に、ディープＮウェルの形成工程に移る。
次に、ＳＴＩ２７０ａが形成されたＰ型Ｓｉ基板２１０に対し酸化膜２２０を１０ｎｍ形成し、ｉ線露光用のフォトレジスト（図示せず）を塗布し、ディープＮウェルの形成予定領域を開口するために、ｉ線を用いて露光し現像しフォトレジストパターン２３０を形成する（図１９）。その後、注入エネルギー：７００ｋｅＶ・注入ドーズ量：１．５×１０13ｃｍ-2にて、Ｐイオンを注入し、ディープＮウェル２４０ａを形成する（図２０）。ディープＮウェル２４０ａ形成後、フォトレジストパターン２３０及び酸化膜２２０を除去したＰ型Ｓｉ基板２１０上に、エピタキシャル成長により、Ｓｉ層２５０を２０ｎｍ〜２００ｎｍ形成する（図２１）。
次に、ＳＴＩ２７０ａが形成されたＰ型Ｓｉ基板２１０に対し酸化膜２２０を１０ｎｍ形成し、ｉ線露光用のフォトレジスト（図示せず）を塗布し、ディープＮウェルの形成予定領域を開口するために、ｉ線を用いて露光し現像しフォトレジストパターン２３０を形成する（図１９）。その後、注入エネルギー：７００ｋｅＶ・注入ドーズ量：１．５×１０13ｃｍ-2にて、Ｐイオンを注入し、ディープＮウェル２４０ａを形成する（図２０）。ディープＮウェル２４０ａ形成後、フォトレジストパターン２３０及び酸化膜２２０を除去したＰ型Ｓｉ基板２１０上に、エピタキシャル成長により、Ｓｉ層２５０を２０ｎｍ〜２００ｎｍ形成する（図２１）。
以下は、第１の実施の形態のＭＯＳＦＥＴの製造方法と同様に、浅いウェルを形成し、ＭＯＳＦＥＴ構造の形成工程、配線工程等を行う。
以上のように、第２の実施の形態においても、第１の実施の形態と同様に、ディープＮウェル２４０ａの形成時に浅い領域に注入されてしまったイオン２４０を実質的に注入時より押し下げられることが可能となり、後の工程で配置されるＭＯＳＦＥＴのチャネルの特性（しきい値電圧等）への影響を排除することが可能となる。したがって、例えば、ディープＮウェル２４０ａの位置を工夫してレイアウト設計を行う場合等において、ディープＮウェル２４０ａとその上のＭＯＳＦＥＴの位置関係を一切考慮する必要がなくなり、かかる制約条件が廃されたことにより、チップ面積の増大を防止することができる。
以上のように、第２の実施の形態においても、第１の実施の形態と同様に、ディープＮウェル２４０ａの形成時に浅い領域に注入されてしまったイオン２４０を実質的に注入時より押し下げられることが可能となり、後の工程で配置されるＭＯＳＦＥＴのチャネルの特性（しきい値電圧等）への影響を排除することが可能となる。したがって、例えば、ディープＮウェル２４０ａの位置を工夫してレイアウト設計を行う場合等において、ディープＮウェル２４０ａとその上のＭＯＳＦＥＴの位置関係を一切考慮する必要がなくなり、かかる制約条件が廃されたことにより、チップ面積の増大を防止することができる。
なお、第１の実施の形態及び第２の実施の形態では、Ｐ型Ｓｉ基板に対し、Ｐ型またはＮ型不純物のドープ領域及び深いＮ型不純物のドープ領域を形成した場合であるが、Ｎ型Ｓｉ基板に対し、Ｐ型またはＮ型不純物のドープ領域及び深いＰ型不純物のドープ領域を形成した場合でも同様の効果が得られる。
（付記１） 半導体基板上に露光波長に応じた膜厚のフォトレジストを形成する工程と、
前記露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンを形成する工程と、
形成した前記フォトレジストパターンをマスクにして、イオン注入により前記第１ウェルを形成する工程と、
前記フォトレジストパターンの除去後、前記半導体基板上にエピタキシャル成長層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンを形成する工程と、
形成した前記フォトレジストパターンをマスクにして、イオン注入により前記第１ウェルを形成する工程と、
前記フォトレジストパターンの除去後、前記半導体基板上にエピタキシャル成長層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記露光をｉ線にて行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記エピタキシャル成長層を２０ｎｍから５００ｎｍ形成することを特徴とする付記２記載の半導体装置の製造方法。
（付記３） 前記エピタキシャル成長層を２０ｎｍから５００ｎｍ形成することを特徴とする付記２記載の半導体装置の製造方法。
（付記４） 前記露光をフッ化クリプトンエキシマレーザにて行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記５） 前記エピタキシャル成長層を３００ｎｍから１μｍ形成することを特徴とする付記４記載の半導体装置の製造方法。
（付記５） 前記エピタキシャル成長層を３００ｎｍから１μｍ形成することを特徴とする付記４記載の半導体装置の製造方法。
（付記６） 前記第１ウェルの上部のＰ型の前記半導体基板に形成される第２ウェルはＮ型不純物またはＰ型不純物のドープ領域であり、前記第１ウェルはＮ型不純物のドープ領域であることを特徴とする付記１記載の半導体装置の製造方法。
（付記７） 前記第１ウェルの上部のＮ型の前記半導体基板に形成される第２ウェルはＰ型不純物またはＮ型不純物のドープ領域であり、前記第１ウェルはＰ型不純物のドープ領域であることを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記フォトレジストパターンの除去後の前記半導体基板を、９００℃の温度で１分間ベーク処理した後、前記エピタキシャル成長層を形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記９） 前記エピタキシャル成長層を形成した後に、ＳＴＩを形成する工程を更に有することを特徴とする付記１記載の半導体装置の製造方法。
（付記１０） 前記フォトレジストを形成する工程の前に、ＳＴＩを形成する工程を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記１０） 前記フォトレジストを形成する工程の前に、ＳＴＩを形成する工程を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記１１） 前記エピタキシャル成長層を４０Ｔｏｒｒの圧力下で、基板温度を７００℃とし、８０ＳＣＣＭ及び１０ＳＣＣＭのジグロルシランガス及び塩化水素ガスを用いて形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記１２） リンイオンを７００ｋｅＶ、前記リンイオンのドーズ量を１．５×１０13ｃｍ-2の条件でイオン注入することにより前記第１ウェルを形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記１３） 半導体基板上に形成された半導体層に形成された不純物ドープ領域または前記半導体層及び前記半導体基板の上部に形成された不純物ドープ領域からなるウェルと、
前記ウェルよりも深く形成されたディープウェルと、
を有し、
前記半導体層は前記ディープウェルの形成後の前記半導体基板上に形成されたエピタキシャル成長層を有することを特徴とする半導体装置。
前記ウェルよりも深く形成されたディープウェルと、
を有し、
前記半導体層は前記ディープウェルの形成後の前記半導体基板上に形成されたエピタキシャル成長層を有することを特徴とする半導体装置。
１１０ Ｐ型Ｓｉ基板
１２０，１２０ａ，１２０ｂ，１２０ｃ 酸化膜
１３０，１３０ａ フォトレジストパターン
１４０ イオン
１４０ａ ディープＮウェル
１４０ｂ Ｐウェル
１５０ Ｓｉ層
１６０ ＳｉＮ層
１７０ ＳＴＩ埋め込み用トレンチ
１７０ａ ＳＴＩ
１８０ ポリシリコンゲート
１９０ ソース／ドレイン領域
１２０，１２０ａ，１２０ｂ，１２０ｃ 酸化膜
１３０，１３０ａ フォトレジストパターン
１４０ イオン
１４０ａ ディープＮウェル
１４０ｂ Ｐウェル
１５０ Ｓｉ層
１６０ ＳｉＮ層
１７０ ＳＴＩ埋め込み用トレンチ
１７０ａ ＳＴＩ
１８０ ポリシリコンゲート
１９０ ソース／ドレイン領域
Claims (10)
- 半導体基板上に露光波長に応じた膜厚のフォトレジストを形成する工程と、
前記露光波長の光での露光により、第１ウェルの形成領域を開口したフォトレジストパターンを形成する工程と、
形成した前記フォトレジストパターンをマスクにして、イオン注入により前記第１ウェルを形成する工程と、
前記フォトレジストパターンの除去後、前記半導体基板上にエピタキシャル成長層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記露光をｉ線にて行うことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記エピタキシャル成長層を２０ｎｍから５００ｎｍ形成することを特徴とする請求項２記載の半導体装置の製造方法。
- 前記露光をＫｒＦエキシマレーザにて行うことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記エピタキシャル成長層を３００ｎｍから１μｍ形成することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記第１ウェルの上部のＰ型の前記半導体基板に形成される第２ウェルはＮ型不純物またはＰ型不純物のドープ領域であり、前記第１ウェルはＮ型不純物のドープ領域であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記エピタキシャル成長層を形成した後に、ＳＴＩを形成する工程を更に有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記フォトレジストを形成する工程の前に、ＳＴＩを形成する工程を更に有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記エピタキシャル成長層を４０Ｔｏｒｒの圧力下で、基板温度を７００℃とし、８０ＳＣＣＭ及び１０ＳＣＣＭのジグロルシランガス及び塩化水素ガスを用いて形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体基板上に形成された半導体層に形成された不純物ドープ領域または前記半導体層及び前記半導体基板の上部に形成された不純物ドープ領域からなるウェルと、
前記ウェルよりも深く形成されたディープウェルと、
を有し、
前記半導体層は前記ディープウェルの形成後の前記半導体基板上に形成されたエピタキシャル成長層を有することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006092043A JP2007266491A (ja) | 2006-03-29 | 2006-03-29 | 半導体装置の製造方法及び半導体装置 |
| US11/541,728 US8084340B2 (en) | 2006-03-29 | 2006-10-03 | Method of manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006092043A JP2007266491A (ja) | 2006-03-29 | 2006-03-29 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007266491A true JP2007266491A (ja) | 2007-10-11 |
Family
ID=38596137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006092043A Pending JP2007266491A (ja) | 2006-03-29 | 2006-03-29 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8084340B2 (ja) |
| JP (1) | JP2007266491A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891135B (zh) * | 2012-10-17 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件及其形成方法 |
| CN113206012B (zh) * | 2021-04-25 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 半导体器件的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330226A (ja) * | 1998-03-25 | 1999-11-30 | Samsung Electronics Co Ltd | 浅いトレンチアイソレ―ション方法 |
| JP2000311870A (ja) * | 1999-04-28 | 2000-11-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2004253633A (ja) * | 2003-02-20 | 2004-09-09 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| JP2005509273A (ja) * | 2001-05-04 | 2005-04-07 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 半導体プロセスおよび集積回路 |
| JP2006049897A (ja) * | 2004-07-30 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | 超薄ボディ電界効果トランジスタ（ｆｅｔ）デバイスの製造方法ならびにそれによって製造された超薄ボディｆｅｔデバイス（超薄ボディ超急峻レトログレード・ウェル（ｓｓｒｗ）ｆｅｔデバイス） |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199993A (ja) | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置 |
| US6962771B1 (en) * | 2000-10-13 | 2005-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene process |
| US6756616B2 (en) * | 2001-08-30 | 2004-06-29 | Micron Technology, Inc. | CMOS imager and method of formation |
| US6716709B1 (en) * | 2002-12-31 | 2004-04-06 | Texas Instruments Incorporated | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps |
| US6921934B2 (en) * | 2003-03-28 | 2005-07-26 | Micron Technology, Inc. | Double pinned photodiode for CMOS APS and method of formation |
| US7468537B2 (en) * | 2004-12-15 | 2008-12-23 | Texas Instruments Incorporated | Drain extended PMOS transistors and methods for making the same |
| US7829262B2 (en) * | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7785974B2 (en) * | 2006-06-26 | 2010-08-31 | Texas Instruments Incorporated | Methods of employing a thin oxide mask for high dose implants |
-
2006
- 2006-03-29 JP JP2006092043A patent/JP2007266491A/ja active Pending
- 2006-10-03 US US11/541,728 patent/US8084340B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330226A (ja) * | 1998-03-25 | 1999-11-30 | Samsung Electronics Co Ltd | 浅いトレンチアイソレ―ション方法 |
| JP2000311870A (ja) * | 1999-04-28 | 2000-11-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2005509273A (ja) * | 2001-05-04 | 2005-04-07 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 半導体プロセスおよび集積回路 |
| JP2004253633A (ja) * | 2003-02-20 | 2004-09-09 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| JP2006049897A (ja) * | 2004-07-30 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | 超薄ボディ電界効果トランジスタ（ｆｅｔ）デバイスの製造方法ならびにそれによって製造された超薄ボディｆｅｔデバイス（超薄ボディ超急峻レトログレード・ウェル（ｓｓｒｗ）ｆｅｔデバイス） |
Also Published As
| Publication number | Publication date |
|---|---|
| US8084340B2 (en) | 2011-12-27 |
| US20070232032A1 (en) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531438B2 (en) | Method of fabricating a recess channel transistor | |
| US20120309150A1 (en) | Method of fabricating semiconductor devices | |
| US7960286B2 (en) | Narrow channel width effect modification in a shallow trench isolation device | |
| US7323404B2 (en) | Field effect transistor and method of manufacturing the same | |
| JP2003179227A (ja) | 半導体装置及びその製造方法 | |
| KR100507856B1 (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| JP4383929B2 (ja) | フラッシュメモリ素子の高電圧トランジスタの製造方法 | |
| JP2007088138A (ja) | 半導体装置の製造方法 | |
| US6737315B2 (en) | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate | |
| JP2007266491A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007165817A (ja) | 半導体装置およびその製造方法 | |
| KR100850105B1 (ko) | 반도체장치의 제조방법 | |
| JP2006310484A (ja) | 半導体装置の製造方法 | |
| JP2004186359A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20050048774A1 (en) | Method for manufacturing semiconductor device | |
| JP4674940B2 (ja) | 半導体装置の製造方法 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| KR100945870B1 (ko) | 반도체 소자의 다층 배선 형성 방법 | |
| KR20070071544A (ko) | 반도체 소자의 형성 방법 | |
| KR20100088602A (ko) | 랜덤 액세스 메모리 장치에 대한 트렌치 캐패시터 누출을 감소시키는 방법 | |
| KR100667906B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH10209450A (ja) | 幅狭分離酸化膜プロセス | |
| KR20070095008A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP2004179445A (ja) | 半導体装置の製造方法 | |
| CN113782442A (zh) | FinFET的阈值电压调节方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |