JPH10209450A - 幅狭分離酸化膜プロセス - Google Patents
幅狭分離酸化膜プロセスInfo
- Publication number
- JPH10209450A JPH10209450A JP9352974A JP35297497A JPH10209450A JP H10209450 A JPH10209450 A JP H10209450A JP 9352974 A JP9352974 A JP 9352974A JP 35297497 A JP35297497 A JP 35297497A JP H10209450 A JPH10209450 A JP H10209450A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- field oxide
- layer
- spacer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 92
- 238000002955 isolation Methods 0.000 title claims description 7
- 230000008569 process Effects 0.000 title description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 42
- 239000002019 doping agent Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 22
- 239000007943 implant Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000002829 reductive effect Effects 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 150000004767 nitrides Chemical class 0.000 description 19
- 230000007704 transition Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 サブミクロン寸法の集積回路装置を製造する
場合に使用する改良した酸化膜分離処理技術を提供す
る。 【解決手段】 活性区域分離用に成長させたフィールド
酸化膜を使用する高性能ＣＭＯＳプロセスがフィールド
酸化膜によって占有されるチップ面積を減少させるため
にＬＤＤトランジスタ製造において使用される処理ステ
ップを利用する。スペーサ酸化物層の一部をポリシリコ
ンゲートの側部上に酸化物スペーサを形成するために使
用されるエッチングステップ期間中にフィールド酸化膜
上に不変のまま維持する。該維持されたスペーサ酸化物
層部分は、フィールド領域における全体的な酸化物の厚
さを増加させ、ソース領域及びドレイン領域の高度にド
ープされる部分を形成するために使用されるイオン注入
を実効的に阻止する。このことは、最初の製造ステップ
において、厚さを減少させ且つそれに対応して幅を減少
させた成長フィールド酸化膜を使用することを可能と
し、その際にフィールド酸化膜によって占有されるチッ
プ面積を減少させることを可能とする。
場合に使用する改良した酸化膜分離処理技術を提供す
る。 【解決手段】 活性区域分離用に成長させたフィールド
酸化膜を使用する高性能ＣＭＯＳプロセスがフィールド
酸化膜によって占有されるチップ面積を減少させるため
にＬＤＤトランジスタ製造において使用される処理ステ
ップを利用する。スペーサ酸化物層の一部をポリシリコ
ンゲートの側部上に酸化物スペーサを形成するために使
用されるエッチングステップ期間中にフィールド酸化膜
上に不変のまま維持する。該維持されたスペーサ酸化物
層部分は、フィールド領域における全体的な酸化物の厚
さを増加させ、ソース領域及びドレイン領域の高度にド
ープされる部分を形成するために使用されるイオン注入
を実効的に阻止する。このことは、最初の製造ステップ
において、厚さを減少させ且つそれに対応して幅を減少
させた成長フィールド酸化膜を使用することを可能と
し、その際にフィールド酸化膜によって占有されるチッ
プ面積を減少させることを可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、半導体装置
製造方法に関するものであって、更に詳細には、サブミ
クロン幾何学的形状の集積回路装置を製造する場合に使
用される酸化膜分離処理技術に関するものである。
製造方法に関するものであって、更に詳細には、サブミ
クロン幾何学的形状の集積回路装置を製造する場合に使
用される酸化膜分離処理技術に関するものである。
【０００２】
【従来の技術】過去２０年において、大規模集積化（Ｖ
ＬＳＩ）処理技術は増加し続けるチップの集積度及びレ
イアウト設計基準の減少と共に何世代もの発展を遂げて
いる。集積回路（ＩＣ）装置の製造にとって基本的なこ
とは、親指の爪ほどの寸法のシリコンのチップ表面上に
極めて多数の分離された活性区域を製造することであ
り、各活性区域は、典型的に、１個又はそれ以上のトラ
ンジスタ要素のサイト即ち部位である。単一のチップ
は、１００万のトランジスタ及び数千個の活性区域を超
えるものを包含することが可能である。勿論、多数のこ
のようなチップは、大きなシリコンウエハの別々である
が一体的な部分として並列して同時的に製造される。今
日の製造施設（「Ｆａｂｓ」）は、８インチ直径のウエ
ハを処理する用意がなされている。
ＬＳＩ）処理技術は増加し続けるチップの集積度及びレ
イアウト設計基準の減少と共に何世代もの発展を遂げて
いる。集積回路（ＩＣ）装置の製造にとって基本的なこ
とは、親指の爪ほどの寸法のシリコンのチップ表面上に
極めて多数の分離された活性区域を製造することであ
り、各活性区域は、典型的に、１個又はそれ以上のトラ
ンジスタ要素のサイト即ち部位である。単一のチップ
は、１００万のトランジスタ及び数千個の活性区域を超
えるものを包含することが可能である。勿論、多数のこ
のようなチップは、大きなシリコンウエハの別々である
が一体的な部分として並列して同時的に製造される。今
日の製造施設（「Ｆａｂｓ」）は、８インチ直径のウエ
ハを処理する用意がなされている。
【０００３】今日使用されている従来の処理技術の中で
顕著なものは、相補的なＰチャンネル及びＮチャンネル
金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）が同一のチップ上において製造され且つ相互接続さ
れる種々のＣＭＯＳプロセスである。今日の技術水準プ
ロセスは０．３ミクロンを僅かに下回る特徴寸法（例え
ば、ゲート幅）を達成している。本発明は、特に、この
ような高性能のＣＭＯＳプロセスに対して適用可能なも
のであるが、その他の従来のＭＯＳプロセスにも有用な
場合がある。
顕著なものは、相補的なＰチャンネル及びＮチャンネル
金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）が同一のチップ上において製造され且つ相互接続さ
れる種々のＣＭＯＳプロセスである。今日の技術水準プ
ロセスは０．３ミクロンを僅かに下回る特徴寸法（例え
ば、ゲート幅）を達成している。本発明は、特に、この
ような高性能のＣＭＯＳプロセスに対して適用可能なも
のであるが、その他の従来のＭＯＳプロセスにも有用な
場合がある。
【０００４】このようなＭＯＳプロセスの共通の特徴
は、シリコンチップ上の隣接する活性区域を分離するた
めに二酸化シリコン（「酸化物」）からなる厚い層を使
用することである。１つの一般的な酸化物分離技術にお
いては、スタンダードのマスキング技術を使用して「フ
ィールド酸化膜」からなる厚いリボンを選択した区域に
成長させる。今日の進化したプロセス技術は、従来のイ
オン注入ステップ期間中にフィールド酸化膜下側のシリ
コン内へのドーパントの侵入を阻止するために特定した
最小厚さのフィールド酸化膜に依存するものである。イ
オン注入は、活性区域内にトランジスタのソース領域及
びドレイン領域を形成するためにシリコン内に燐及びボ
ロン等のドーパントを導入するために使用される。この
ようなドーパントによるフィールド酸化膜の通り抜け
は、隣りの活性区域におけるトランジスタを短絡させ、
従ってフィールド酸化膜の分離機能を阻害し且つ実効的
に動作可能なＩＣ装置の製造を阻止することとなる。
は、シリコンチップ上の隣接する活性区域を分離するた
めに二酸化シリコン（「酸化物」）からなる厚い層を使
用することである。１つの一般的な酸化物分離技術にお
いては、スタンダードのマスキング技術を使用して「フ
ィールド酸化膜」からなる厚いリボンを選択した区域に
成長させる。今日の進化したプロセス技術は、従来のイ
オン注入ステップ期間中にフィールド酸化膜下側のシリ
コン内へのドーパントの侵入を阻止するために特定した
最小厚さのフィールド酸化膜に依存するものである。イ
オン注入は、活性区域内にトランジスタのソース領域及
びドレイン領域を形成するためにシリコン内に燐及びボ
ロン等のドーパントを導入するために使用される。この
ようなドーパントによるフィールド酸化膜の通り抜け
は、隣りの活性区域におけるトランジスタを短絡させ、
従ってフィールド酸化膜の分離機能を阻害し且つ実効的
に動作可能なＩＣ装置の製造を阻止することとなる。
【０００５】フィールド酸化膜に対する最小厚さはドー
パントの通り抜けを防止するために必要なものであるの
で、サブミクロン特徴寸法プロセスにおいて比較的高い
集積度を達成する場合にはフィールド酸化膜が限定要因
となる。この問題は、部分的には、酸化物がシリコン表
面上に成長される場合に横方向に広がり、端部における
よりも中間部において一層厚いフィールド酸化膜を形成
させるという酸化物成長の本来的な特性に起因してい
る。フィールド酸化膜の各側部上のテーパーの付いた部
分は、「遷移ゾーン」を構成し、それは貴重なシリコン
面積を浪費することとなる。
パントの通り抜けを防止するために必要なものであるの
で、サブミクロン特徴寸法プロセスにおいて比較的高い
集積度を達成する場合にはフィールド酸化膜が限定要因
となる。この問題は、部分的には、酸化物がシリコン表
面上に成長される場合に横方向に広がり、端部における
よりも中間部において一層厚いフィールド酸化膜を形成
させるという酸化物成長の本来的な特性に起因してい
る。フィールド酸化膜の各側部上のテーパーの付いた部
分は、「遷移ゾーン」を構成し、それは貴重なシリコン
面積を浪費することとなる。
【０００６】別の１つの方法は、エッチングしたトレン
チ即ち溝内に分離酸化物を付着形成させることであり、
それは隣接する活性区域を分離する深さが深く且つ幅狭
の酸化物の壁を製造することを可能とする。然しなが
ら、この技術はそれ自身の特有の製造上及び機能上の問
題を有している。
チ即ち溝内に分離酸化物を付着形成させることであり、
それは隣接する活性区域を分離する深さが深く且つ幅狭
の酸化物の壁を製造することを可能とする。然しなが
ら、この技術はそれ自身の特有の製造上及び機能上の問
題を有している。
【０００７】従って、イオン注入期間中にドーパントの
通り抜けを防止するためにフィールド区域内において充
分な酸化物の厚さを維持しながら比較的幅狭の分離酸化
膜として成長させた酸化物を使用することが可能である
ことが望ましい。
通り抜けを防止するためにフィールド区域内において充
分な酸化物の厚さを維持しながら比較的幅狭の分離酸化
膜として成長させた酸化物を使用することが可能である
ことが望ましい。
【０００８】本発明によって達成される改良を完全に理
解するために、成長させたフィールド酸化膜を使用する
従来のプロセスにおける関連するステップを示した図１
−５を参照して以下に説明を行なう。図１を参照する
と、製造プロセスにおける初期の段階においてのＩＣチ
ップ１０の小さな上側部分を断面で示してある。チップ
１０はシリコン基板１２を有しており、それは、典型的
に、その中にトランジスタ領域を形成することを可能と
するように容易にカウンタドープすることが可能である
ように軽度にドープされている。例えば、基板１２は８
Ω・ｃｍ固有抵抗の単結晶シリコンとすることが可能で
ある。一方、基板１２は高度にドープした下側部分（不
図示）とその上側部分において軽度にドープしたエピタ
キシャル層を有することが可能であり、それを図１に示
してある。尚、基板１２に関しては、図を見やすくする
ためにクロスハッチングを省略してある。
解するために、成長させたフィールド酸化膜を使用する
従来のプロセスにおける関連するステップを示した図１
−５を参照して以下に説明を行なう。図１を参照する
と、製造プロセスにおける初期の段階においてのＩＣチ
ップ１０の小さな上側部分を断面で示してある。チップ
１０はシリコン基板１２を有しており、それは、典型的
に、その中にトランジスタ領域を形成することを可能と
するように容易にカウンタドープすることが可能である
ように軽度にドープされている。例えば、基板１２は８
Ω・ｃｍ固有抵抗の単結晶シリコンとすることが可能で
ある。一方、基板１２は高度にドープした下側部分（不
図示）とその上側部分において軽度にドープしたエピタ
キシャル層を有することが可能であり、それを図１に示
してある。尚、基板１２に関しては、図を見やすくする
ためにクロスハッチングを省略してある。
【０００９】ＣＭＯＳプロセスにおいて、相補的導電型
のウエルを基板の上側部分に設ける。チップ１０上の離
散した位置において非常に多数のＰチャンネル及びＮチ
ャンネルＭＯＳトランジスタを製造することを可能とす
べく多数のこのようなウエルが配列されている。ＣＭＯ
Ｓプロセスの例においては、このような１つのウエルの
上側部分が図１において示されている。ウエルがＮ型で
あるか又はＰ型であるかに拘らずに、以下に説明する処
理ステップは実質的に同一のものであるが、反対の導電
型のウエルの対応する領域においては反対の導電型のド
ーパントを使用する。説明の便宜上、図１−５の説明で
は、Ｐ型ウエルにおいて製造が行なわれ、Ｎチャンネル
トランジスタが形成されるものと仮定する。尚、「Ｎチ
ャンネルトランジスタ」とはＮ型のソース領域とドレイ
ン領域とを有するＭＯＳＦＥＴのことであり、且つ「Ｐ
チャンネルトランジスタ」とはＰ型ソース領域とドレイ
ン領域とを有するＭＯＳＦＥＴのことである。
のウエルを基板の上側部分に設ける。チップ１０上の離
散した位置において非常に多数のＰチャンネル及びＮチ
ャンネルＭＯＳトランジスタを製造することを可能とす
べく多数のこのようなウエルが配列されている。ＣＭＯ
Ｓプロセスの例においては、このような１つのウエルの
上側部分が図１において示されている。ウエルがＮ型で
あるか又はＰ型であるかに拘らずに、以下に説明する処
理ステップは実質的に同一のものであるが、反対の導電
型のウエルの対応する領域においては反対の導電型のド
ーパントを使用する。説明の便宜上、図１−５の説明で
は、Ｐ型ウエルにおいて製造が行なわれ、Ｎチャンネル
トランジスタが形成されるものと仮定する。尚、「Ｎチ
ャンネルトランジスタ」とはＮ型のソース領域とドレイ
ン領域とを有するＭＯＳＦＥＴのことであり、且つ「Ｐ
チャンネルトランジスタ」とはＰ型ソース領域とドレイ
ン領域とを有するＭＯＳＦＥＴのことである。
【００１０】好適にはシリコン基板１２の上表面の熱酸
化によってチップ１０上に薄い酸化物層１４を設ける。
例えば、酸化物１４は約１５０Åの厚さへ成長させるこ
とが可能である。この酸化物層１４の上に窒化シリコン
層１６及び１７を設け、それらは従来のホトリソグラフ
ィ技術を使用して単一の付着形成した窒化物層から形成
する。窒化物層１６及び１７は基板１２の上側部分内に
活性区域を画定するために使用されるこのような多数の
層のうちの２つである。
化によってチップ１０上に薄い酸化物層１４を設ける。
例えば、酸化物１４は約１５０Åの厚さへ成長させるこ
とが可能である。この酸化物層１４の上に窒化シリコン
層１６及び１７を設け、それらは従来のホトリソグラフ
ィ技術を使用して単一の付着形成した窒化物層から形成
する。窒化物層１６及び１７は基板１２の上側部分内に
活性区域を画定するために使用されるこのような多数の
層のうちの２つである。
【００１１】今日のホトリソグラフィは半導体基板の表
面上に精密な位置にパターン化した層を形成するために
一連のマスキング及び化学的処理ステップを使用する。
以下の説明は、このような一般的に使用されるホトリソ
グラフィの一般的説明であって、それは公知であるから
例示する必要性はない。このような多数の個別的なチッ
プを含むウエハ上の１個の「ダイ」即ち「チップ」に対
応する画像は一種の光学的プレートである「レチクル」
内に含まれている。紫外線（ＵＶ）が該レチクルを通過
し且つ例えば５対１の縮少率で寸法が光学的に減少され
る。その光は１個のチップ位置と整合しているウエハ上
にフォーカスされ且つ該ウエハ上に付着形成されている
薄いＵＶ感光性のホトレジスト層を露光する。該光は該
ホトレジストの露光された部分を化学的に変化させる。
現像処理に続いて、該ホトレジストの未露光部分を化学
的に除去し、ウエハの表面上に高分解能ホトレジストマ
スクを残存させる。この露光プロセスは、現像及び選択
的除去ステップの前に、各チップ位置に対してステッピ
ング操作により繰返し行なわれる。当業者にとって公知
のように、各ホトレジストマスクを一連のこのようなマ
スキング操作と精密に整合させることは機能的装置を得
るために必要である。処理技術が進化するに従い、マス
ク不整合許容値は、今日サブミクロン範囲内のものであ
る特徴寸法が減少するに従い厳しいものとなっている。
面上に精密な位置にパターン化した層を形成するために
一連のマスキング及び化学的処理ステップを使用する。
以下の説明は、このような一般的に使用されるホトリソ
グラフィの一般的説明であって、それは公知であるから
例示する必要性はない。このような多数の個別的なチッ
プを含むウエハ上の１個の「ダイ」即ち「チップ」に対
応する画像は一種の光学的プレートである「レチクル」
内に含まれている。紫外線（ＵＶ）が該レチクルを通過
し且つ例えば５対１の縮少率で寸法が光学的に減少され
る。その光は１個のチップ位置と整合しているウエハ上
にフォーカスされ且つ該ウエハ上に付着形成されている
薄いＵＶ感光性のホトレジスト層を露光する。該光は該
ホトレジストの露光された部分を化学的に変化させる。
現像処理に続いて、該ホトレジストの未露光部分を化学
的に除去し、ウエハの表面上に高分解能ホトレジストマ
スクを残存させる。この露光プロセスは、現像及び選択
的除去ステップの前に、各チップ位置に対してステッピ
ング操作により繰返し行なわれる。当業者にとって公知
のように、各ホトレジストマスクを一連のこのようなマ
スキング操作と精密に整合させることは機能的装置を得
るために必要である。処理技術が進化するに従い、マス
ク不整合許容値は、今日サブミクロン範囲内のものであ
る特徴寸法が減少するに従い厳しいものとなっている。
【００１２】図２を参照すると、上表面パターンの一例
が例示されている。図示したシリコンチップの小さな面
積において、窒化物層１６は正方形の形状をとってい
る。部分的のみ示してある窒化物層１７も正方形とする
か、又はレイアウトの必要性に従ってその他の形状とす
ることが可能である。活性区域１８はより大きな正方形
の窒化物層１６の輪郭内に閉じ込められた点線で正方形
として図２において示してある。活性区域１８の実際の
端部は後の処理において形成されるフィールド酸化膜に
よって画定される。従って、この点線の正方形は以下に
説明する爾後のフィールド酸化膜の形成に続いて活性区
域１８が存在することを単に例示的に示すために図２内
に含まれているに過ぎない。
が例示されている。図示したシリコンチップの小さな面
積において、窒化物層１６は正方形の形状をとってい
る。部分的のみ示してある窒化物層１７も正方形とする
か、又はレイアウトの必要性に従ってその他の形状とす
ることが可能である。活性区域１８はより大きな正方形
の窒化物層１６の輪郭内に閉じ込められた点線で正方形
として図２において示してある。活性区域１８の実際の
端部は後の処理において形成されるフィールド酸化膜に
よって画定される。従って、この点線の正方形は以下に
説明する爾後のフィールド酸化膜の形成に続いて活性区
域１８が存在することを単に例示的に示すために図２内
に含まれているに過ぎない。
【００１３】図３において、図１に示した段階に続く一
連の処理ステップの後のシリコンチップ１０の部分が示
されている。そのシーケンスにおける主要なステップ
は、かなりの期間にわたる熱酸化ステップであり、それ
は、初期的に、窒化物層１６及び１７及び図面中には示
していないその他の同様の窒化物層によって被覆されて
いない区域内においてシリコンチップの表面上に二酸化
シリコンを成長させる。熱酸化が進行するに従い、酸化
物は窒化シリコン層の端部下側において横方向に成長
し、該端部を上側へ持ち上げる傾向となる。このこと
は、酸素が窒化物層の端部下側において横方向に且つ薄
い酸化物層１４を介して下方向へ下側に存在するシリコ
ン表面内へ入り込み、そこで酸化反応が発生するからで
ある。酸化物層の成長が所望の厚さ（例えば、４０００
Å）に到達すると熱酸化ステップが停止される。次い
で、窒化物層及びその下側に存在する薄い酸化物層１４
を従来のエッチング技術を使用して剥離し、図３に示し
た構造に到達する。
連の処理ステップの後のシリコンチップ１０の部分が示
されている。そのシーケンスにおける主要なステップ
は、かなりの期間にわたる熱酸化ステップであり、それ
は、初期的に、窒化物層１６及び１７及び図面中には示
していないその他の同様の窒化物層によって被覆されて
いない区域内においてシリコンチップの表面上に二酸化
シリコンを成長させる。熱酸化が進行するに従い、酸化
物は窒化シリコン層の端部下側において横方向に成長
し、該端部を上側へ持ち上げる傾向となる。このこと
は、酸素が窒化物層の端部下側において横方向に且つ薄
い酸化物層１４を介して下方向へ下側に存在するシリコ
ン表面内へ入り込み、そこで酸化反応が発生するからで
ある。酸化物層の成長が所望の厚さ（例えば、４０００
Å）に到達すると熱酸化ステップが停止される。次い
で、窒化物層及びその下側に存在する薄い酸化物層１４
を従来のエッチング技術を使用して剥離し、図３に示し
た構造に到達する。
【００１４】このような処理ステップの後に、図３に示
した断面形状を有する厚いフィールド酸化物層２０を設
ける。このフィールド酸化膜２０はテーパーの付いた端
部部分即ち遷移ゾーンＴを有しており、それは厚い中間
部分Ｆから活性区域の境界を画定する点へ延在してい
る。上表面パターンの視覚的理解を与えるために、この
遷移ゾーンＴを図２における点線輪郭内に閉じ込められ
た陰線を付けた区域として示してある。遷移ゾーンＴの
尖った端部が例えば正方形の活性区域１８のような活性
区域の境界を画定する。典型的に、各遷移ゾーンＴの幅
は、最大フィールド酸化膜厚さにほぼ等しく、それは、
この場合において、約４０００Åである。図２ａを参照
すると、図２における断面線の位置に対応してラインチ
ャートが示されている。図２ａは遷移ゾーンＴ、完全な
厚さのフィールド酸化膜部分Ｆ、及び記号Ａを付した活
性区域１８の位置を示している。図２ａはシリコン表面
のかなり大きな部分が遷移ゾーンＴに対して割り当てら
れている事実を示している。
した断面形状を有する厚いフィールド酸化物層２０を設
ける。このフィールド酸化膜２０はテーパーの付いた端
部部分即ち遷移ゾーンＴを有しており、それは厚い中間
部分Ｆから活性区域の境界を画定する点へ延在してい
る。上表面パターンの視覚的理解を与えるために、この
遷移ゾーンＴを図２における点線輪郭内に閉じ込められ
た陰線を付けた区域として示してある。遷移ゾーンＴの
尖った端部が例えば正方形の活性区域１８のような活性
区域の境界を画定する。典型的に、各遷移ゾーンＴの幅
は、最大フィールド酸化膜厚さにほぼ等しく、それは、
この場合において、約４０００Åである。図２ａを参照
すると、図２における断面線の位置に対応してラインチ
ャートが示されている。図２ａは遷移ゾーンＴ、完全な
厚さのフィールド酸化膜部分Ｆ、及び記号Ａを付した活
性区域１８の位置を示している。図２ａはシリコン表面
のかなり大きな部分が遷移ゾーンＴに対して割り当てら
れている事実を示している。
【００１５】再度図３を参照すると、点で示したドープ
した領域２２がフィールド酸化膜２０の直下に存在して
いる。このドープした領域２２はチャンネルストップと
呼ばれるものであって、その名前が示す通り、ＩＣ装置
の動作期間中にフィールド酸化膜２０の直下のシリコン
の導電型が不所望に反転することを防止する。Ｐ型ウエ
ルの例においては、フィールド酸化膜２０上を通過する
ゲート相互接続層（不図示）がＮチャンネルＭＯＳＦＥ
Ｔがターンオンするのと殆ど同一の態様でフィールド酸
化膜下側において電子からなる導電性チャンネルを誘起
する可能性がある。チャンネルストップが存在しない場
合には、このような上側に存在するゲート相互接続層が
通常のゲートレベルを超えるような過渡的な電圧を担持
している場合に、フィールド酸化膜の下側においてこの
ような不所望のチャンネルが発生する場合がある。この
ような不所望のチャンネルの発生を防止するために、フ
ィールド酸化膜２０の直下においてＰ型ドーピングが増
加されている。典型的に、このことは、フィールド酸化
膜を成長させる前に、窒化物層によって被覆されていな
いシリコン表面の部分内に比較的に高度のドーズのボロ
ン原子を導入するためのボロンイオン注入ステップによ
って達成される。この点に関しては図１を参照するとよ
い。好適には、二フッ化硼素（ＢＦ2 ）分子を薄い酸化
物層１４を介してイオン注入させ、一方比較的厚い窒化
物層１６，１７は該分子が通り抜けて下側のシリコン内
へ導入させることを阻止するために使用される。
した領域２２がフィールド酸化膜２０の直下に存在して
いる。このドープした領域２２はチャンネルストップと
呼ばれるものであって、その名前が示す通り、ＩＣ装置
の動作期間中にフィールド酸化膜２０の直下のシリコン
の導電型が不所望に反転することを防止する。Ｐ型ウエ
ルの例においては、フィールド酸化膜２０上を通過する
ゲート相互接続層（不図示）がＮチャンネルＭＯＳＦＥ
Ｔがターンオンするのと殆ど同一の態様でフィールド酸
化膜下側において電子からなる導電性チャンネルを誘起
する可能性がある。チャンネルストップが存在しない場
合には、このような上側に存在するゲート相互接続層が
通常のゲートレベルを超えるような過渡的な電圧を担持
している場合に、フィールド酸化膜の下側においてこの
ような不所望のチャンネルが発生する場合がある。この
ような不所望のチャンネルの発生を防止するために、フ
ィールド酸化膜２０の直下においてＰ型ドーピングが増
加されている。典型的に、このことは、フィールド酸化
膜を成長させる前に、窒化物層によって被覆されていな
いシリコン表面の部分内に比較的に高度のドーズのボロ
ン原子を導入するためのボロンイオン注入ステップによ
って達成される。この点に関しては図１を参照するとよ
い。好適には、二フッ化硼素（ＢＦ2 ）分子を薄い酸化
物層１４を介してイオン注入させ、一方比較的厚い窒化
物層１６，１７は該分子が通り抜けて下側のシリコン内
へ導入させることを阻止するために使用される。
【００１６】図４を参照すると、処理中のチップ１０の
一部を製造プロセスにおける後の段階において示してあ
る。この段階に到達するステップとしては、薄いゲート
酸化物層２４の成長、導電性多結晶シリコン（ポリシリ
コン）ゲート層２６の形成、及びチップ１０の全表面上
への約１５００Å乃至２０００Åの厚さの二酸化シリコ
ン層２８の付着形成を包含している。今日の高性能ＣＭ
ＯＳプロセスにおけるゲート酸化物層２４の厚さは１０
０Å以下であり、且つ、典型的に、殆どの進化したプロ
セスの場合には約７０Åである。図面を分かり易くする
ために、ゲート酸化物層２４の相対的な厚さを誇張して
示してある。ポリシリコンゲート２６は、このような進
化したプロセスの場合には、典型的に、約３０００Åの
厚さ（即ち、高さ）及び３０００Åの幅である。
一部を製造プロセスにおける後の段階において示してあ
る。この段階に到達するステップとしては、薄いゲート
酸化物層２４の成長、導電性多結晶シリコン（ポリシリ
コン）ゲート層２６の形成、及びチップ１０の全表面上
への約１５００Å乃至２０００Åの厚さの二酸化シリコ
ン層２８の付着形成を包含している。今日の高性能ＣＭ
ＯＳプロセスにおけるゲート酸化物層２４の厚さは１０
０Å以下であり、且つ、典型的に、殆どの進化したプロ
セスの場合には約７０Åである。図面を分かり易くする
ために、ゲート酸化物層２４の相対的な厚さを誇張して
示してある。ポリシリコンゲート２６は、このような進
化したプロセスの場合には、典型的に、約３０００Åの
厚さ（即ち、高さ）及び３０００Åの幅である。
【００１７】酸化物層２８を付着形成する前に、軽度に
ドープしたトランジスタ領域３０及び３２をイオン注入
ステップによって形成する。Ｐ型ウエル内において、製
造中のトランジスタはＮチャンネルＭＯＳＦＥＴであ
り、その場合には、ゲート２６と自己整合させた状態で
あるドーズの燐イオンを注入させる。典型的なドーズは
注入エネルギが３０ＫｅＶにおいて２×１０13イオン数
／ｃｍ2 である。そのようにして形成されたＮ型領域３
０及び３２を、基板１２の上表面から僅かな深さへドラ
イブ即ち駆動された状態で示してあるが、実際には、こ
のようなドライブステップは本プロセスにおける後の段
階におけるまで行なわれることはない。ドライブされる
と、軽度にドープした領域３０及び３２はゲート２６の
端部下側に僅かに延在し且つそれらの間にチャンネルを
画定する。０．３ミクロン（即ち、３０００Å）のゲー
トの場合には、チャンネル長は、勿論、ゲート２６下側
の僅かな領域３０及び３２の横方向拡散のために、０．
３ミクロンよりも僅かに小さいものである。
ドープしたトランジスタ領域３０及び３２をイオン注入
ステップによって形成する。Ｐ型ウエル内において、製
造中のトランジスタはＮチャンネルＭＯＳＦＥＴであ
り、その場合には、ゲート２６と自己整合させた状態で
あるドーズの燐イオンを注入させる。典型的なドーズは
注入エネルギが３０ＫｅＶにおいて２×１０13イオン数
／ｃｍ2 である。そのようにして形成されたＮ型領域３
０及び３２を、基板１２の上表面から僅かな深さへドラ
イブ即ち駆動された状態で示してあるが、実際には、こ
のようなドライブステップは本プロセスにおける後の段
階におけるまで行なわれることはない。ドライブされる
と、軽度にドープした領域３０及び３２はゲート２６の
端部下側に僅かに延在し且つそれらの間にチャンネルを
画定する。０．３ミクロン（即ち、３０００Å）のゲー
トの場合には、チャンネル長は、勿論、ゲート２６下側
の僅かな領域３０及び３２の横方向拡散のために、０．
３ミクロンよりも僅かに小さいものである。
【００１８】図３及び４の段階の間において実施される
多数の従来のエッチング及びクリーニングステップの結
果として、フィールド酸化膜２０の形状及び厚さが変化
する。フィールド酸化膜の中央部における最大厚さは４
０００Åから３０００Å以下に減少しており多分２５０
０Å程度に減少している。又、遷移ゾーンＴの各々の上
表面の輪郭は大略凸状形状から「バードビーク」特性と
呼ばれる凹状形状へ変化する。
多数の従来のエッチング及びクリーニングステップの結
果として、フィールド酸化膜２０の形状及び厚さが変化
する。フィールド酸化膜の中央部における最大厚さは４
０００Åから３０００Å以下に減少しており多分２５０
０Å程度に減少している。又、遷移ゾーンＴの各々の上
表面の輪郭は大略凸状形状から「バードビーク」特性と
呼ばれる凹状形状へ変化する。
【００１９】次に、図５を参照すると、酸化物２８の部
分的除去及び付加的なイオン注入ステップを行なった後
のチップ１０が示されている。従来の異方性エッチング
ステップを使用して、図５に示したように、酸化物スペ
ーサ３４及び３６を除いて、図４の酸化物層２８を実質
的に除去する。付着形成された場合に酸化物層２８は下
側に存在する構成体の表面に対してかなり一様な厚さで
適合的に、形成される。従って、酸化物層２８が異方性
エッチングによって除去されると、それは垂直方向にお
いて比較的一定の割合でエッチングが行なわれる。この
現象を利用して、酸化物スペーサ３４及び３６を除いて
酸化物層２８の全ての部分が除去された場合にエッチン
グを停止することが可能である。実際上、フィールド酸
化膜２０に隣接するゲート酸化膜２４の部分がエッチン
グ除去されて下側に存在する基板１２のシリコン表面を
露出させる時点において、酸化物がポリシリコン層２６
の上部から取り除かれたすぐ後に異方性エッチングを停
止させる。
分的除去及び付加的なイオン注入ステップを行なった後
のチップ１０が示されている。従来の異方性エッチング
ステップを使用して、図５に示したように、酸化物スペ
ーサ３４及び３６を除いて、図４の酸化物層２８を実質
的に除去する。付着形成された場合に酸化物層２８は下
側に存在する構成体の表面に対してかなり一様な厚さで
適合的に、形成される。従って、酸化物層２８が異方性
エッチングによって除去されると、それは垂直方向にお
いて比較的一定の割合でエッチングが行なわれる。この
現象を利用して、酸化物スペーサ３４及び３６を除いて
酸化物層２８の全ての部分が除去された場合にエッチン
グを停止することが可能である。実際上、フィールド酸
化膜２０に隣接するゲート酸化膜２４の部分がエッチン
グ除去されて下側に存在する基板１２のシリコン表面を
露出させる時点において、酸化物がポリシリコン層２６
の上部から取り除かれたすぐ後に異方性エッチングを停
止させる。
【００２０】次いで、図示したＮチャンネルトランジス
タの例の場合には、比較的高度の燐イオン注入ステップ
を実施して、高度にドープした領域３８及び４０を形成
する。好適には、二重注入物を使用して、燐と砒素原子
を相次ぐステップで注入させ、その場合に両方ともＮ型
ドーパントであるが異なる原子量のものである。典型的
な燐ドーズは注入エネルギ３０ＫｅＶにおいて５×１０
14イオン数／ｃｍ2 であり、且つ典型的な砒素ドーズは
注入エネルギ３０ＫｅＶにおいて５×１０15イオン数／
ｃｍ2 である。ドライブイン手順を実施した後の最終的
な装置において、該燐は表面から約７００ÅにおいてＰ
Ｎ接合深さを画定し、一方砒素は約３００Åの最大深さ
に到達する。非常に高い砒素ドーピング濃度（シリコン
におけるほぼ固溶限界）がＮ型のソース領域及びドレイ
ン領域内に非常に低い固有抵抗を与える。接合を画定す
る燐ドーパントが空乏層（即ち、動作期間中にＰＮ接合
の両側における電荷が枯渇される層）が通常の動作電圧
条件下において砒素をドープした領域へ到達するを防止
することによって比較的低いリーク電流を達成してい
る。
タの例の場合には、比較的高度の燐イオン注入ステップ
を実施して、高度にドープした領域３８及び４０を形成
する。好適には、二重注入物を使用して、燐と砒素原子
を相次ぐステップで注入させ、その場合に両方ともＮ型
ドーパントであるが異なる原子量のものである。典型的
な燐ドーズは注入エネルギ３０ＫｅＶにおいて５×１０
14イオン数／ｃｍ2 であり、且つ典型的な砒素ドーズは
注入エネルギ３０ＫｅＶにおいて５×１０15イオン数／
ｃｍ2 である。ドライブイン手順を実施した後の最終的
な装置において、該燐は表面から約７００ÅにおいてＰ
Ｎ接合深さを画定し、一方砒素は約３００Åの最大深さ
に到達する。非常に高い砒素ドーピング濃度（シリコン
におけるほぼ固溶限界）がＮ型のソース領域及びドレイ
ン領域内に非常に低い固有抵抗を与える。接合を画定す
る燐ドーパントが空乏層（即ち、動作期間中にＰＮ接合
の両側における電荷が枯渇される層）が通常の動作電圧
条件下において砒素をドープした領域へ到達するを防止
することによって比較的低いリーク電流を達成してい
る。
【００２１】高度にドープした領域３８及び４０は夫々
の軽度にドープした領域３０及び３２とオーバーラップ
しており、従って実効的に、各トランジスタに対して１
つのソース領域（例えば、結合領域３０及び３８）及び
１つのドレイン領域（例えば、結合領域３２及び４０）
が設けられる。この技術はＭＯＳ集積回路の製造におい
て現在スタンダードなものとなっており且つ軽度にドー
プしたドレイン（ＬＤＤ）プロセスとして知られてい
る。当業者にとって明らかなように、ＬＤＤプロセスは
過去において使用されたプロセスの一様にドープしたソ
ース領域及びドレイン領域の特性を有するトランジスタ
と比較して、より高い利得及びその他の性能上の改善を
有するＭＯＳＦＥＴを提供するために使用されている。
更に、ＣＭＯＳ装置においては、ソース領域及びドレイ
ン領域を形成するために軽度及び高度のドーズのボロン
が使用されるステップの同様のシーケンスを使用して、
Ｎ型ウエル内にＰチャンネルＬＤＤトランジスタを形成
する。
の軽度にドープした領域３０及び３２とオーバーラップ
しており、従って実効的に、各トランジスタに対して１
つのソース領域（例えば、結合領域３０及び３８）及び
１つのドレイン領域（例えば、結合領域３２及び４０）
が設けられる。この技術はＭＯＳ集積回路の製造におい
て現在スタンダードなものとなっており且つ軽度にドー
プしたドレイン（ＬＤＤ）プロセスとして知られてい
る。当業者にとって明らかなように、ＬＤＤプロセスは
過去において使用されたプロセスの一様にドープしたソ
ース領域及びドレイン領域の特性を有するトランジスタ
と比較して、より高い利得及びその他の性能上の改善を
有するＭＯＳＦＥＴを提供するために使用されている。
更に、ＣＭＯＳ装置においては、ソース領域及びドレイ
ン領域を形成するために軽度及び高度のドーズのボロン
が使用されるステップの同様のシーケンスを使用して、
Ｎ型ウエル内にＰチャンネルＬＤＤトランジスタを形成
する。
【００２２】図５はソース領域及びドレイン領域の軽度
にドープした部分と高度にドープした部分との間で深さ
が異なることを示しているが、単にドーピング濃度の差
を理解することを容易とするためにそのように示してあ
るに過ぎない。実際上は、軽度にドープした部分と高度
にドープした部分との深さは区別不可能な場合があり、
両方がシリコン表面下側約５００Å乃至約７００Åの深
さにわたる場合がある。又、この最終的なＰＮ接合深さ
は前述したドライブイン手順が実施された後になるまで
到達することはない。ドライブイン手順は、好適には、
酸化物「リフロー（再流動）」手順の一部として実施さ
れ、その場合に、後に付着形成した酸化物層（不図示）
を比較的高温度に加熱させ、それにより、下側に存在す
る導電層及び絶縁層のパターンによって発生された表面
の不規則性を実質的に滑らかなものとさせる。
にドープした部分と高度にドープした部分との間で深さ
が異なることを示しているが、単にドーピング濃度の差
を理解することを容易とするためにそのように示してあ
るに過ぎない。実際上は、軽度にドープした部分と高度
にドープした部分との深さは区別不可能な場合があり、
両方がシリコン表面下側約５００Å乃至約７００Åの深
さにわたる場合がある。又、この最終的なＰＮ接合深さ
は前述したドライブイン手順が実施された後になるまで
到達することはない。ドライブイン手順は、好適には、
酸化物「リフロー（再流動）」手順の一部として実施さ
れ、その場合に、後に付着形成した酸化物層（不図示）
を比較的高温度に加熱させ、それにより、下側に存在す
る導電層及び絶縁層のパターンによって発生された表面
の不規則性を実質的に滑らかなものとさせる。
【００２３】上述したプロセスは、図５に示したソース
領域及びドレイン領域の高度にドープした部分３８及び
４０を形成するために使用される高度のイオン注入ドー
ズを阻止するためにフィールド酸化膜２０の中間部分に
おいて少なくとも約２５００Åの最終的な酸化物厚さを
必要とすることが理解される。フィールド酸化膜２０は
処理の過程におけるスタンダードのエッチング及びクリ
ーニングステップの結果として厚さが減少されるので、
図５の段階において高度のイオン注入ドーズが付与され
る場合に酸化物の最小厚さ２５００Åを確保するために
図３において示したような約４０００Åの酸化物で開始
するのが標準的な手順であった。図３に示したような４
０００Åの厚さのフィールド酸化物層２０の形成は横方
向の酸化物成長によって比較的幅広の遷移ゾーンＴを発
生させるので、この技術は特に今日の技術水準のサブミ
クロンプロセスにおいては、チップ面積の利用の点で比
較的効率が悪いものとして考えられている。
領域及びドレイン領域の高度にドープした部分３８及び
４０を形成するために使用される高度のイオン注入ドー
ズを阻止するためにフィールド酸化膜２０の中間部分に
おいて少なくとも約２５００Åの最終的な酸化物厚さを
必要とすることが理解される。フィールド酸化膜２０は
処理の過程におけるスタンダードのエッチング及びクリ
ーニングステップの結果として厚さが減少されるので、
図５の段階において高度のイオン注入ドーズが付与され
る場合に酸化物の最小厚さ２５００Åを確保するために
図３において示したような約４０００Åの酸化物で開始
するのが標準的な手順であった。図３に示したような４
０００Åの厚さのフィールド酸化物層２０の形成は横方
向の酸化物成長によって比較的幅広の遷移ゾーンＴを発
生させるので、この技術は特に今日の技術水準のサブミ
クロンプロセスにおいては、チップ面積の利用の点で比
較的効率が悪いものとして考えられている。
【００２４】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、小型の集積回路装置を製造する場合に使用
することの可能な改良した酸化物分離処理技術を提供す
ることを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、小型の集積回路装置を製造する場合に使用
することの可能な改良した酸化物分離処理技術を提供す
ることを目的とする。
【００２５】
【課題を解決するための手段】本発明によれば、ポリシ
リコンゲートの側部上にＬＤＤスペーサ酸化物側壁を画
定するために使用される酸化物層を、装置内のトランジ
スタソース領域及びドレイン領域を形成する期間中に行
なわれるイオン注入によってフィールド酸化膜を通り抜
けることを阻止するためにフィールド酸化膜（酸化物
層）上に維持させる。隣接する活性区域を分離するため
に使用されるフィールド酸化物層（酸化膜）を、幅寸法
を増加させることなしに必要とされる全酸化物厚さを増
加させるためにスペーサ酸化物層に依存して最小幅及び
厚さ寸法へ成長させる。
リコンゲートの側部上にＬＤＤスペーサ酸化物側壁を画
定するために使用される酸化物層を、装置内のトランジ
スタソース領域及びドレイン領域を形成する期間中に行
なわれるイオン注入によってフィールド酸化膜を通り抜
けることを阻止するためにフィールド酸化膜（酸化物
層）上に維持させる。隣接する活性区域を分離するため
に使用されるフィールド酸化物層（酸化膜）を、幅寸法
を増加させることなしに必要とされる全酸化物厚さを増
加させるためにスペーサ酸化物層に依存して最小幅及び
厚さ寸法へ成長させる。
【００２６】サブミクロンゲート幅製造プロセスに使用
された場合に、本発明は分離酸化膜に対して占有される
チップ面積を著しく減少させることを可能とする。高度
のドーズのＬＤＤトランジスタへ注入物を阻止するのに
充分な厚さへフィールド区域内においての全体的な酸化
物厚さを増加させるために付着形成させたスペーサ酸化
物層の一部を使用することによってより幅狭のフィール
ド酸化膜を成長させることが可能である。
された場合に、本発明は分離酸化膜に対して占有される
チップ面積を著しく減少させることを可能とする。高度
のドーズのＬＤＤトランジスタへ注入物を阻止するのに
充分な厚さへフィールド区域内においての全体的な酸化
物厚さを増加させるために付着形成させたスペーサ酸化
物層の一部を使用することによってより幅狭のフィール
ド酸化膜を成長させることが可能である。
【００２７】ＣＭＯＳプロセスに適用された場合には、
本発明は装置の両方の導電型のウエル内に幅狭のフィー
ルド酸化膜パターンに適合するスペーサ酸化物パターン
を画定するために単一のクリチカルマスクを使用する。
本発明は装置の両方の導電型のウエル内に幅狭のフィー
ルド酸化膜パターンに適合するスペーサ酸化物パターン
を画定するために単一のクリチカルマスクを使用する。
【００２８】
【発明の実施の形態】図６−１１は図１−５に関連して
上述した処理ステップと同様の処理ステップを示してお
り、それらの差異は従来のプロセスについてなされた改
良を示している。図６−１１における要素で従来技術図
１−５に示したものと同様のもの（然しながら、必ずし
も同一のものではない）は、同様の参照番号（即ち１０
０を加算してある）によって示してある。
上述した処理ステップと同様の処理ステップを示してお
り、それらの差異は従来のプロセスについてなされた改
良を示している。図６−１１における要素で従来技術図
１−５に示したものと同様のもの（然しながら、必ずし
も同一のものではない）は、同様の参照番号（即ち１０
０を加算してある）によって示してある。
【００２９】特に図６を参照すると、半導体チップ１１
０の一部が示されており、それは基板１１２と、酸化物
層１１４と、窒化物層１１６及び１１７とを包含してい
る。図示した基板１１２の部分は、１例として、ＣＭＯ
Ｓ集積回路装置の軽度にドープしたＰ型ウエルの上部部
分である。理解されるように、このようなＰ型ウエルの
その他の多くのもの及び多くのＮ型ウエルが装置内に含
まれており且つ同様の処理が行なわれる。窒化物層１１
６及び１１７は図１における対応するものと殆ど同様に
形成されるが、幾分面積が小さく且つより近接して離隔
されている。
０の一部が示されており、それは基板１１２と、酸化物
層１１４と、窒化物層１１６及び１１７とを包含してい
る。図示した基板１１２の部分は、１例として、ＣＭＯ
Ｓ集積回路装置の軽度にドープしたＰ型ウエルの上部部
分である。理解されるように、このようなＰ型ウエルの
その他の多くのもの及び多くのＮ型ウエルが装置内に含
まれており且つ同様の処理が行なわれる。窒化物層１１
６及び１１７は図１における対応するものと殆ど同様に
形成されるが、幾分面積が小さく且つより近接して離隔
されている。
【００３０】図７及び８を参照すると、活性区域１１８
がフィールド酸化物層（酸化膜）１２０の端部によって
画定されている。フィールド酸化物層２０は、窒化物１
１６及び１１７（及び図中には示されていないその他の
同様な窒化物層）によって被覆されていない基板１１２
の部分の熱酸化によって成長される。フィールド酸化物
層１２０は、更に、窒化物層の端部下側において多少成
長し、テーパーの付いた端部部分即ち遷移ゾーンＴを発
生する。本発明の改良したプロセスにおいては、フィー
ルド酸化物層１２０はテーパーの付いた遷移ゾーンＴの
間の中間の部分Ｆにおいて約２５００Åの厚さへ成長さ
せる。
がフィールド酸化物層（酸化膜）１２０の端部によって
画定されている。フィールド酸化物層２０は、窒化物１
１６及び１１７（及び図中には示されていないその他の
同様な窒化物層）によって被覆されていない基板１１２
の部分の熱酸化によって成長される。フィールド酸化物
層１２０は、更に、窒化物層の端部下側において多少成
長し、テーパーの付いた端部部分即ち遷移ゾーンＴを発
生する。本発明の改良したプロセスにおいては、フィー
ルド酸化物層１２０はテーパーの付いた遷移ゾーンＴの
間の中間の部分Ｆにおいて約２５００Åの厚さへ成長さ
せる。
【００３１】図７ａを参照すると、フィールド酸化膜１
２０及び活性区域１１８によって占有される表面積の相
対的な大きさを示したライン線図が示されている。この
ライン線図は、遷移ゾーンＴ、文字Ｆによって示されて
いるフィールド酸化膜１２０の完全な厚さ部分、及び文
字Ａによって示されている活性区域１１８の位置を示し
ている。遷移ゾーンＴによって占有されているチップ表
面の部分は図７に示した点線輪郭内に画定されている陰
線の付けた部分である。図７と図２との比較により、フ
ィールド酸化膜の最大厚さを４０００Åから２５００Å
へ減少させることにより、遷移ゾーンＴによって占有さ
れるチップ面積を著しく減少させ、一方活性区域１８及
び１１８は同一の寸法に留まることが可能であることが
分かる。最大フィールド酸化膜厚さを２５００Åへ減少
させることは、各遷移ゾーンＴの幅を約２５００Åへ減
少させる。
２０及び活性区域１１８によって占有される表面積の相
対的な大きさを示したライン線図が示されている。この
ライン線図は、遷移ゾーンＴ、文字Ｆによって示されて
いるフィールド酸化膜１２０の完全な厚さ部分、及び文
字Ａによって示されている活性区域１１８の位置を示し
ている。遷移ゾーンＴによって占有されているチップ表
面の部分は図７に示した点線輪郭内に画定されている陰
線の付けた部分である。図７と図２との比較により、フ
ィールド酸化膜の最大厚さを４０００Åから２５００Å
へ減少させることにより、遷移ゾーンＴによって占有さ
れるチップ面積を著しく減少させ、一方活性区域１８及
び１１８は同一の寸法に留まることが可能であることが
分かる。最大フィールド酸化膜厚さを２５００Åへ減少
させることは、各遷移ゾーンＴの幅を約２５００Åへ減
少させる。
【００３２】図９を参照すると、フィールド酸化膜の寸
法がより小さいということを除いて、図４に関して前に
説明したことに対応する段階における構造が示されてい
る。従来のエッチング及びクリーニングステップに起因
して、フィールド酸化膜１２０の厚さは厚い中間部分に
おいて１６００ű１００Åへ減少されている。図９に
おける段階において、ゲート酸化膜１２４が形成されて
おり且つその上にポリシリコンゲート１２６がパターン
化されている。更に、軽度にドープしたトランジスタ領
域１３０及び１３２が注入されており且つ１５００Åの
厚さのスペーサ酸化物層１２８が付着形成されている。
法がより小さいということを除いて、図４に関して前に
説明したことに対応する段階における構造が示されてい
る。従来のエッチング及びクリーニングステップに起因
して、フィールド酸化膜１２０の厚さは厚い中間部分に
おいて１６００ű１００Åへ減少されている。図９に
おける段階において、ゲート酸化膜１２４が形成されて
おり且つその上にポリシリコンゲート１２６がパターン
化されている。更に、軽度にドープしたトランジスタ領
域１３０及び１３２が注入されており且つ１５００Åの
厚さのスペーサ酸化物層１２８が付着形成されている。
【００３３】軽度にドープした領域１３０及び１３２は
スペーサ酸化物層１２８の付着形成の前に注入させるの
で、この段階においてはフィールド酸化膜１２０のみが
フィールド酸化膜の厚い中間部分の下側に存在する基板
１１２の部分へ入射するドーパントイオンが貫通するこ
とを実効的に阻止することが可能なものでなければなら
ない。従って、処理の過程中にフィールド酸化膜１２０
に発生する厚さの減少の程度を知ることによって、軽度
のドーズのＬＤＤ注入を阻止するのに充分な最小の厚さ
がその段階におけるチップ上に存在するような厚さにフ
ィールド酸化膜を初期的に成長させる。好適な軽度のド
ーズを使用した場合には、初期的に２５００Åの厚さを
成長させて少なくとも約１５００Åの厚さの酸化物を与
え、それは該注入物を阻止するのに充分なものである。
スペーサ酸化物層１２８の付着形成の前に注入させるの
で、この段階においてはフィールド酸化膜１２０のみが
フィールド酸化膜の厚い中間部分の下側に存在する基板
１１２の部分へ入射するドーパントイオンが貫通するこ
とを実効的に阻止することが可能なものでなければなら
ない。従って、処理の過程中にフィールド酸化膜１２０
に発生する厚さの減少の程度を知ることによって、軽度
のドーズのＬＤＤ注入を阻止するのに充分な最小の厚さ
がその段階におけるチップ上に存在するような厚さにフ
ィールド酸化膜を初期的に成長させる。好適な軽度のド
ーズを使用した場合には、初期的に２５００Åの厚さを
成長させて少なくとも約１５００Åの厚さの酸化物を与
え、それは該注入物を阻止するのに充分なものである。
【００３４】次に、図１０を参照して、本発明のフィー
ルド酸化膜の幅を狭めることを可能とする側面について
説明する。スペーサ酸化物層１２８の上にホトレジスト
層を形成し、次いで、従来のホトリソグラフィ技術を使
用してパターン化させてその結果得られるパターン化し
たレジスト層１５０を実質的に図示したように与える。
パターン化したレジスト層１５０はフィールド酸化物層
１２０の上側に存在しており且つ図６及び７に関連して
前に説明した窒化物層によって被覆されていなかったチ
ップ１１０の表面区域にほぼ位置が対応している。換言
すると、当業者にとって理解されるように、レジスト層
１５０はパターン化されて窒化物層パターンを画定する
ために使用した活性区域マスクと基本的に逆のマスクを
与える。パターン化したレジスト層１５０をスペーサ酸
化物層１２８の上側に位置させた状態で、本構成体を異
方性エッチングステップに露呈させて、前述したスタン
ダードのＬＤＤプロセスと同様の態様で酸化物スペーサ
１３４及び１３６を形成する。然しながら、パターン化
したレジスト層１５０が所定位置に維持されているの
で、下側に存在するスペーサ酸化物１２８の部分は参照
番号１５２で示したように不変のまま保存される。
ルド酸化膜の幅を狭めることを可能とする側面について
説明する。スペーサ酸化物層１２８の上にホトレジスト
層を形成し、次いで、従来のホトリソグラフィ技術を使
用してパターン化させてその結果得られるパターン化し
たレジスト層１５０を実質的に図示したように与える。
パターン化したレジスト層１５０はフィールド酸化物層
１２０の上側に存在しており且つ図６及び７に関連して
前に説明した窒化物層によって被覆されていなかったチ
ップ１１０の表面区域にほぼ位置が対応している。換言
すると、当業者にとって理解されるように、レジスト層
１５０はパターン化されて窒化物層パターンを画定する
ために使用した活性区域マスクと基本的に逆のマスクを
与える。パターン化したレジスト層１５０をスペーサ酸
化物層１２８の上側に位置させた状態で、本構成体を異
方性エッチングステップに露呈させて、前述したスタン
ダードのＬＤＤプロセスと同様の態様で酸化物スペーサ
１３４及び１３６を形成する。然しながら、パターン化
したレジスト層１５０が所定位置に維持されているの
で、下側に存在するスペーサ酸化物１２８の部分は参照
番号１５２で示したように不変のまま保存される。
【００３５】次に図１１を参照すると、従来の処理によ
ってパターン化したレジスト層１５０を除去する。次い
で、高度のドーズのイオン注入ステップを実施して高度
にドープした領域１３８及び１４０を形成する。従来技
術におけるように、好適には、燐と砒素の両方のイオン
注入を実施して高度にドープした領域１３８及び１４０
を形成することが可能である。酸化膜層１５２は約１５
００Åの厚さを有しているので、結合した酸化物層１２
０及び１５２の全体的な最小厚さは約３０００Åであ
り、それはドープ領域１３８及び１４０を形成するため
に使用される高度のイオン注入ドーズによる通り抜けを
阻止するのに充分過ぎるものである。理解されるよう
に、前にイオン注入した軽度にドープした領域１３０及
び１３２及び高度にドープした領域１３０及び１４０は
同時的にシリコン内へドライブインされて、同一のドラ
イブインステップ期間中にそれらの最終的な深さとされ
る。図１１はこれらの領域が既にドライブイン深さとさ
れた後の正しい位置を概略的に示しているが、ドライブ
インは以下に説明するように後の段階で行なわれ、好適
にはリフロー即ち再流動手順と共に行なわれる。
ってパターン化したレジスト層１５０を除去する。次い
で、高度のドーズのイオン注入ステップを実施して高度
にドープした領域１３８及び１４０を形成する。従来技
術におけるように、好適には、燐と砒素の両方のイオン
注入を実施して高度にドープした領域１３８及び１４０
を形成することが可能である。酸化膜層１５２は約１５
００Åの厚さを有しているので、結合した酸化物層１２
０及び１５２の全体的な最小厚さは約３０００Åであ
り、それはドープ領域１３８及び１４０を形成するため
に使用される高度のイオン注入ドーズによる通り抜けを
阻止するのに充分過ぎるものである。理解されるよう
に、前にイオン注入した軽度にドープした領域１３０及
び１３２及び高度にドープした領域１３０及び１４０は
同時的にシリコン内へドライブインされて、同一のドラ
イブインステップ期間中にそれらの最終的な深さとされ
る。図１１はこれらの領域が既にドライブイン深さとさ
れた後の正しい位置を概略的に示しているが、ドライブ
インは以下に説明するように後の段階で行なわれ、好適
にはリフロー即ち再流動手順と共に行なわれる。
【００３６】図１１に示したように、フィールド酸化膜
１２０の上側に存在する酸化物層部分１５２は実質的に
垂直な端部を有しており且つ比較的鋭敏な角部を有して
いる。チップのトポロジィ即ち微細構造を滑らかなもの
とさせるために、種々の導電性相互接続層の形成と共に
以下の手順が実施される。それらは当該技術分野におい
て公知の従来の手順であるので、その結果得られる構成
は図示していない。ドープしていない二酸化シリコン層
を約２０００Åの厚さへ付着形成する。次いで、スピン
オンガラス操作を実施し、次いでドープした二酸化シリ
コン層を付着形成させる（例えば、好適には、燐とボロ
ンの両方でドープされている）、次いで、好適には約８
００℃から約８５０℃の温度において約２０分間の間酸
化物のフフロー（再流動）を行なう。これらの手順の結
果は、該装置上に比較的滑らかなガラス状の絶縁層が設
けられる。前述したように、ソース領域及びドレイン領
域の注入させたドーパントは比較的高い温度のリフロー
（再流動）手順期間中にシリコン内へドライブされる。
このドライブインは、所望のソース及びドレイン接合深
さを確立するだけではなく、それはシリコン内のドーパ
ント原子を活性化させ、従って、それらが貢献する電荷
は可動キャリヤとなる。
１２０の上側に存在する酸化物層部分１５２は実質的に
垂直な端部を有しており且つ比較的鋭敏な角部を有して
いる。チップのトポロジィ即ち微細構造を滑らかなもの
とさせるために、種々の導電性相互接続層の形成と共に
以下の手順が実施される。それらは当該技術分野におい
て公知の従来の手順であるので、その結果得られる構成
は図示していない。ドープしていない二酸化シリコン層
を約２０００Åの厚さへ付着形成する。次いで、スピン
オンガラス操作を実施し、次いでドープした二酸化シリ
コン層を付着形成させる（例えば、好適には、燐とボロ
ンの両方でドープされている）、次いで、好適には約８
００℃から約８５０℃の温度において約２０分間の間酸
化物のフフロー（再流動）を行なう。これらの手順の結
果は、該装置上に比較的滑らかなガラス状の絶縁層が設
けられる。前述したように、ソース領域及びドレイン領
域の注入させたドーパントは比較的高い温度のリフロー
（再流動）手順期間中にシリコン内へドライブされる。
このドライブインは、所望のソース及びドレイン接合深
さを確立するだけではなく、それはシリコン内のドーパ
ント原子を活性化させ、従って、それらが貢献する電荷
は可動キャリヤとなる。
【００３７】図１１に示した段階に続いてスタンダード
の処理ステップが行なわれ且つ適宜のレベル及びパター
ンで導電層及び更なる絶縁層を設け、動作可能な集積回
路装置を与える。例えば、第二ポリシリコン及び絶縁層
を介在させたアルミニウム層を使用してトランジスタ領
域及びゲートを互いに且つ集積回路装置外部の回路と通
信するために使用される周辺ボンディングパッドへ相互
接続させることが可能である。該絶縁層は、必要な箇所
において選択的にエッチングし、下側に存在する導電層
及びトランジスタ領域に対して垂直の導通経路即ち「ビ
ア（ｖｉａｓ）」を与える。
の処理ステップが行なわれ且つ適宜のレベル及びパター
ンで導電層及び更なる絶縁層を設け、動作可能な集積回
路装置を与える。例えば、第二ポリシリコン及び絶縁層
を介在させたアルミニウム層を使用してトランジスタ領
域及びゲートを互いに且つ集積回路装置外部の回路と通
信するために使用される周辺ボンディングパッドへ相互
接続させることが可能である。該絶縁層は、必要な箇所
において選択的にエッチングし、下側に存在する導電層
及びトランジスタ領域に対して垂直の導通経路即ち「ビ
ア（ｖｉａｓ）」を与える。
【００３８】従来技術プロセスにおいて典型的な４００
０Åの厚さのフィールド酸化膜２０と比較してフィール
ド酸化膜１２０の初期的な厚さを２５００Åへ減少させ
ることにより、フィールド酸化膜の幅を約１１０００Å
から約７０００Åへ減少させることが可能であることが
理解される。換言すると、高度のソース／ドレイン注入
を阻止する場合の助けとしてスペーサ酸化物層の一部を
使用することにより、フィールド酸化膜の幅を著しく減
少させることが可能であり、その際にかなりのチップ表
面積を節約することが可能である。前述した説明から理
解されるように、従来技術のプロセスは、典型的に、ゲ
ート幅の３．５倍を超える幅を有するフィールド酸化膜
を必要としていた。それと対比して、本発明の改良した
プロセスでは、ゲート幅の２．５倍より小さな幅を有す
るフィールド酸化膜を使用することを可能としている。
この技術を使用して、機能性を損なうことなしにチップ
レイアウトをより効率的に再設計することが可能であ
り、その際に処理技術における基本的な変化を発生する
ことなしに著しく大きな集積度を達成することが可能で
ある。
０Åの厚さのフィールド酸化膜２０と比較してフィール
ド酸化膜１２０の初期的な厚さを２５００Åへ減少させ
ることにより、フィールド酸化膜の幅を約１１０００Å
から約７０００Åへ減少させることが可能であることが
理解される。換言すると、高度のソース／ドレイン注入
を阻止する場合の助けとしてスペーサ酸化物層の一部を
使用することにより、フィールド酸化膜の幅を著しく減
少させることが可能であり、その際にかなりのチップ表
面積を節約することが可能である。前述した説明から理
解されるように、従来技術のプロセスは、典型的に、ゲ
ート幅の３．５倍を超える幅を有するフィールド酸化膜
を必要としていた。それと対比して、本発明の改良した
プロセスでは、ゲート幅の２．５倍より小さな幅を有す
るフィールド酸化膜を使用することを可能としている。
この技術を使用して、機能性を損なうことなしにチップ
レイアウトをより効率的に再設計することが可能であ
り、その際に処理技術における基本的な変化を発生する
ことなしに著しく大きな集積度を達成することが可能で
ある。
【００３９】本発明の改良したプロセスの利点はＣＭＯ
Ｓ装置を製造する場合に実現される。Ｎ型ウエル及びＰ
型ウエルの両方においてパターン化したレジスタ層１５
０を画定するために単一のレチクル露光を使用する。異
方性エッチングステップに続いて不変のまま残存される
下側に存在するスペーサ酸化物層１２８の部分１５２
は、Ｎ型ウエル及びＰ型ウエルの両方において装置全体
にわたりフィールド酸化膜１２０を被覆する。従って、
高度のＮチャンネル及び高度のＰチャンネルイオン注入
の両方のブロッキング即ち阻止を可能とするために単に
１つの臨界的なマスク整合が必要とされるに過ぎない。
これらの相次ぐＮ型及びＰ型イオン注入操作期間中、イ
オン注入されないウエルはパターン化したレジスト層
（不図示）で被覆されており、該パターン化したレジス
ト層はパターン化したレジスト層１５０の整合に対して
適用されるのと同一の厳しい整合許容値で位置決めされ
ることは必要ではない。
Ｓ装置を製造する場合に実現される。Ｎ型ウエル及びＰ
型ウエルの両方においてパターン化したレジスタ層１５
０を画定するために単一のレチクル露光を使用する。異
方性エッチングステップに続いて不変のまま残存される
下側に存在するスペーサ酸化物層１２８の部分１５２
は、Ｎ型ウエル及びＰ型ウエルの両方において装置全体
にわたりフィールド酸化膜１２０を被覆する。従って、
高度のＮチャンネル及び高度のＰチャンネルイオン注入
の両方のブロッキング即ち阻止を可能とするために単に
１つの臨界的なマスク整合が必要とされるに過ぎない。
これらの相次ぐＮ型及びＰ型イオン注入操作期間中、イ
オン注入されないウエルはパターン化したレジスト層
（不図示）で被覆されており、該パターン化したレジス
ト層はパターン化したレジスト層１５０の整合に対して
適用されるのと同一の厳しい整合許容値で位置決めされ
ることは必要ではない。
【００４０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 従来技術のプロセスにおける初期の段階にお
いての半導体装置の一部を示した概略断面図。
いての半導体装置の一部を示した概略断面図。
【図２】 後の処理ステップにおいて製造された構造に
よって画定された区域を識別するために陰線を付けた部
分で示した図１の装置の一部の概略平面図。
よって画定された区域を識別するために陰線を付けた部
分で示した図１の装置の一部の概略平面図。
【図２ａ】 図２に示した切断面に沿ってのライン線
図。
図。
【図３】 従来技術のプロセスにおける１段階において
の図１に示した装置の部分の状態を示した概略断面図。
の図１に示した装置の部分の状態を示した概略断面図。
【図４】 従来技術のプロセスにおける１段階において
の図１に示した装置の部分の状態を示した概略断面図。
の図１に示した装置の部分の状態を示した概略断面図。
【図５】 従来技術のプロセスにおける１段階において
の図１に示した装置の部分の状態を示した概略断面図。
の図１に示した装置の部分の状態を示した概略断面図。
【図６】 図１のものに対応する段階における本発明プ
ロセス（方法）に従って製造される半導体装置の一部を
示した概略断面図。
ロセス（方法）に従って製造される半導体装置の一部を
示した概略断面図。
【図７】 後の処理ステップで製造される構造によって
画定される区域を陰線を付けた部分で示した図６の装置
の一部の概略平面図。
画定される区域を陰線を付けた部分で示した図６の装置
の一部の概略平面図。
【図７ａ】 図７に示した切断面に沿ってのライン線
図。
図。
【図８】 本発明プロセスにおけるある段階においての
図６に示した装置の部分の状態を示した概略断面図。
図６に示した装置の部分の状態を示した概略断面図。
【図９】 本発明プロセスにおけるある段階においての
図６に示した装置の部分の状態を示した概略断面図。
図６に示した装置の部分の状態を示した概略断面図。
【図１０】 本発明プロセスにおけるある段階において
の図６に示した装置の部分の状態を示した概略断面図。
の図６に示した装置の部分の状態を示した概略断面図。
【図１１】 本発明プロセスにおけるある段階において
の図６に示した装置の部分の状態を示した概略断面図。
の図６に示した装置の部分の状態を示した概略断面図。
１００ 半導体チップ １１２ 基板 １１４ 酸化物層 １１６，１１７ 窒化物層 １２０ フィールド酸化物層（酸化膜） １２４ ゲート酸化膜 １２６ ポリシリコンゲート １２８ スペーサ酸化物層 １３０，１３２ 軽度にドープしたトランジスタ領域 １５０ パターン化したレジスト層 １５２ 酸化物層部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペルベツ エイチ． サガルワラ アメリカ合衆国， テキサス 75052， グランドプレリー， ベント ツリー ト レイル 4617
Claims (20)
- 【請求項１】 フィールド酸化膜分離を使用し且つポリ
シリコンゲートの側部上でスペーサ酸化物側壁を画定す
るためにスペーサ酸化物層を使用してＬＤＤ型ＭＯＳト
ランジスタを形成するサブミクロン幾何学的形状半導体
装置を製造する方法において、 （ａ）フィールド酸化膜上に存在するスペーサ酸化物層
の部分がエッチングされることを防止して該部分をその
まま維持しながら該スペーサ酸化物側壁を画定するため
に前記スペーサ酸化物層を異方性エッチングし、 （ｂ）前記スペーサ酸化物層の維持した部分を使用して
前記フィールド酸化膜を介してドーパントが注入される
ことを阻止しながらソース領域及びドレイン領域を形成
するために高ドーズのドーパントを注入し、 （ｃ）トランジスタ領域を相互接続して機能的装置を形
成する、上記各ステップを有することを特徴とする方
法。 - 【請求項２】 請求項１において、ＣＭＯＳ集積回路装
置を製造する場合に適用された場合に、 ステップ（ａ）をＮチャンネル及びＰチャンネルトラン
ジスタの両方に対するポリシリコンゲートの側部上にス
ペーサ酸化物側壁を形成し且つＮ型ウエル及びＰ型ウエ
ルの両方を画定する装置の区域内のフィールド酸化膜上
のスペーサ酸化物層の部分をそのままとさせるように実
施し、 ステップ（ｂ）を繰返し行なって相次いで高ドーズのＮ
型ドーパントをＰ型ウエル内に注入し且つＰ型ドーパン
トをＮ型ウエル内に注入する、ことを特徴とする方法。 - 【請求項３】 請求項２において、第一パターン化レジ
スト層がＮ型ウエルをカバーした状態で高ドーズＮ型注
入を露出されているＰ型ウエル内に実施し、且つ第二パ
ターン化レジスタ層がＰ型ウエルを被覆した状態で高ド
ーズＰ型注入を露出されているＮ型ウエルに対して実施
することを特徴とする方法。 - 【請求項４】 請求項３において、前記高ドーズＮ型注
入が約２×１０14イオン数／ｃｍ2 のドーズでの燐と約
５×１０15イオン数／ｃｍ2 のドーズでの砒素の二重の
注入を行なうことを特徴とする方法。 - 【請求項５】 請求項２において、前記フィールド酸化
膜が約７０００Åの横方向幅を有しており且つ約１６０
０Åの厚い中間部分における最終厚さを有していること
を特徴とする方法。 - 【請求項６】 請求項５において、前記スペーサ酸化物
層が約１５００Åの厚さを有しており、従って高ドーズ
注入ステップ期間中におけるフィールド区域における結
合した酸化物厚さが３０００Åを超えることを特徴とす
る方法。 - 【請求項７】 半導体装置の製造方法において、 半導体基板を用意し、 パターン化したフィールド酸化膜を成長させて前記基板
の上側表面部分に活性区域を画定し、 軽度のドーズのイオン注入とそれに続く高度のドーズの
イオン注入を使用して前記活性区域内にＬＤＤトランジ
スタを形成し、 前記軽度のドーズのイオン注入の後で且つ高度のドーズ
のイオン注入の前に、スペーサ酸化物層を異方性エッチ
ングしてポリシリコンゲートの側部上に薄いスペーサ酸
化物側壁を形成し且つパターン化したフィールド酸化膜
上のスペーサ酸化物層部分をそのままとさせて高度のド
ーズのイオン注入が前記フィールド酸化膜を通り抜ける
ことを防止する、ことを特徴とする方法。 - 【請求項８】 請求項７において、前記ＬＤＤトランジ
スタが、 （ａ）前記活性区域内に薄いゲート酸化膜を成長させ、 （ｂ）前記活性区域内に幅狭のポリシリコンゲートスト
リップを形成し、 （ｃ）前記ゲートストリップを使用して下側に存在する
基板部分内に注入されることを阻止しながら軽度のドー
ズのイオン注入を実施し、その際にチャンネルを画定す
るＰＮ接合が該ゲートストリップの端部と自己整合さ
れ、 （ｄ）スペーサ酸化物層を付着形成し、 （ｅ）前記フィールド酸化物層のパターンに適合し且つ
その上側に存在するスペーサ酸化物層上にホトレジスト
マスクを形成し、 （ｆ）異方性エッチングステップを実施し、 （ｇ）前記ホトレジストマスクを除去し、 （ｈ）高度のドーズのイオン注入ステップを実施する、
上記各ステップによって形成することを特徴とする方
法。 - 【請求項９】 請求項８において、前記フィールド酸化
膜の幅が前記ポリシリコンゲートストリップの幅の２．
５倍未満であることを特徴とする方法。 - 【請求項１０】 請求項９において、前記フィールド酸
化膜を約２５００Åのその最も厚い部分における元の最
大厚さへ成長させ、且つ爾後の処理ステップが該最大厚
さを約１６００Åへ減少させることを特徴とする方法。 - 【請求項１１】 請求項１０において、前記ポリシリコ
ンゲートストリップの幅が約３０００Åに等しいことを
特徴とする方法。 - 【請求項１２】 請求項８において、ＣＭＯＳ集積回路
装置を製造する場合であって、ステップ（ｃ）及び
（ｈ）をＮチャンネルトランジスタ及びＰチャンネルト
ランジスタの両方を画定するために反対の導電型のドー
パントを使用して繰返し実施することを特徴とする方
法。 - 【請求項１３】 請求項１２において、サブミクロンゲ
ート幅のトランジスタを形成する場合であって、隣接す
る活性区域間のフィールド酸化膜の幅がゲート幅の２．
５未満であることを特徴とする方法。 - 【請求項１４】 ＣＭＯＳ集積回路装置を製造する方法
において、 半導体基板の上側表面部分にＰ型及びＮ型ウエルを形成
し、 パターン化したフィールド酸化膜を成長させて該ウエル
内に活性区域を画定し、前記フィールド酸化膜は厚い中
間部分とテーパーした端部部分とを具備しており、 前記活性区域内に薄いゲート酸化物層を成長させ、 前記フィールド酸化膜及びゲート酸化物層の上側に存在
する装置上にポリシリコン層を付着形成し、 前記ポリシリコン層の一部を選択的に除去して前記活性
区域内にポリシリコンゲートを画定し、前記ポリシリコ
ンゲートは狭いサブミクロンゲート幅を有しており、 前記Ｐ型ウエル内に軽度のドーズのＮ型ドーパントを及
び前記Ｎ型ウエル内に軽度のドーズのＰ型ドーパントを
選択的に注入し、 前記装置上にスペーサ酸化物層を付着形成し、 前記フィールド酸化膜のパターンに対応して前記スペー
サ酸化物層上にパターン化したレジスト層を形成し、 前記ポリシリコンゲートの側部上に薄いスペーサ酸化物
側壁を残存させ且つ前記パターン化したレジスト層の下
側のスペーサ酸化物層の部分をそのまま残存させなが
ら、前記ポリシリコンゲートの上表面及び前記基板の表
面部分へ到達するのに充分な期間にわたり前記スペーサ
酸化物層を異方性エッチングし、 前記パターン化したレジスト層を除去し、 前記フィールド酸化膜の上側に存在するスペーサ酸化物
層部分を使用してスペーサ酸化物層部分の下側に存在す
る基板部分内にドーパントが注入されることを阻止しな
がら、前記Ｐ型ウエル内に高度のドーズのＮ型ドーパン
トを前記Ｎ型ウエル内に高度のドーズのＰ型ドーパント
を選択的にイオン注入し、 活性区域間に相互接続を形成して機能的な集積回路装置
を与える、上記各ステップを有することを特徴とする方
法。 - 【請求項１５】 請求項１４において、隣接する活性区
域を分離させるフィールド酸化膜の公称幅が前記ゲート
幅の２．５倍未満であることを特徴とする方法。 - 【請求項１６】 請求項１５において、前記フィールド
酸化膜の初期的に成長された厚い中間部分がゲート幅よ
りも一層薄いことを特徴とする方法。 - 【請求項１７】 請求項１６において、初期的に成長さ
れた状態のフィールド酸化膜の厚い中間部分が約２５０
０Åの厚さであり且つ爾後の処理ステップにおいて約１
６００Åの厚さへ減少されることを特徴とする方法。 - 【請求項１８】 前記スペーサ酸化物層の厚さがゲート
幅の寸法の約２分１乃至約３分２であることを特徴とす
る方法。 - 【請求項１９】 請求項１８において、前記スペーサ酸
化物層の厚さが約１５００Å乃至２０００Åであること
を特徴とする方法。 - 【請求項２０】 請求項１５において、高度のドーズの
ドーパントの注入を阻止するために使用されているフィ
ールド酸化物層とその上のスペーサ酸化物層の結合した
厚さが３０００Åを超えていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/775177 | 1996-12-31 | ||
| US08/775,177 US5895237A (en) | 1996-12-31 | 1996-12-31 | Narrow isolation oxide process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209450A true JPH10209450A (ja) | 1998-08-07 |
Family
ID=25103568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9352974A Pending JPH10209450A (ja) | 1996-12-31 | 1997-12-22 | 幅狭分離酸化膜プロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5895237A (ja) |
| EP (1) | EP0851478B1 (ja) |
| JP (1) | JPH10209450A (ja) |
| DE (1) | DE69720668T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027942A (ja) * | 2006-07-18 | 2008-02-07 | Oki Electric Ind Co Ltd | 半導体デバイス及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424005B1 (en) * | 1998-12-03 | 2002-07-23 | Texas Instruments Incorporated | LDMOS power device with oversized dwell |
| US6156596A (en) * | 1998-12-10 | 2000-12-05 | United Microelectronics Corp. | Method for fabricating a complementary metal oxide semiconductor image sensor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032530A (en) * | 1989-10-27 | 1991-07-16 | Micron Technology, Inc. | Split-polysilicon CMOS process incorporating unmasked punchthrough and source/drain implants |
| US5298782A (en) * | 1991-06-03 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Stacked CMOS SRAM cell with polysilicon transistor load |
| EP0549055A3 (en) * | 1991-12-23 | 1996-10-23 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device provided with a field effect transistor, and such a semiconductor device |
| US5523250A (en) * | 1992-08-31 | 1996-06-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a MOSFET with LDD regions |
-
1996
- 1996-12-31 US US08/775,177 patent/US5895237A/en not_active Expired - Lifetime
-
1997
- 1997-12-12 DE DE69720668T patent/DE69720668T2/de not_active Expired - Fee Related
- 1997-12-12 EP EP97310065A patent/EP0851478B1/en not_active Expired - Lifetime
- 1997-12-22 JP JP9352974A patent/JPH10209450A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008027942A (ja) * | 2006-07-18 | 2008-02-07 | Oki Electric Ind Co Ltd | 半導体デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5895237A (en) | 1999-04-20 |
| EP0851478A3 (en) | 1999-08-25 |
| DE69720668T2 (de) | 2004-03-04 |
| EP0851478B1 (en) | 2003-04-09 |
| DE69720668D1 (de) | 2003-05-15 |
| EP0851478A2 (en) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221063B1 (ko) | Mos 트랜지스터 및 그의 제조방법 | |
| US4306916A (en) | CMOS P-Well selective implant method | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| US6028339A (en) | Dual work function CMOS device | |
| US6794239B2 (en) | Method of fabrication of semiconductor structures by ion implantation | |
| US4584027A (en) | Twin well single mask CMOS process | |
| JPH098303A (ja) | 集積回路において隆起型ソース／ドレイン領域を形成する方法 | |
| US20020182814A1 (en) | Novel self aligned channel implant, elevated S/D process by gate electrode damascene | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| US6630716B1 (en) | Disposable spacer | |
| JP2000340791A (ja) | 半導体装置の製造方法 | |
| KR100507856B1 (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| US5300797A (en) | Coplanar twin-well integrated circuit structure | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| US4578859A (en) | Implant mask reversal process | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| US6063676A (en) | Mosfet with raised source and drain regions | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| EP0164737A2 (en) | A method of fabricating self-aligned regions in a substrate | |
| US6583473B1 (en) | Semiconductor devices containing surface channel mos transistors | |
| JPH10209450A (ja) | 幅狭分離酸化膜プロセス | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| US6734070B1 (en) | Method of fabricating a semiconductor device with field-effect transistors having shallow source and drain junctions | |
| JPH06260607A (ja) | 半導体装置およびその製造方法 | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080304 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080402 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |