CN108933167B - 半导体功率器件及其制作方法 - Google Patents
半导体功率器件及其制作方法 Download PDFInfo
- Publication number
- CN108933167B CN108933167B CN201710368506.1A CN201710368506A CN108933167B CN 108933167 B CN108933167 B CN 108933167B CN 201710368506 A CN201710368506 A CN 201710368506A CN 108933167 B CN108933167 B CN 108933167B
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- layer
- drift region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 9
- 238000001259 photo etching Methods 0.000 abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 159
- 239000000463 material Substances 0.000 description 40
- 238000010586 diagram Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
本发明提出了半导体功率器件及其制作方法，该半导体功率器件包括：漂移区；P‑阱区，设置在漂移区的一侧；P+区，设置在P‑阱区远离漂移区的一侧；N+有源区，设置在P+区远离漂移区的一侧；栅氧层，设置在P‑阱区远离漂移区的一侧；栅极，设置在栅氧层远离漂移区的一侧；隔离氧化层，设置在栅极远离漂移区的一侧；侧墙层，设置在N+有源区远离漂移区的一侧，且与栅氧层、栅极和隔离氧化层的侧壁直接接触；以及正面接触电极，设置在P+区、侧墙层和隔离氧化层的远离漂移区的一侧。本发明所提出的半导体功率器件，新增的侧墙层能使解决光刻工艺对偏问题，同时还可缩小的宽度，从而使其稳定性更好、功率器件面积更小、集成度更高且生产成本更低。
Description
技术领域
本发明涉及半导体技术领域，具体的，本发明涉及半导体功率器件及其制作方法。
背景技术
目前，MOS型半导体功率器件的制造过程中，除了P-阱区(P-Well区)以外的各层基本是通过光刻工艺进行对准和刻蚀的，但是光刻工艺存在难以避免的对偏问题，从而会使制造的MOS型半导体功率器件的使用稳定性降低。
现阶段，为解决光刻工艺对偏技术问题，需要每层结构都预留出足够的空间以确保不会因光刻对偏而导致器件失效。但是，如此会使得器件的尺寸难以做小，特别是对于大电流器件来说，为实现器件能在大电流状态下工作，需要将大量的元胞并联成一个大器件，从而元胞的电流密度直接决定最终芯片的大小，因此芯片面积会比较大，且生产成本也会比较高。另外，芯片的面积大小还会影响到后续封装、模组的集成度和体积，大的体积将在应用中占较大的空间，也就不利于将产品做到高度集成化。
因此，现阶段的半导体功率器件的制造方法仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的下列发现而完成的：
本发明人在研究过程中发现，可以利用新增的侧墙层(spacer)作为刻蚀工艺的自对准结构，使金属接触孔离两边栅极的距离一致，从而有效地解决了光刻工艺存在对偏的技术问题，增加了该半导体功率器件的稳定性。如此，自对准工艺还能使每个元胞的宽度缩小2-4um，从而使该半导体功率器件具有更小的面积、更高的集成度。并且，还在栅极和正面接触电极之间增加了隔离氧化层，用于保护栅极且起到栅极和源极间的隔离作用。同时，该隔离氧化层可和栅极采用同一光罩板，从而使整个MOS型功率器件的制备过程中仅需要一张光罩板就能完成，进而显著地降低了生产成本。
有鉴于此，本发明的一个目的在于提出一种稳定性更佳、工艺更简单、面积更小、集成度更高或者成本更低的半导体功率器件的制造方法。
在本发明的第一方面，本发明提出了一种半导体功率器件。
根据本发明的实施例，所述半导体功率器件包括：漂移区；P-阱区，所述P-阱区设置在所述漂移区的一侧；P+区，所述P+区设置在所述P-阱区远离所述漂移区的一侧；N+有源区，所述N+有源区设置在所述P+区远离所述漂移区的一侧；栅氧层，所述栅氧层设置在所述P-阱区远离所述漂移区的一侧；栅极，所述栅极设置在所述栅氧层远离所述漂移区的一侧；隔离氧化层，所述隔离氧化层设置在所述栅极远离所述漂移区的一侧；侧墙层，所述侧墙层设置在所述N+有源区远离所述漂移区的一侧，且与所述栅氧层、所述栅极和所述隔离氧化层的侧壁直接接触；以及正面接触电极，所述正面接触电极设置在所述P+区、所述侧墙层和所述隔离氧化层的远离所述漂移区的一侧。
发明人意外地发现，本发明实施例的半导体功率器件，新增的侧墙层(spacer)能有效地降低光刻工艺形成的金属接触孔所预留的空间，并且该金属接触孔到两边栅极的距离一致，从而有效地解决了光刻工艺存在对偏的技术问题，增加了该半导体功率器件的稳定性，还使每个元胞的宽度缩小2-4um，从而使该半导体功率器件具有更小的面积、更高的集成度，进而显著地降低了其生产成本。
另外，根据本发明上述实施例的半导体功率器件，还可以具有如下附加的技术特征：
根据本发明的实施例，所述侧墙层由氧化硅形成。
根据本发明的实施例，所述侧墙层的厚度为
根据本发明的实施例，所述隔离氧化层由氧化硅形成。
根据本发明的实施例，所述隔离氧化层的厚度为
在本发明的第二方面，本发明提出了一种制作半导体功率器件的方法。
根据本发明的实施例，所述制作方法包括：提供漂移区，其中，所述漂移区的一侧形成有栅氧层；在所述栅氧层远离所述漂移区的一侧形成栅极和隔离氧化层；在所述漂移区的一侧形成P-阱区、P+区和N+有源区；在所述栅氧层和所述隔离氧化层的远离所述漂移区的一侧形成介质隔离层，并刻蚀出侧墙层；以所述侧墙层为掩膜刻穿所述N+有源区，形成金属接触孔；在所述P+区、所述侧墙层和所述隔离氧化层的远离所述漂移区的一侧，形成正面接触电极。
发明人意外地发现，采用本发明实施例的制作方法，可通过新增的侧墙层进行自对准刻蚀工艺形成金属接触孔，该金属接触孔距两边栅极的距离一致，从而解决了光刻工艺对偏的技术问题，进而增加了该半导体功率器件的稳定性；并且，增加的隔离氧化层用于对栅极和源极起到保护隔离的作用，还可采用栅极的光罩板形成，从而使整个MOS型功率器件的制备过程中仅需要一张光罩板就能完成，显著地降低了生产成本。
另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：
根据本发明的实施例，所述形成栅极和隔离氧化层的过程进一步包括：在所述栅氧层远离所述漂移区的一侧依次形成栅层和氧化层，在通过一次构图工艺形成具有相同图案的所述栅极和所述隔离氧化层。
根据本发明的实施例，所述刻蚀出侧墙层的方法为干法刻蚀。
根据本发明的实施例，刻穿所述N+有源区的方法为干法刻蚀。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的半导体功率器件的结构示意图；
图2是本发明一个实施例的制作半导体功率器件方法的流程示意图；
图3是本发明一个实施例的制作方法步骤S100的产品结构示意图；
图4是本发明一个实施例的制作方法步骤S200的半成品结构示意图；
图5是本发明一个实施例的制作方法步骤S200的产品结构示意图；
图6是本发明一个实施例的制作方法步骤S300的产品结构示意图；
图7是本发明一个实施例的制作方法步骤S400的半成品结构示意图；
图8是本发明一个实施例的制作方法步骤S400的产品结构示意图；
图9是本发明一个实施例的制作方法步骤S500的产品结构示意图；
图10是本发明一个实施例的制作方法步骤S600的产品结构示意图。
附图标记
100 漂移区
200 P-阱区
300 P+区
400 N+有源区
500 栅氧层
600 栅极
610 栅层
700 隔离氧化层
710 氧化层
800 侧墙层
810 介质隔离层
900 正面接触电极
910 金属接触孔
具体实施方式
下面详细描述本发明的实施例，本技术领域人员会理解，下面实施例旨在用于解释本发明，而不应视为对本发明的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可通过市购到的常规产品。
在本发明的一个方面，本发明提出了一种半导体功率器件。参照图1，对本发明的半导体功率器件进行详细的描述。
根据本发明的实施例，参照图1，该半导体功率器件包括：漂移区100，P-阱区200，P+区300，N+有源区400，栅氧层500，栅极600，隔离氧化层700，侧墙层800以及正面接触电极900。其中，P-阱区200设置在漂移区100的一侧；P+区300设置在P-阱区200远离漂移区100的一侧；N+有源区400设置在P+区300远离漂移区100的一侧；栅氧层500设置在P-阱区200远离漂移区100的一侧；栅极600设置在栅氧层500远离漂移区100的一侧；隔离氧化层700设置在栅极600远离漂移区100的一侧；侧墙层800设置在N+有源区400远离漂移区100的一侧，且与栅氧层500、栅极600和隔离氧化层700的侧壁直接接触；而正面接触电极900设置在P+区300、侧墙层800和隔离氧化层700的远离漂移区100的一侧。
本发明人在研究过程中发现，可以利用新增的侧墙层800(spacer)作为刻蚀工艺的自对准结构，使形成的金属接触孔中的正面接触电极900到两边的栅极600的距离一致，从而有效地解决了光刻工艺存在对偏的技术问题，进而增加了该半导体功率器件的稳定性。同时，自对准工艺还能使每个元胞的宽度缩小2-4um，从而使该半导体功率器件具有更小的面积、更高的集成度。并且，还在栅极600和正面接触电极900之间还增加了隔离氧化层700，用于保护栅极600且起到栅极和源极间的隔离作用。同时，该隔离氧化层可和栅极采用同一光罩板，从而使整个MOS型功率器件的制备过程中仅需要一张光罩板就能完成，进而显著地降低了生产成本。
根据本发明的实施例，侧墙层800的具体材料不受特别的限制，只要该材料组成的侧墙层800能对刻蚀过程进行校准即可，本领域技术人员可根据刻蚀的具体工艺选择绝缘材料。在本发明的一些实施例中，侧墙层800可以是由氧化硅(SiO2)形成的。如此，采用氧化硅材料组成的侧墙层800不仅能保证刻蚀工艺的准确度，还可作为栅极600和正面接触电极900之间的绝缘层。
根据本发明的实施例，参照图1，侧墙层800的具体厚度D1不受特别的限制，只要该厚度的侧墙层800能有效地对刻蚀过程进行校准即可，本领域技术人员可根据刻蚀的具体工艺选择。在本发明的一些实施例中，侧墙层800的厚度D1可以为
如此，采用上述厚度的侧墙层800，不仅能更有效地能保证刻蚀工艺的准确度，还可更有效地隔离栅极600和正面接触电极900。
根据本发明的实施例，隔离氧化层700的具体材料不受特别的限制，只要该材料组成的隔离氧化层700能有效地将栅极600和正面接触电极900隔离即可，本领域技术人员可根据栅极600和正面接触电极900的具体材料进行选择。在本发明的一些实施例中，隔离氧化层700也可以是由氧化硅(SiO2)形成的。如此，采用氧化硅材料组成的隔离氧化层700，可更有效地隔离栅极600和正面接触电极900。
根据本发明的实施例，参照图1，隔离氧化层700的具体厚度D2不受特别的限制，只要该厚度的隔离氧化层700能有效地将栅极600和正面接触电极900隔离即可，本领域技术人员可根据栅极600和正面接触电极900的具体材料进行选择。在本发明的一些实施例中，隔离氧化层700的厚度可以为
如此，采用上述厚度的隔离氧化层700，可更有效地隔离栅极600和正面接触电极900。
根据本发明的实施例，漂移区100的具体材料不受特别的限制，只要该材料组成的漂移区100可用于后续形成P-阱区、P+区和N+有源区等功能性即可，本领域技术人员可根据该半导体功率器件的具体使用要求进行选择。在本发明的一些实施例中，该漂移区100可以为低掺杂的硅片。如此，采用上述材料形成的漂移区100可承受很高的电压而不被击穿。
根据本发明的实施例，P-阱区200的具体材料不受特别的限制，本领域常用的P-阱区材料均可，本领域技术人员可根据该半导体功率器件的使用要求进行选择。根据本发明的实施例，P-阱区的具体厚度也不受特别的限制，本领域技术人员可根据该半导体功率器件的使用要求进行设计，在此不再赘述。
根据本发明的实施例，P+区300的具体材料不受特别的限制，本领域常用的的P+区材料均可，本领域技术人员可根据该半导体功率器件的使用要求进行选择。根据本发明的实施例，P+区的具体厚度也不受特别的限制，本领域技术人员可根据该半导体功率器件的使用要求进行设计，在此不再赘述。
根据本发明的实施例，N+有源区400的具体材料不受特别的限制，本领域常用的N+有源区材料均可，本领域技术人员可根据该半导体功率器件的使用要求进行选择。根据本发明的实施例，N+有源区的具体厚度也不受特别的限制，本领域技术人员可根据该半导体功率器件的使用要求进行设计，在此不再赘述。
根据本发明的实施例，栅氧层500的材料可以为氧化硅。根据本发明的实施例，栅氧层500的具体厚度不受特别的限制，只要该厚度成的栅氧层500能使在栅极600面积减小的同时还能维持栅极电容来满足该器件的调控性能即可，本领域技术人员可根据栅极600的面积来进行设计，在此不再赘述。
根据本发明的实施例，栅极600的具体材料不受特别的限制，本领域内常用的栅极材料均可，只要该材料形成的栅极可对功能层产生电控制即可，本领域技术人员可根据该半导体功率器件的使用要求进行选择，在此不再赘述。
根据本发明的实施例，正面接触电极900的具体材料不受特别的限制，本领域内常用的金属电极材料均可，本领域技术人员可根据该半导体功率器件的使用要求进行选择，在此不再赘述。
综上所述，根据本发明的实施例，本发明提出了一种半导体功率器件，新增的侧墙层(spacer)能有效地降低光刻工艺形成的金属接触孔所预留的空间，并且该金属接触孔到两边栅极的距离一致，从而有效地解决了光刻工艺存在对偏的技术问题，增加了该半导体功率器件的稳定性，还可使每个元胞的宽度缩小2-4um，从而使该半导体功率器件具有更小的面积、更高的集成度，进而显著地降低了其生产成本。
在本发明的另一个方面，本发明提出了一种制作半导体功率器件的方法。参照图2～10，对本发明的制作方法进行详细的描述。根据本发明的实施例，参照图2，该方法包括：
S100：提供漂移区，其中，漂移区的一侧形成有栅氧层。
在该步骤中，参考图3，制作漂移区100，并在漂移区100的一侧形成栅氧层500。
根据本发明的实施例，制作漂移区100的具体方法不受特别的限制，本领域技术人员可根据漂移区100的具体材料和半导体功率器件的具体使用要求进行选择。在本发明的一些实施例中，可通过外延法或区熔法等工艺形成低掺杂的硅片，作为漂移区100使用。如此，通过上述方法形成的漂移区100，能耐高电压而不会被击穿。
根据本发明的实施例，在漂移区100的一侧形成栅氧层500的具体方法不受特别的限制，本领域技术人员可根据漂移区100和栅氧层500的具体材料进行选择。在本发明的一些实施例中，可直接在低掺杂的硅片上生长一层高质量的氧化层，作为栅氧层500使用。如此，通过上述方法形成的栅氧层500，其致密性高，具有很少的缺陷和电荷，能够很好的阻断高压并且较小的漏电，从而有利于隔离后续的栅极600。
S200：在栅氧层远离漂移区的一侧形成栅极和隔离氧化层。
在该步骤中，参考图5，在栅氧层500远离漂移区100的一侧，依次形成栅极600和隔离氧化层700。根据本发明的实施例，形成栅极600和隔离氧化层700的具体方法不受特别的限制，本领域技术人员可根据栅极600和隔离氧化层700的具体材料和形状进行选择。
在本发明的一些实施例中，参考图4，可以在栅氧层500远离漂移区100的一侧依次淀积栅层610和氧化层710，再通过一次构图工艺形成具有相同图案化的栅极600和隔离氧化层700。如此，在本发明的一些具体示例中，一次构图工艺可以是采用光照板进行光刻工艺，从而形成图案化的栅极600和隔离氧化层700。采用上述方法，隔离氧化层700可和栅极600采用同一光罩板来构图形成，从而使整个半导体功率器件的制备过程中仅需要一张光罩板即可，从而显著地降低了生产成本。并且，该隔离氧化层700还可替代现有的介质隔离层(ILD)，同样地可保护栅极600并将栅极和源极间隔离的作用。
S300：在漂移区的一侧形成P-阱区、P+区和N+有源区。
在该步骤中，参考图6，在漂移区100的靠近栅氧层500的一侧，依次形成P-阱(P-Well)区200、P+区300和N+有源区400，如此形成半导体功率器件的功能区。
根据本发明的实施例，形成P-阱区200的具体方法不受特别的限制，本领域技术人员可根据漂移区100的具体材料和该半导体功率器件的具体使用要求进行选择。在本发明的一些实施例中，可从上述光刻形成的栅极600和隔离氧化层700的开口处，注入硼离子，再进行高温推结处理，从而形成P-阱(P-Well)区200。如此，采用上述工艺形成的P-阱区200性能好，且工艺较容易实现。
根据本发明的实施例，形成P+区300和N+有源区400的具体方法不受特别的限制，本领域技术人员可根据漂移区100、P-阱区200的具体材料和该半导体功率器件的具体使用要求进行选择。在本发明的一些实施例中，可从上述光刻形成的栅极600和隔离氧化层700的开口处，先注入N+离子再高温推结处理并激活形成N+有源区400，然后，最后注入硼离子形成P+区300。如此，采用上述工艺形成的P+区300和N+有源区400的性能好，且工艺较容易实现。
根据本发明的实施例，离子注入的具体工艺不受特别的限制，具体例如设备、电压、时间等，本领域技术人员可根据带注入的离子类型、形成离子注入区域的厚度进行选择和调整，在此不再赘述。
S400：在栅氧层和隔离氧化层的远离漂移区的一侧形成介质隔离层，并刻蚀出侧墙层。
在该步骤中，参考图7，在栅氧层500、隔离氧化层700的远离漂移区100的一侧，形成介质隔离层810，然后参考图8，再刻蚀形成侧墙层800并刻穿栅氧层500。
根据本发明的实施例，形成介质隔离层810的具体方法不受特别的限制，只要该方法形成的介质隔离层810能覆盖栅极600和隔离氧化层700的开口处即可，本领域技术人员可根据介质隔离层810的具体材料进行选择。在本发明的一些实施例中，可通过淀积法形成介质隔离层810，如此，可在栅极600和隔离氧化层700的开口处形成厚度均匀的绝缘层。
根据本发明的实施例，介质隔离层810的具体厚度不受特别的限制，只要该厚度的介质隔离层810刻蚀后形成的侧墙层800的厚度能有效地校准刻蚀工艺的准直度即可，本领域技术人员可根据后续刻蚀侧墙层800的厚度进行设计和调整。在本发明的一些实施例中，形成的介质隔离层810的厚度可以为
如此，形成上述厚度的介质隔离层810，能使后续刻蚀出的侧墙层800更有效地校准刻蚀工艺的准直度。
根据本发明的实施例，刻蚀出侧墙层800的具体方法不受特别的限制，本领域技术人员可根据介质隔离层810的具体材料进行选择。在本发明的一些实施例中，可通过干法刻蚀形成侧墙层800，如此，采用上述方法刻蚀出的侧墙层800能更有效地校准刻蚀工艺的准直度，还可进一步刻穿栅氧层500，而且干法刻蚀也不会影响开口处底部的N+有源区400。
本发明人在研究过程中发现，在栅氧层500、隔离氧化层700的远离漂移区100的一侧淀积形成介质隔离层810的厚度D3可以为
再进行干法刻蚀工艺形成侧墙层800。其中，由于隔离氧化层700和栅极600的侧壁上的介质隔离层810的生长方向与干法刻蚀的离子轰击方向不同，所以当栅氧层500表面和隔离氧化层700表面的介质隔离层810刻蚀掉时，隔离氧化层700和栅极600的侧壁上的介质隔离层810并未被完全刻蚀掉，从而形成了侧墙层800，同时还可刻穿栅氧层500，具体产品结构请参考图7。
根据本发明的实施例，刻蚀出的侧墙层800的具体厚度不受特别的限制，只要该厚度的侧墙层800能有效地校准刻蚀工艺的准直度即可，本领域技术人员可根据实际刻蚀情况调控刻蚀时间。在本发明的一些实施例中，刻蚀出的侧墙层800的厚度可以为
如此，形成上述厚度的侧墙层800能更有效地校准刻蚀工艺的准直度。
S500：以侧墙层为掩膜刻穿N+有源区，形成金属接触孔。
在该步骤中，参考图9，以侧墙层800作为形成金属接触孔910的自对准结构，刻穿N+有源区400，而该金属接触孔910可用于将P+区300和正面接触电极900相连。根据本发明的实施例，刻穿N+有源区400的具体方法不受特别的限制，只要该方法能以侧墙层800作为自对准结构并刻穿N+有源区400即可，本领域技术人员可根据侧墙层800和N+有源区400的具体材料进行选择。
在本发明的一些实施例中，刻穿方法N+有源区400并形成金属接触孔910的具体方法可以为干法刻蚀。本发明人在研究过程中发现，采用本发明设计的侧墙层800作为自对准结构再进行刻蚀，则可有效地避免光刻工艺本身存在的可能对偏的技术问题，使干法刻蚀形成的金属接触孔910到两侧栅极600的距离一致，进而提高该半导体功率器件的稳定性，同时，由于光刻对偏问题的解决而无需预留过多的空间，从而能使每个元胞的宽度缩小2-4um，进而使该半导体功率器件具有更小的面积和更高的集成度。
S600：在P+区、侧墙层和隔离氧化层的远离漂移区的一侧，形成正面接触电极。
在该步骤中，参考图10，在P+区300、侧墙层800和隔离氧化层700的远离漂移区100的一侧，形成正面接触电极900，且该正面接触电极900填充满金属接触孔910(图中未标出)。
根据本发明的实施例，形成正面接触电极900的具体方法不受特别的限制，只要该方法能填充金属接触孔910并覆盖隔离氧化层700的表面即可，本领域技术人员可根据正面接触电极900的具体材料进行选择。在本发明的一些实施例中，正面接触电极900可以是通过溅射方法形成的。如此，采用上述方法形成的正面接触电极900，能更好地覆盖金属接触孔910和隔离氧化层700，并可使制作的半导体功率器件的稳定性更高。
综上所述，根据本发明的实施例，本发明提出了一种制作半导体功率器件的方法，可通过新增的侧墙层进行自对准光刻工艺形成金属接触孔，该金属接触孔距两边栅极的距离一致，从而解决了光刻工艺对偏的技术问题，进而增加了该半导体功率器件的稳定性；并且，增加的隔离氧化层用于对栅极和源极起到保护隔离的作用，还可采用栅极的光罩板形成，从而使整个MOS型功率器件的制备过程中仅需要一张光罩板就能完成，显著地降低了生产成本。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种半导体功率器件，其特征在于，包括：
漂移区；
P-阱区，所述P-阱区设置在所述漂移区的一侧；
P+区，所述P+区设置在所述P-阱区远离所述漂移区的一侧；
N+有源区，所述N+有源区设置在所述P+区远离所述漂移区的一侧；
栅氧层，所述栅氧层设置在所述P-阱区远离所述漂移区的一侧；
栅极，所述栅极设置在所述栅氧层远离所述漂移区的一侧；
隔离氧化层，所述隔离氧化层设置在所述栅极远离所述漂移区的一侧；
侧墙层，所述侧墙层设置在所述N+有源区远离所述漂移区的一侧，且与所述栅氧层、所述栅极和所述隔离氧化层的侧壁直接接触；以及
正面接触电极，所述正面接触电极设置在所述P+区、所述侧墙层和所述隔离氧化层的远离所述漂移区的一侧；
其中，基于所述栅极和所述隔离氧化层形成的开口，通过注入N+离子形成所述N+有源区；基于所述栅极和所述隔离氧化层形成的开口，通过注入硼离子形成所述P+区；
在所述栅氧层、所述隔离氧化层远离所述漂移区的一侧，通过对介质隔离层进行刻蚀得到所述侧墙层；所述侧墙层的厚度为
2.根据权利要求1所述的半导体功率器件，其特征在于，所述侧墙层由氧化硅形成。
3.根据权利要求1所述的半导体功率器件，其特征在于，所述隔离氧化层由氧化硅形成。
4.根据权利要求1所述的半导体功率器件，其特征在于，所述隔离氧化层的厚度为
5.一种制作半导体功率器件的方法，其特征在于，包括：
提供漂移区，其中，所述漂移区的一侧形成有栅氧层；
在所述栅氧层远离所述漂移区的一侧形成栅极和隔离氧化层；
在所述漂移区的一侧形成P-阱区、P+区和N+有源区；其中，所述N+有源区是在所述栅极和所述隔离氧化层的开口处，注入N+离子再高温推结处理并激活形成；所述P+区是在形成了N+有源区后，注入硼离子形成；
在形成所述P-阱区、所述P+区和所述N+有源区之后，于所述栅氧层和所述隔离氧化层的远离所述漂移区的一侧形成介质隔离层，通过对所述介质隔离层进行刻蚀得到侧墙层，形成所述侧墙层后刻穿所述栅氧层；
以所述侧墙层为掩膜刻穿所述N+有源区，形成金属接触孔；
在所述P+区、所述侧墙层和所述隔离氧化层的远离所述漂移区的一侧，形成正面接触电极；
所述侧墙层的厚度为
6.根据权利要求5所述的方法，其特征在于，所述形成栅极和隔离氧化层的过程进一步包括：
在所述栅氧层远离所述漂移区的一侧依次形成栅层和氧化层，在通过一次构图工艺形成具有相同图案的所述栅极和所述隔离氧化层。
7.根据权利要求5所述的方法，其特征在于，刻蚀出侧墙层的方法为干法刻蚀。
8.根据权利要求5所述的方法，其特征在于，刻穿所述N+有源区的方法为干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710368506.1A CN108933167B (zh) | 2017-05-22 | 2017-05-22 | 半导体功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710368506.1A CN108933167B (zh) | 2017-05-22 | 2017-05-22 | 半导体功率器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108933167A CN108933167A (zh) | 2018-12-04 |
| CN108933167B true CN108933167B (zh) | 2022-05-20 |
Family
ID=64451002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710368506.1A Active CN108933167B (zh) | 2017-05-22 | 2017-05-22 | 半导体功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108933167B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1161758A (zh) * | 1994-09-01 | 1997-10-08 | 国际整流器公司 | 掩模数目减少的mos栅控器件生产工艺 |
| CN203242631U (zh) * | 2013-04-27 | 2013-10-16 | 中国东方电气集团有限公司 | 一种全自对准的绝缘栅双极晶体管器件 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9087917B2 (en) * | 2013-09-10 | 2015-07-21 | Texas Instruments Incorporated | Inner L-spacer for replacement gate flow |
-
2017
- 2017-05-22 CN CN201710368506.1A patent/CN108933167B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1161758A (zh) * | 1994-09-01 | 1997-10-08 | 国际整流器公司 | 掩模数目减少的mos栅控器件生产工艺 |
| CN203242631U (zh) * | 2013-04-27 | 2013-10-16 | 中国东方电气集团有限公司 | 一种全自对准的绝缘栅双极晶体管器件 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108933167A (zh) | 2018-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| JP4060706B2 (ja) | ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ素子 | |
| US20030141546A1 (en) | MOS semiconductor device and method of manufacturing the same | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| KR20100088836A (ko) | 반도체 소자의 제조 방법 | |
| US7060562B2 (en) | Method for fabricating gate electrodes in a field plate trench transistor, and field plate trench transistor | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US9543246B2 (en) | Semiconductor device | |
| US20130230955A1 (en) | Method for fabricating a vertical transistor | |
| CN114744044A (zh) | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| CN112635541B (zh) | Ldmos器件及其制备方法 | |
| CN108933167B (zh) | 半导体功率器件及其制作方法 | |
| US7678664B2 (en) | Method for fabricating semiconductor device | |
| CN115763551A (zh) | Sgt半导体器件的栅间介质层的制造方法 | |
| CN113097302A (zh) | 晶体管及其制作方法 | |
| CN112447844A (zh) | 半导体器件的制造方法 | |
| CN112447732A (zh) | 反熔丝单元结构、反熔丝阵列结构及其制备方法 | |
| CN110739273B (zh) | 超薄栅极cmos器件的制造方法 | |
| CN114937695B (zh) | 双沟道ldmos器件及其制备方法以及芯片 | |
| CN110379850B (zh) | 沟槽式功率晶体管制法 | |
| CN110323136B (zh) | 一种FinFET制造工艺 | |
| US8232594B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030053959A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200106 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Applicant after: Shenzhen BYD Microelectronics Co., Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Applicant before: Biyadi Co., Ltd. Applicant before: Shenzhen BYD Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |