CN1109358C - 制造双扩散mos晶体管的方法 - Google Patents
制造双扩散mos晶体管的方法 Download PDFInfo
- Publication number
- CN1109358C CN1109358C CN97111474A CN97111474A CN1109358C CN 1109358 C CN1109358 C CN 1109358C CN 97111474 A CN97111474 A CN 97111474A CN 97111474 A CN97111474 A CN 97111474A CN 1109358 C CN1109358 C CN 1109358C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- polysilicon layer
- gate polysilicon
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 13
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000002146 bilateral effect Effects 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 abstract 6
- 229910019213 POCl3 Inorganic materials 0.000 abstract 3
- 210000000746 body region Anatomy 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000004767 nitrides Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
- H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种制造双扩散MOS(DMOS)晶体管的改进方法，包括下列步骤，在进行POCl3掺杂之前，热氧化在半导体衬底上在先形成的氧化层以部分形成相对原的氧化层，在掺杂POCl3期间，使栅多晶硅层具有导电性，POCl3中的磷不能通过相对厚的氧化层，穿入衬底，制成的DMOS器件在P型体中具有沟道区，在源/漏区中有均匀的杂质浓度分布，导致了耐压的增加。
Description
技术领域
本发明一般涉及用于制造双扩散MOS(DMOS)晶体管的一种改进方法，特别涉及制造DMOS功率晶体管的一种改进方法，DMOS晶体管可用于分离或集成的结构。
背景技术
将来，智能功率(intelligent power)集成电路(ICS)将需要高密度的功率器件、以及模拟功能和VLSI逻辑器件。在功率器件方面DMOS晶体管的应用是很重要的、因为它能处理高电压。对于这种器件而言一种质量因素是每单位面积处理的电流容量或每单位面积的导通(on)电阻。对于给定的电压参量(rating)。每单位面积的导通电阻能通过减少MOS器件的单元面积来减少。
在功率晶体管的领域中，定义多晶硅(polysilicon)和接触区的结合宽度为器件的单元间距(cell pitch)，多晶硅和接触区分别形成栅和源电极。对于DMOS功率晶体管，减少多晶硅区宽度的公知技术是减少P-阱的结深。但是，需要由击穿电压来限定最小的结深。
一种常规结构的横向DMOS(LDMOS)器件，因为其简单所以能很好的与VLSI工艺相结合。但是，由于考虑到LDMOS器件次于垂直DMOS(VDMOS)器件，因此，没有引起足够的重视。最近，已经证明RESURF(减少表面区域)LDMOS器件具有特别好的导通电阻(Rsp)。然而，由于该器件结构的复杂性，并且不是多用途的所以只被限于源区接地的应用。
特别是，在过去已经利用DMOS晶体管作为分离的功率晶体管或作为单片集成电路中的元件。因为采用自对准制造工序方法制造它们，DMOS晶体管保持了固有的半导体衬底区域。
通常首先由一种杂质类型(p或n杂质)的掺杂杂质形成沟道体区通过由形成栅的材料构成掩模的掩模孔以提供与栅自对准的沟道区。然后，通过现有的孔，使源区和栅电极及沟道体区自对准，进行与沟道体区杂质类型相反的杂质掺杂，按通常方法形成源区。这样就能制成很密集的结构。
下面参照图1A和图1B，叙述制造典型的DMOS晶体管的常规方法。
首先，如图1A所示，按照已有技术中众所周知的LOCOS(局部硅氧化)工艺，在P型半导体衬底上形成场氧化层2。然后，在包括衬底表面的衬底1表面上，较好地热生长或淀积氧化(二氧化硅)层4。氧化层将优选地和后续地作为制成DMOS器件的栅绝缘层。接着在绝缘层4上淀积例如5000厚的多晶硅层，并且最好利用常规的光刻掩模和腐蚀技术对其进行构图，形成一个或多个导电的栅电极区5，每个栅电极区5作为制成的DMOS器件的栅电极。在衬底结构上，淀积和构图光致抗蚀剂层，以便形成掩模层6。在P型衬底1的表面，采用例如常规的光刻掩模、腐蚀和扩散技术，利用P型杂质源7例如硼，形成P型区(P型体)8。
特别是，为了使栅电极区5具有导电性，在高温热处理前，进行掺杂POCl3，或者进行离子注入。如果需要，可利用离子注入技术，形成P型体8和多个P型区，这决定于是否形成分离DMOS器件，或是在集成电路结构中是否用作一个或者多个DMOS器件。掺杂P型半导体材料的P型体区，将最后作为制成的DMOS器件体沟道区的高导电率或低电阻率的接触区。
但是，在利用掺杂POCl3和热处理制造这样的DMOS器件过程中，特别是制造功率器件过程中，存在两个问题。其中之一是P型体8的沟道区具有不均匀的杂质浓度分布。这是因为在形成P型体8和n+型漏/源区期间，在不希望的方向扩散了注入栅电极区18的P型杂质。特别是，漏区杂质浓度相对地低于其它区的杂质浓度。尤其是邻近漏区的P型体部分区域具有相当低的杂质浓度。其结果是，如果将施加到制成的DMOS器件上的漏电压增加，则靠近沟道区的漏区容易导致耗尽，由此在其中引起穿通。所以，使制成的DMOS器件的电特性，特别是耐压，大大地降低。
为了防止上述耐压的降低，需要增加P型体和源区之间的沟道长度。但是这引起DMOS芯片尺寸的增加使不希望出现的问题发生。
两个问题中的另一个问题是，通过扩散诸如POCl3、WSix等N型导电源、难于使栅多晶硅具有导电性。这是因为在栅多晶硅中扩散导电源之前、通过掺杂P型杂质，预先形成了P型体8。如果采用扩散POCl3形成导电栅，为了形成导电栅，必然要采用附加的掩模层。
当没有利用该附加的掩模层形成导电栅时，必然要采用离子注入代替扩散POCl3。在所述离子注入情况下，不希望地增加了导电栅所要求的电阻。当采用扩散WSix时，引起各层翘起(lifting)的问题。
为了解决上述问题，如果在形成栅电极区之前，为形成P型体进行离子注入，则在形成P型体期间，引起不对准的问题。对于高集成的半导体器件、特别是对于DMOS器件，需要缩短每个栅的长度。于是上述不对准的情况，严重的影响了器件的特性。
此外，需要在沟道体区和源区之间，形成很低的电阻，缩短电沟道，以便防止不希望有的寄生晶体管产生，没有缩短连到源区的体区，可能产生寄生晶体管。因为轻掺杂沟道体区和对半导体区的低电阻的电接触通常要求重掺杂表面区，所以需要为沟道体区提供一辅助加重掺杂接触区、以便保证源区和体区有良好的电接触。这样的重掺杂区通常不能够被自对准，因此增加了DMOS器件的整个尺寸。一般，在形成其它两区之前，通常形成重掺杂体接触区。然后，利用形成图形的相当厚的氧化物掩模层，保护重掺杂体接触区不受掺杂源区的掺杂步骤的影响。需要和源区上任何氧化物一起将这个形成图形的掩模氧化层腐蚀掉或除掉，而不影响栅电极上面和/或下面的绝缘层分布，这使得增加了成本、容差和工艺的复杂性，其结果降低了电气合格器件的生产率。
已经利用了各种工艺试图解决前述中存在的问题，因此要求提供一种改进的DMOS制造方法和工艺顺序，其许可源到沟道体的电连接有效缩短，并且不降低生产率，许可或容许器件的尺寸被减少。
发明概述
因此本发明的目的是提供一种制造具有优良器件特性的DMOS晶体管的改进方法。
本发明的另一个目的是提供一种制造DMOS晶体管的改进的制造方法，该晶体管具有低电阻的栅区，该方法能使合格器件具有较高生产率。
本发明又一目的是提供制造DMOS晶体管的改进方法或工序，同时形成晶体管的源和漏，并同时使其栅多晶硅具有导电性。
本发明还提供一种制造集成电路中DMOS晶体管的改进方法。
按照本发明的一种方案，一种制造DMOS晶体管器件的方法，包括下列步骤，制备半导体衬底；在半导体衬底上形成第1绝缘层；顺序地在第1绝缘层上形成栅多晶硅层和第2绝缘层；对栅多晶硅层和第2绝缘层构图(pattering)，在半导体层上形成源和漏的窗口；利用掩模体通过离子注入、穿过源窗口在衬底上形成第1导电类型的体；在栅多晶硅层的两侧壁上形成侧壁区；热氧化第1绝缘层露出的部分，形成相对厚的氧化层；通过源和漏窗口在衬底上形成第2导电类型的源和漏区。该方法还包括在栅多晶硅层两侧壁上形成分隔层(spacer)的步骤。并且本方法还包括，在栅多晶硅层形成图形后进行掺杂POCl3，使栅多晶硅层具有导电性的步骤。该方法还包括除掉相对厚的氧化层以便有足够的预定厚度使通过该氧化层注入杂质。
按照本发明的另一方案，一种制造DMOS晶体管的方法包括下列步骤，制备P型半导体衬底；在半导体衬底上形成第1绝缘层；顺序地在第1绝缘层上形成栅多晶硅层和第2绝缘层；使栅多晶硅层和第2绝缘层形成图形，以便给源和漏开窗口；通过源窗口把P型杂质注入到衬底形成P型体；在栅多晶硅层的两侧壁上形成侧壁区；热氧化第1绝缘层露出的部分形成相对厚的氧化层；通过源和漏的窗口把N+型杂质注入到衬底，形成重掺杂N+型的源和漏区。
附图的简要说明
通过结合实施例参考附图对本发明进行的详细说明使本发明的目的、特征和优点更加明显。
图1A和图1B是用顺序剖面表示的工序图，其表示按照常规方法制造DMOS晶体管的各工艺步骤；
图2A至图2H是用顺序剖面表示的工序图，其表示按照本发明新颖方法制造DMOS晶体管的各工艺步骤。
优选实施方式的详细描述
下面详细地披露本发明优选实施例的构成和利用。但是应当了解，本发明提供了许多可应用的创造性构思，其能在各种特殊情况下被实施。讨论特殊的实施例只是为了以特殊的方式说明本发明的构成和利用，但不是对本发明范围的限定。
下面说明本发明的制造方法。之后将要说明制造DMOS晶体管的最佳方法。
首先参看图2A，在P型半导体衬底10上设置氧化硅膜构成的绝缘区12。设置绝缘区12用于相互电隔离DMOS元件。一般，利用众所周知的隔离工艺，例如LOCOS(局部氧化硅)工艺，形成由高介电(dielectric)材料的氧化硅膜构成的隔离区12。
在该例中，衬底10包括P型衬底大约为10到20Ω·cm的衬底。对于本发明，衬底结构并不要求很严格，可以在其上设置半导体层(未表示)或者外延淀积层(未表示)。这些层的每一个具有与衬底10相同的导电性，但是比衬底10的浓度要相对较低。在这种情况下，半导体层或者外延淀积层能够由绝缘区12进行电隔离。更详细的例子是，在P型衬底上淀积外延层或者N型材料层，以在该衬底上形成半导体层(未表示)，然后，用隔离工艺形成氧化硅的隔离区12，以使由隔离区12电隔离半导体层的各部分。
再参看图2A，在衬底10的表面上，优选地热生长氧化(二氧化硅)层14或淀积氧化(二氧化硅)层14。氧化层14最好将作为制成的DMOS晶体管的栅绝缘层。顺序地在绝缘层14上面，淀积一层例如大约5000厚的多晶硅(以后表示为“polysilicon”)层16。然后在多晶硅层16上面，形成例如大约2000A厚的由氮化硅构成的绝缘层18。
接着参看图2B，利用众所周知的光刻掩模和腐蚀工艺，优选地构图绝缘层18，形成一个或者多个绝缘层18的部分18a。然后，利用绝缘部分18a作为掩模，通过众所周知的腐蚀工艺，构图多晶硅层16。这样，就限定了漏和源的窗口19a和19b。
现在参看图2C，在衬底结构上淀积光致抗蚀剂层，然后通过光刻掩模和显影工艺将光致抗蚀剂层构图，形成一个或者多个光致抗蚀剂层的部分20，以便只露出源区窗口19b。即，在漏区窗口19a上面形成作为掩模层的光致抗蚀剂部分20。在该例中，掩模层可能是任何的光刻掩模层。接着，通过由掩模层20形成的源区窗口19b掺入P型杂质。利用离子注入方法，通过绝缘层14，把适合的P型杂质22，例如硼，按照最常规和精确地方法掺入进去。通过高温热处理，把以前掺入的杂质推进到衬底10中，以便形成轻掺杂P型体24。在推进扩散操作中，由于横向扩散，应当注意，轻掺杂P型体24向外延伸(位于栅氧化层14的中心下面，即在未掺杂栅多晶硅层18a的下面)，因此，为本发明工艺形成的N沟道DMOS器件提供了最佳沟道区。
现在参看图2D和图2E，在除掉掩模层20后，在半导体衬底的全部表面上面，形成薄绝缘层26，优选的形成诸如Si3N4的氮化物层，然后利用现有工艺中众所周知的干腐蚀工艺，部分地除掉绝缘层26，这样，在栅多晶硅层和绝缘层18a的组合侧壁(sidewall)中的每一个侧壁上，形成侧壁绝缘区(或分隔层)26a。侧壁区26a典型的是氧化物，和利用TEOS(四乙氧(基)硅烷)工艺，可以形成。另外，侧壁区可以包括氮化物区。在形成侧壁区26a时，绝缘层18a用作掩模。还有在形成侧壁区26a时，绝缘层14作为腐蚀阻止层。
如图2F所示，在推进扩散步骤期间，进行或采用氧化过程，以便在露出的栅氧化层14部分和场(field)氧化层12上面，生长氧化层28。在氧化生长期间，绝缘层18a和侧壁区26a的结合区作为掩模。在相应于制成的DMOS器件漏区和源区的栅氧化层的露出部分，形成相当厚度的绝缘层12。这样，所形成的厚部分用于增大制成的DMOS器件的耐压。
参看图2G，在除掉绝缘层18a和侧壁区26a后，在整个半导体衬底的表面上，涂覆POCl3溶液，然后进行热处理推进扩散。在进行热处理推进扩散过程期间，POCl3膜或层(未表示)中的磷直接输送入或传送入栅多晶硅层16a中，使栅多晶硅层具有导电性。但是磷不通过厚氧化层28穿入衬底。
接着如图2H所示，淀积一层，例如光致抗蚀剂层或者氮化物层，并用光刻工艺对其构图、形成具有源区/漏区窗口的掩模层29，并由此限定源/漏区。利用众所周知的腐蚀工艺，连续部分地取除该氧化层28，直到露出腐蚀点(如图2H虚线所示)。接着，利用掩模层20作为掩模进行n+型离子注入，以形成重掺杂N+漏区30和重掺杂N+源区32。
采用与典型CMOS器件的工艺步骤相同的工艺步骤，进行后续工艺步骤，以制造成品的DMOS器件。
如图2I所示，在半导体层的整个表面上，形成绝缘层、然后用干腐蚀工艺选择地将其除掉。在栅多晶硅层16a的两侧壁，形成侧壁区34。侧壁区34通常包括一层氧化物，例如二氧化硅层，或者一层氮化物，例如，Si3N4层。在形成侧壁区34期间，在漏区30和源区32上面的组合氧化层变得较薄。接着，部分地除掉源区32上的氧化层，以便形成接触窗孔。然后通过源区32进行扩散工艺，形成重掺杂P+体接触区36。
最后，利用金属化工艺，形成导电层40a和40b，制成图2I所示的完整结构。在半导体器件和导电接触上面淀积诸如二氧化硅的绝缘层38，并且形成互连线路，以便把DMOS器件电连接到集成电路的其它器件上。
如上所述，按照制造DMOS晶体管的新颖方法，可能获得P型体沟道区和源/漏区中的均匀杂质浓度分布，所以能改善DMOS晶体管的器件特性，特别是耐压特性。
并且，该方法能防止靠近漏区的部分P型体产生耗尽。因此，即使增加施加到成品DMOS器件的漏电压，在靠近沟道区的漏区也不导致耗尽，因此能改善穿通现象。
Claims (17)
1.一种制造双扩散MOS晶体管的方法，其包括下列步骤：
制备半导体衬底；
在半导体衬底上面形成第1绝缘层；
按顺序在第1绝缘层上面，形成栅多晶硅层和第2绝缘层；
对栅多晶硅层和第2绝缘层进行构图，以使在半导体层上形成源和漏的窗口；
利用形成的掩模体通过离子注入，穿过源区窗口在衬底中形成第1导电型体；
在栅多晶硅层的两侧壁上形成侧壁区；
热氧化第1绝缘层的露出部分，以形成相对厚的氧化层；
通过源和漏窗口，在衬底中形成第2导电型的源区和漏区。
2.按照权利要求1的方法，其中，还包括在栅多晶硅层构图后，进行掺杂POCl3，使栅多晶硅层变成导电性的步骤。
3.按照权利要求2的方法，其中，进行POCl3掺杂的步骤包括，在半导体衬底的整个表面上涂覆POCl3膜，和进行热处理，以便把POCl3膜中的磷直接扩散进栅多晶硅层中的步骤。
4.按照权利要求2的方法，其中，还包括除掉相对厚的氧化层，以使具有足够预定的厚度通过该氧化层注入杂质。
5.按照权利要求1的方法，其中，形成源和漏的步骤包括，在栅多晶硅层的两侧壁上形成侧壁区；热氧化第1绝缘层露出的部分，在源和漏区上形成相对厚的氧化层；穿过相对厚的氧化层把杂质离子扩散进衬底，以便形成源和漏区。
6.按照权利要求5的方法，其中，杂质离子包括N型杂质。
7.按照权利要求6的方法，其中，N型杂质包括POCl3中的磷。
8.按照权利要求6的方法，其中，N型杂质包括WSix。
9.按照权利要求1的方法，其中，第1绝缘层包括热生长二氧化硅。
10.按照权利要求1的方法，其中，形成栅多晶硅层的步骤包括，在多晶硅层上形成第2绝缘层，构图该第2绝缘层，以形成栅掩模，利用形成的栅掩模构图多晶硅层，以便形成栅多晶硅。
11.按照权利要求1的方法，其中，通过对光致抗蚀剂构图，形成掩模体。
12.按照权利要求11的方法，其中，形成光致抗蚀剂图形的步骤，包括在衬底上淀积光致抗蚀剂层，然后构图光致抗蚀剂层，以便确定一体的窗口部分。
13.按照权利要求1的方法，其中，还包括在形成第1绝缘层之前，形成元件隔离区的步骤。
14.按照权利要求13的方法，其中，该元件隔离区包括一个电介质层。
15.按照权利要求14的方法，其中，电介质层包括氧化硅膜。
16.按照权利要求13的方法，其中，利用硅的局部氧化工艺形成元件隔离区。
17.一种制造双扩散MOS晶体管器件的方法，其包括下列步骤：
制备P-型半导体衬底；
在半导体衬底上形成第1绝缘层；
按顺序在第1绝缘层上形成栅多晶硅层和第2绝缘层；
构图栅多晶硅层和第2绝缘层，开源和漏窗口；
通过源窗口把P型杂质注入到衬底，以便形成P型体；
在栅多晶硅层的两侧壁上形成侧壁区；
热氧化第1绝缘层的露出部分，以形成相对厚的氧化层；
通过源和漏的窗口，注入N+型杂质到衬底中，以便形成重掺杂的N+型源和漏区。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074323A KR100204805B1 (ko) | 1996-12-28 | 1996-12-28 | 디엠오에스 트랜지스터 제조방법 |
| KR74323/96 | 1996-12-28 | ||
| KR74323/1996 | 1996-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1187028A CN1187028A (zh) | 1998-07-08 |
| CN1109358C true CN1109358C (zh) | 2003-05-21 |
Family
ID=19491625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97111474A Expired - Fee Related CN1109358C (zh) | 1996-12-28 | 1997-06-02 | 制造双扩散mos晶体管的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5970329A (zh) |
| EP (1) | EP0851507A3 (zh) |
| JP (1) | JP4018780B2 (zh) |
| KR (1) | KR100204805B1 (zh) |
| CN (1) | CN1109358C (zh) |
| TW (1) | TW323396B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4027447B2 (ja) | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3283458B2 (ja) * | 1997-12-19 | 2002-05-20 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| KR100281124B1 (ko) * | 1999-01-20 | 2001-01-15 | 김영환 | 반도체소자 및 그의 제조방법 |
| US6555446B1 (en) * | 1999-12-10 | 2003-04-29 | Texas Instruments Incorporated | Body contact silicon-on-insulator transistor and method |
| JP4709442B2 (ja) * | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
| US6621131B2 (en) | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| ITVA20010045A1 (it) * | 2001-12-14 | 2003-06-16 | St Microelectronics Srl | Flusso di processo per la realizzazione di un vdmos a canale scalato e basso gradiente di body per prestazioni ad elevata densita' di corren |
| US6656764B1 (en) * | 2002-05-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Process for integration of a high dielectric constant gate insulator layer in a CMOS device |
| KR100473476B1 (ko) * | 2002-07-04 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US6870218B2 (en) * | 2002-12-10 | 2005-03-22 | Fairchild Semiconductor Corporation | Integrated circuit structure with improved LDMOS design |
| US6924517B2 (en) * | 2003-08-26 | 2005-08-02 | International Business Machines Corporation | Thin channel FET with recessed source/drains and extensions |
| JP4800566B2 (ja) * | 2003-10-06 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN100377321C (zh) * | 2004-06-28 | 2008-03-26 | 中芯国际集成电路制造(上海)有限公司 | 用于高电压操作的金属氧化物半导体器件及其制造方法 |
| KR100887017B1 (ko) * | 2007-05-18 | 2009-03-04 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조 방법 |
| JP5217064B2 (ja) * | 2007-07-23 | 2013-06-19 | ミツミ電機株式会社 | Ｄｍｏｓ型半導体装置及びその製造方法 |
| JP5206146B2 (ja) * | 2008-06-19 | 2013-06-12 | 株式会社デンソー | 半導体装置の製造方法 |
| KR20100135441A (ko) * | 2009-06-17 | 2010-12-27 | 주식회사 동부하이텍 | 수평형 디모스 소자 및 그의 제조 방법 |
| JP5700649B2 (ja) * | 2011-01-24 | 2015-04-15 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN103035729B (zh) * | 2012-12-04 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN106549057B (zh) * | 2015-09-22 | 2020-06-23 | 北大方正集团有限公司 | Dmos器件制作方法与dmos器件 |
| KR102051752B1 (ko) | 2018-06-14 | 2020-01-09 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
| CN110729242B (zh) * | 2018-07-17 | 2022-04-29 | 上海宝芯源功率半导体有限公司 | 一种半导体开关器件及其制作方法 |
| CN110858543B (zh) * | 2018-08-22 | 2023-10-27 | 宁波宝芯源功率半导体有限公司 | 一种半导体开关器件及其制作方法 |
| CN113517337B (zh) * | 2021-07-13 | 2023-10-10 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849367A (en) * | 1986-10-24 | 1989-07-18 | Thomson Semiconducteurs | Method of manufacturing a DMOS |
| CN1040707A (zh) * | 1988-08-25 | 1990-03-21 | 北京市半导体器件研究所 | 高压垂直扩散场效应管及其制法 |
| US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| CN1085690A (zh) * | 1992-05-21 | 1994-04-20 | 菲利浦电子有限公司 | 半导体器件 |
| US5372960A (en) * | 1994-01-04 | 1994-12-13 | Motorola, Inc. | Method of fabricating an insulated gate semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615667B2 (ja) * | 1987-09-28 | 1997-06-04 | 日産自動車株式会社 | Ｍｏｓ電界効果トランジスタの製造方法 |
| US5119162A (en) * | 1989-02-10 | 1992-06-02 | Texas Instruments Incorporated | Integrated power DMOS circuit with protection diode |
| FR2654258A1 (fr) * | 1989-11-03 | 1991-05-10 | Philips Nv | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. |
| US5192989A (en) * | 1989-11-28 | 1993-03-09 | Nissan Motor Co., Ltd. | Lateral dmos fet device with reduced on resistance |
| IT1236994B (it) * | 1989-12-29 | 1993-05-12 | Sgs Thomson Microelectronics | Processo per la fabbricazione di dispositivi semiconduttori mos di potenza e dispositivi con esso ottenuti |
| US5798550A (en) * | 1990-10-01 | 1998-08-25 | Nippondenso Co. Ltd. | Vertical type semiconductor device and gate structure |
| US5637514A (en) * | 1995-10-18 | 1997-06-10 | Micron Technology, Inc. | Method of forming a field effect transistor |
-
1996
- 1996-12-28 KR KR1019960074323A patent/KR100204805B1/ko not_active IP Right Cessation
-
1997
- 1997-04-07 TW TW086104375A patent/TW323396B/zh not_active IP Right Cessation
- 1997-04-09 EP EP97302440A patent/EP0851507A3/en not_active Withdrawn
- 1997-06-02 CN CN97111474A patent/CN1109358C/zh not_active Expired - Fee Related
- 1997-07-17 JP JP19214997A patent/JP4018780B2/ja not_active Expired - Lifetime
- 1997-10-14 US US08/950,324 patent/US5970329A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849367A (en) * | 1986-10-24 | 1989-07-18 | Thomson Semiconducteurs | Method of manufacturing a DMOS |
| CN1040707A (zh) * | 1988-08-25 | 1990-03-21 | 北京市半导体器件研究所 | 高压垂直扩散场效应管及其制法 |
| US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| CN1085690A (zh) * | 1992-05-21 | 1994-04-20 | 菲利浦电子有限公司 | 半导体器件 |
| US5372960A (en) * | 1994-01-04 | 1994-12-13 | Motorola, Inc. | Method of fabricating an insulated gate semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1187028A (zh) | 1998-07-08 |
| TW323396B (en) | 1997-12-21 |
| KR19980055115A (ko) | 1998-09-25 |
| KR100204805B1 (ko) | 1999-06-15 |
| JPH10200111A (ja) | 1998-07-31 |
| EP0851507A3 (en) | 1999-05-19 |
| EP0851507A2 (en) | 1998-07-01 |
| JP4018780B2 (ja) | 2007-12-05 |
| US5970329A (en) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1109358C (zh) | 制造双扩散mos晶体管的方法 | |
| JP3117426B2 (ja) | 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法 | |
| CN100338778C (zh) | 场效应晶体管及其制造方法 | |
| CN1695252A (zh) | 具有增加的导通电阻的沟槽mosfet器件 | |
| US5663079A (en) | Method of making increased density MOS-gated semiconductor devices | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| CN1436371A (zh) | 具有双扩散体分布的沟槽金属氧化物半导体场效应晶体管 | |
| CN1152419C (zh) | 功率半导体器件及其制造方法 | |
| CN1360738A (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| CN1088914C (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| CN1539169A (zh) | 对称沟槽mosfet器件及其制造方法 | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| JP2000188391A (ja) | 半導体集積回路装置の製造方法 | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| KR100292718B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN1238564A (zh) | 绝缘栅晶体管、其制造方法和半导体集成电路器件 | |
| KR100293618B1 (ko) | 수직형및수평형바이폴라트랜지스터를구비한반도체장치및그제조방법 | |
| KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19990051079A (ko) | 절연막 경사식각을 이용한 전력소자 제조방법 | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| KR100336562B1 (ko) | 모스 형성방법 | |
| KR100192976B1 (ko) | 전력용 반도체소자 제조방법 | |
| KR20040002123A (ko) | 고전압 소자 및 그 제조방법 | |
| JP2004165468A (ja) | 半導体装置とその製造方法 | |
| CN1201258A (zh) | 在关状态无漏电流的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030521 |