CN1201258A - 在关状态无漏电流的半导体器件及其制造方法 - Google Patents
在关状态无漏电流的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1201258A CN1201258A CN98102023A CN98102023A CN1201258A CN 1201258 A CN1201258 A CN 1201258A CN 98102023 A CN98102023 A CN 98102023A CN 98102023 A CN98102023 A CN 98102023A CN 1201258 A CN1201258 A CN 1201258A
- Authority
- CN
- China
- Prior art keywords
- silicon oxynitride
- oxynitride film
- formation
- film
- isolation zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims description 65
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- -1 nitrogen ion Chemical class 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000012797 qualification Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 239000012535 impurity Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
在包括元件区50和元件隔离区58的半导体器件中,含氮氧化硅膜68置于元件区50与元件隔离区58之间的边界处。在制备半导体器件的方法中,在提供元件区50的半导体衬底60的部分表面上形成掩模材料72和74,使用掩模材料72和74腐蚀半导体衬底60,以形成限定元件隔离区58的沟槽76,在沟槽76中形成含氮氧化硅膜68,用绝缘膜掩埋沟槽76。
Description
本发明涉及在半导体衬底上有多个元件和隔离这些元件的隔离区的半导体器件，特别涉及通过在半导体衬底上形成沟槽、并用绝缘膜掩埋沟槽来限定元件隔离区的半导体器件及其制造方法。
关于隔离形成在半导体衬底上的半导体器件的元件的方法，已经使用了通过在半导体衬底上形成沟槽、并用绝缘膜掩埋沟槽(此后称为沟槽隔离)来进行元件隔离的方法。该沟槽隔离对于精细高集成半导体器件的元件之间的隔离非常有用。因为高精度形成在半导体衬底上的沟槽决定相应尺寸。
但是，通过在制造工艺中进行加热，在栅极下部半导体衬底元件区端部的杂质扩散到元件隔离区的氧化硅膜。结果杂质浓度变低，所以由于低于基本阈值电压的栅电压在其上形成寄生沟道。因此，不可避免地出现OFF状态漏电流的增加。
为了解决这一问题，在未审查日本专利公报92549/1984等中提出了一种常规半导体器件及其制造方法。在该方法中，正如下面将要详细说明的，在与元件隔离区的绝缘膜接触的半导体衬底部分掺入与衬底相同导电类型的杂质，使浓度增大。由此防止寄生沟道的形成。
但是在上述参考文件中说明的制造半导体器件的常规方法中，会导致两个问题，下面将详细说明。即，常规方法的制造步骤增加。而且需要大量的努力来优化元件区端部杂质的离子注入剂量和能量，每次制造元件的方法都在变化。
因此，本发明的一个目的是提供有上述沟槽隔离结构的半导体器件及其制造方法，其中，通过在不增加制造步骤、和在元件设计改变时不需大量努力来优化条件的情况下，防止在栅极下的元件区端部形成寄生沟道来降低OFF状态的漏电流。
随着说明的继续进行将更加明白本发明的其它目的。
根据本发明的一个方案，提供的半导体器件包括：半导体元件区；隔离所说半导体元件区的元件隔离区；置于所说半导体元件区与所说元件隔离区之间边界的含氮氧化硅膜。
半导体元件区和所说元件隔离区可以置于半导体衬底上，所说半导体衬底为硅衬底。
元件隔离区可以主要由氧化硅组成。
所说含氮氧化硅膜中氮的浓度按氮与氧的比算可以不大于五分之一。
所说半导体元件可以包括金属氧化物半导体型场效应晶体管。
根据本发明的另一方案，提供的制备半导体器件的方法包括以下步骤：形成所说半导体元件区；形成所说元件隔离区；在所说半导体器件区与所说元件隔离区之间的边界形成所说含氮氧化硅膜；所说形成元件隔离区的步骤还包括：腐蚀所说述半导体衬底以形成沟槽；用绝缘膜掩埋所说沟槽。
根据本发明的再一方案，提供的制备半导体器件的方法包括以下步骤：在半导体衬底上形成半导体元件区；在所说半导体衬底上形成元件隔离区以隔离所说半导体元件区；在所说半导体元件区与所说元件隔离区之间的边界形成含氮氧化硅膜；在形成所说半导体元件区的所说半导体衬底的部分表面上形成掩模材料；使用所说掩模材料腐蚀所说半导体衬底以形成限定所说元件隔离区的沟槽；在所说沟槽中形成所说含氮氧化硅膜；用绝缘膜掩埋所说沟槽。
形成含氮氧化硅膜的步骤可以是在含氮化物气氛中的加热步骤。氮化物可以是N2O、HH3或NO。
在含氮化物的气氛中加热的步骤可以在700℃到1200℃间的加热温度下进行，也包括这两个温度。
在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。
形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后在包括氮化物的气氛加热。
氮化物可以是N2O、HH3或NO。
在含氮化物的气氛中加热的步骤可以在400℃到1200℃间的加热温度下进行，也包括这两个温度。
在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。
形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后向所说氧化硅膜中注入氮离子。
在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。
形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后向所说氧化硅膜中注入氮化物离子。
在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。
形成氧化硅膜的步骤可以是热氧化工艺、或CVD工艺。
图1是常规半导体器件的部分平面示意图；
图2是半导体器件沿图1中线A-A的垂直剖面示意图；
图3A到3E画在两页纸上，是制备图1所示半导体器件的方法的各步骤的垂直剖面示意图；
图4是根据本发明优选实施例的半导体器件的部分平面示意图；
图5是半导体器件沿图4中线A’-A’的垂直剖面示意图；
图6A到6C画在两页纸上，是制备图4所示半导体器件的方法的各步骤的垂直剖面示意图。
下面详细说明优选实施例：
为了容易理解本发明，首先参照图1、2和3A到3E说明常规半导体器件及其制造方法。
图1和2表示有常规沟槽隔离的半导体器件。
图1是从元件表面来看的半导体器件局部示图。
在图1中，元件区10包括源区12、栅极14、和漏区16，并用元件隔离区18将之与其它元件隔离。
图2是沿图1的线A-A取的栅极14处的剖面图。
从图2可以明白，在第一导电类型的半导体衬底20上的元件区10中提供栅绝缘膜22和栅极14，在半导体衬底20上腐蚀沟槽并用绝缘膜掩埋，由此形成元件隔离区18，以将元件与其它元件隔离。即，元件区有近乎平坦的表面，在元件区端部26与元件隔离区接触。元件区侧面28为从元件区的端部到沟槽底部连续的垂直面或斜面。元件区侧面28与元件隔离区18的绝缘膜接触。
如前面例子所示，通过制造工艺中的加热，栅极下部半导体衬底元件区端部的杂质扩散到元件隔离区的氧化硅膜。结果使元件区端部的杂质浓度变低，但是在例示的例子中，朝向元件隔离区18、元件隔离区侧28和元件区端部26的衬底沟槽底部的第一导电类型的杂质浓度高于元件区内的杂质浓度。此外，为了避免图示复杂，忽略了置于元件上的引线等。
图1和示出图1的A-A线的剖面的图2所示的有常规沟槽隔离的半导体器件的制造方法示于图3A到3E中。
首先，如图3A所示，在第一导电类型的硅衬底(半导体衬底)20上形成氧化硅膜30。另外，在氧化硅膜30上形成如0.5μm厚的铝膜32(用掩模)。而且通过光刻用铝膜32和光刻胶膜34在元件形成区上形成掩模。
然后，如图3B所示，采用上述掩模，各向异性腐蚀半导体衬底20，以在元件隔离区中形成约0.6μm深的沟槽36。
随后，如图3C所示，各向异性腐蚀铝膜32的部分侧壁，使部分侧壁过腐蚀约0.1μm。
接着，如图3D，剥落掩模用的光刻胶膜34后，向半导体衬底20中离子注入第一导电类型的杂质，例如，使用3×1012cm-2的剂量，用底层铝膜32作为掩模。因此，如图3D所示，杂质离子注入到没有用铝膜32掩蔽的元件隔离区的沟槽36的底部和侧壁、及元件区端部26中。
再后，如图3E所示，将CVD淀积的氧化硅薄膜掩埋进沟槽36中作为绝缘膜，以形成元件隔离区18。然后去除上述铝膜32，平面化元件区10和元件隔离区18的表面。随后，如图2所示，和制造常规半导体器件的普通工艺一样，形成栅绝缘膜22和栅极14。而且离子注入第二导电类型的杂质以形成源区12和漏区16，如图1所示。这样完成了有沟槽隔离结构的半导体器件。
但是，在图1、2和3A到3E所示的制造半导体器件的常规方法中，在同一衬底上形成不同导电类型的晶体管时，第一和第二导电类型杂质的离子注入需要各自的工艺。即，当杂质离子注入到没有用铝膜32掩蔽的元件隔离区的沟槽36的底部和侧壁、及元件区端部26中时，需要第一和第二工艺。首先，用光刻胶膜等覆盖形成第一导电类型晶体管的区域，然后离子注入第一导电类型的杂质，再后去除光刻胶薄膜。第二，用光刻胶膜等覆盖形成第二导电类型晶体管的区域，然后离子注入第二导电类型的杂质，再后去除光刻胶薄膜。因此这不可避免地增加了所需人力。
而且由于制造元件方法的变化，元件区端部的杂质扩散进元件隔离区的氧化硅膜中的量也不同。因此，需要优化杂质离子的注入剂量和能量，这样每次制造元件的方法都不同。所以优化浪费了大量的劳动。
现在参照图4、5和6A到6C，接着说明根据本发明优选实施例的半导体器件及其制造方法。
根据该实施例的半导体器件的结构示于图4和图5。此外，为了使附图简化，省略了图示元件上的引线等。
图4是从元件表面看的半导体器件局部示图。
在图4中，元件区50包括源区52、栅极54和漏区56，并由元件隔离区58将它与其它元件隔离。
图5是沿图4中线A’-A’取的栅极54处的剖面图。
从图5可以明白，在第一导电类型半导体衬底60的元件区50中形成栅绝缘膜62和栅极54。而且在半导体衬底60上形成要用绝缘膜掩埋的沟槽。由此形成元件隔离区58。因此，元件与其它元件隔离。如图5所示，元件区有近乎平坦的表面，且在元件区端部66与元件隔离区接触。元件区侧面为从元件区端部到沟槽端部连续的垂直面或斜面，并与元件隔离区58的绝缘膜接触。
如图5所示，在该实施例中，在元件区50和元件隔离区58之间的边界上形成含氮氧化硅膜68。由此可以防止由于制造工艺中的加热使半导体衬底元件区端部66中栅极54下部的杂质扩散进元件隔离区58的氧化硅膜中。因此不会形成任何寄生沟道。
要限制含氮氧化硅膜68中的氮浓度，使它按氮与氧的比不大于五分之一。其原因是，当氮浓度超过该浓度比时，将损坏元件区端部66的与含氮氧化硅膜68接触的部分。由此使该部分的漏电流增加，导致严重问题。
接着图4和5并参照图6A到6C，说明制造上述半导体器件的方法。[第一方法]
图6A到6C表示图4所示和图4的A’-A’线的剖面所示的半导体器件的制造方法的各步骤。
首先，如图6A所示，在第一导电类型的硅衬底(半导体衬底)60上形成氧化硅膜70。另外，在氧化硅膜70上形成0.4μm厚的氮化硅膜72(掩模材料)。然后通过光刻用氮化硅膜72和光刻胶膜74在元件区上形成掩模。
接着，如图6B所示，用所述掩模各向异性腐蚀半导体衬底60，在元件隔离区中形成约0.5μm深的沟槽76。
随后，如图6C所示，剥落光刻胶膜74后，在产生氧化和轻微的氮化的气氛下加热其表面暴露在半导体衬底60中的元件隔离区的沟槽部分76，例如在900℃的N2O气氛中形成约7nm厚的含氮氧化硅膜68。
然后，虽然没有示出，但例如将用CVD淀积的氧化硅膜(前沿膜)掩埋进图6C所示的元件隔离区的沟槽76中。然后去除图6C所示的氮化硅薄膜72，以平面化元件区的表面。随后，如图5所示，用与常规工艺相同的方式形成栅绝缘膜62和栅极54。而且注入杂质离子以形成源区52和漏区56，如图4所示。这样完成有沟槽隔离的半导体器件。[第二方法]
在该方法中，按和第一方法相似的方式进行图6A到6B所示的制造工艺。
在形成到图6B所示的结构后，如图6C所示，剥落作为掩模的光刻胶膜74。然后，将其表面暴露在半导体衬底60中的元件隔离区的沟槽部分76进行热氧化，以形成约10nm厚的氧化硅膜80，和图6C中数字80所示的类似。
接着在产生氮化物的气氛下、如950℃下的NO气氛，通过加热来氮化氧化硅膜80。由此得到图6C所示的结构。随后，按和第一方法类似的方式完成具有沟槽隔离的半导体器件。或者，也可以使用产生氮化物的NH3气氛。[第三方法]
在该方法中，按和第一方法相似的方式进行图6A到6B所示的制造工艺。
在形成到图6B所示的结构后，如图6C所示，剥落作为掩模的光刻胶膜74。然后，将其表面暴露在半导体衬底60中的元件隔离区的沟槽部分76进行热氧化，以形成约10nm厚的氧化硅膜80，和图6C中数字80所示的类似。
接着，用约1×1016cm-2的剂量将氮离子注入进氧化硅膜80中。由此得到图6C所示的结构。随后，按和第一和第二方法类似的方式完成具有沟槽隔离的半导体器件。
在用第一、第二、和第三方法制备的MOSFET(金属氧化物半导体场效应晶体管)中，和用已有技术制备类似元件结构的情况相比，可以大大降低劳动量。在降低劳动量的同时，可以防止寄生沟道在栅极下部元件区端部中产生。
使用第一、第二、第三方法，即使在同一衬底上形成不同导电类型的晶体管，也不需要光刻工艺。因此可以降低劳动量。而且，与已有技术不同，在每次改变制造元件的方法时，也不需要优化离子注入条件。因此当改变制造元件的方法时，可以降低劳动量。
如上所述，根据本发明，在有沟槽隔离的半导体器件及其制造方法中，在不增加劳动量的情况下，可以防止在栅极下部元件区端部中产生寄生沟道。因此用该方法制备的半导体器件中，可以降低OFF状态的漏电流。
尽管结合优选实施例说明了本发明，但是本领域的技术人员明白，可以用很多其它方式实施本发明。例如，形成含氮氧化硅膜的方法不限于上述第一、第二、和第三方法中所示的方法。当设计能在元件区和元件隔离区之间的边界中形成含氮氧化硅膜的方法时，没有具体限制。
Claims (29)
1.一种半导体器件，包括：
半导体元件区；
用于隔离所说半导体元件区的元件隔离区；及
置于所说半导体元件区与所说元件隔离区之间的边界的含氮氧化硅膜。
2.如权利要求1的半导体器件，其特征为：所说半导体元件区与所说元件隔离区置于半导体衬底上，所说半导体衬底是硅衬底。
3.如权利要求1的半导体器件，其特征为：所说元件隔离区主要由氧化硅组成。
4.如权利要求1的半导体器件，其特征为：在所说含氮氧化硅膜中氮的浓度按氮与氧的比算不大于五分之一。
5.如权利要求1的半导体器件，其特征为：所说半导体元件包括金属氧化物半导体场效应晶体管。
6.一种制备权利要求2的半导体器件的方法，包括步骤：
形成所说半导体元件区；
形成所说元件隔离区；
在所说半导体元件区与所说元件隔离区之间的边界形成所说含氮氧化硅膜；
所说形成元件隔离区的步骤还包括：
腐蚀所说述半导体衬底以形成沟槽；及
用绝缘膜掩埋所说沟槽。
7.一种制备半导体器件的方法，包括步骤：
在半导体衬底上形成半导体元件区；
在所说半导体衬底上形成元件隔离区以隔离所说半导体元件区；
在所说半导体元件区与所说元件隔离区之间的边界形成含氮氧化硅膜；
在形成半导体元件区的所说半导体衬底的部分表面上形成掩模材料；
使用所说掩模材料腐蚀所说说半导体衬底以形成限定所说元件隔离区的沟槽；
在所说沟槽中形成所说含氮氧化硅膜；
用绝缘膜掩埋所说沟槽。
8.如权利要求7的方法，其特征为：形成含氮氧化硅膜的步骤为在含氮化物气氛中的加热步骤。
9.如权利要求8的方法，其特征为：所说氮化物是N2O。
10.如权利要求8的方法，其特征为：所说氮化物是HH3。
11.如权利要求8的方法，其特征为：所说氮化物是NO。
12.如权利要求8的方法，其特征为：在含氮化物气氛中加热步骤在700℃到1200℃间的加热温度下进行，包括这两个温度。
13.如权利要求8的方法，其特征为：在所说形成含氮氧化硅膜的步骤，所说含氮氧化硅膜形成为3nm到15nm厚，包括这两个厚度。
14.如权利要求7的方法，其特征为：所说形成含氮氧化硅膜的步骤还包括步骤：
形成氧化硅膜；及
然后在包括氮化物的气氛中加热。
15.如权利要求14的方法，其特征为：所说氮化物是N2O。
16.如权利要求14的方法，其特征为：所说氮化物是HH3。
17.如权利要求14的方法，其特征为：所说氮化物是NO。
18.如权利要求14的方法，其特征为：所说在含氮化物气氛中加热的步骤在400℃到1200℃间的加热温度下进行，包括这两个温度。
19.如权利要求14的方法，其特征为：在所说形成含氮氧化硅膜的步骤，所说含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。
20.如权利要求7的方法，其特征为：所说形成含氮氧化硅膜的步骤还包括步骤：
形成氧化硅膜；及
然后向所说氧化硅膜中注入氮离子。
21.如权利要求20的方法，其特征为：在所说形成含氮氧化硅膜的步骤，所说含氮氧化硅膜形成为3nm到15nm厚，包括这两个厚度。
22.如权利要求7的方法，其特征为：所说形成含氮氧化硅膜的步骤还包括步骤：
形成氧化硅膜；
然后向所说氧化硅膜中注入氮化物离子。
23.如权利要求22的方法，其特征为：在所说形成含氮氧化硅膜的步骤，所说含氮氧化硅膜形成为3nm到15nm厚，包括这两个厚度。
24.如权利要求14的方法，其特征为：所说形成氧化硅膜的步骤是热氧化工艺。
25.如权利要求14的方法，其特征为：所说形成氧化硅膜的步骤是CVD工艺。
26.如权利要求20的方法，其特征为：所说形成氧化硅膜的步骤是热氧化工艺。
27.如权利要求20的方法，其特征为：所说形成氧化硅膜的步骤是CVD工艺。
28.如权利要求22的方法，其特征为：所说形成氧化硅膜的步骤是热氧化工艺。
29.如权利要求22的方法，其特征为：所说形成氧化硅膜的步骤是CVD工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP138989/97 | 1997-05-28 | ||
| JP9138989A JP3063679B2 (ja) | 1997-05-28 | 1997-05-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1201258A true CN1201258A (zh) | 1998-12-09 |
Family
ID=15234889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98102023A Pending CN1201258A (zh) | 1997-05-28 | 1998-05-28 | 在关状态无漏电流的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3063679B2 (zh) |
| KR (1) | KR100323359B1 (zh) |
| CN (1) | CN1201258A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609558A (zh) * | 2014-11-13 | 2016-05-25 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04164366A (ja) * | 1990-10-29 | 1992-06-10 | Nec Corp | 半導体メモリ |
-
1997
- 1997-05-28 JP JP9138989A patent/JP3063679B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-28 CN CN98102023A patent/CN1201258A/zh active Pending
- 1998-05-28 KR KR1019980019448A patent/KR100323359B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609558A (zh) * | 2014-11-13 | 2016-05-25 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US10651094B2 (en) | 2014-11-13 | 2020-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
| CN111653622A (zh) * | 2014-11-13 | 2020-09-11 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN111653622B (zh) * | 2014-11-13 | 2024-03-22 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100323359B1 (ko) | 2002-05-09 |
| JPH10335442A (ja) | 1998-12-18 |
| JP3063679B2 (ja) | 2000-07-12 |
| KR19980087451A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1139973C (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| CN1220273C (zh) | 具有双扩散体分布的沟槽mosfet器件及制造方法 | |
| CN1104043C (zh) | 带有自对准单元的mos栅极器件及其制造方法 | |
| CN1191637C (zh) | 金属氧化物半导体场效应管半导体器件及其制造方法 | |
| CN100342505C (zh) | 高压半导体器件及其制造方法 | |
| CN100565915C (zh) | 功率用半导体装置 | |
| CN1211844C (zh) | 功率mosfet及利用自对准体注入制作其的方法 | |
| CN1096107C (zh) | 用改进的小型区抑制短沟道的mos晶体管及其制造方法 | |
| CN1109358C (zh) | 制造双扩散mos晶体管的方法 | |
| CN1653619A (zh) | 沟槽dmos晶体管结构 | |
| CN1227722C (zh) | 制造沟槽栅dmos晶体管的方法 | |
| CN1586012A (zh) | 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管 | |
| CN1552102A (zh) | 带有自对准源极和接触的沟槽型场效应晶体管 | |
| CN1468449A (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
| CN1375880A (zh) | 半导体器件及其制造方法 | |
| CN1206712C (zh) | 半导体装置的制造方法 | |
| CN1864270A (zh) | 绝缘栅型半导体器件及其制造方法 | |
| CN1812129A (zh) | 半导体器件及其制造方法 | |
| CN1641883A (zh) | 互补金属氧化物半导体图像传感器及其制造方法 | |
| CN1799145A (zh) | 具有边缘终止结构的半导体器件及其制造方法 | |
| CN1725508A (zh) | 横向双扩散金属氧化物半导体ldmos元件及其加工方法 | |
| CN1992181A (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| CN101047129A (zh) | 半导体结构及n型金属氧化物半导体晶体管的形成方法 | |
| CN1941393A (zh) | Cmos图像传感器及其制造方法 | |
| CN1992342A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |