CN1139973C - 能减小寄生电容的半导体器件的制造方法 - Google Patents
能减小寄生电容的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1139973C CN1139973C CNB981026362A CN98102636A CN1139973C CN 1139973 C CN1139973 C CN 1139973C CN B981026362 A CNB981026362 A CN B981026362A CN 98102636 A CN98102636 A CN 98102636A CN 1139973 C CN1139973 C CN 1139973C
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric film
- sidewall
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000003071 parasitic effect Effects 0.000 title description 11
- 230000003247 decreasing effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 238000005260 corrosion Methods 0.000 claims description 16
- 230000007797 corrosion Effects 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000838698 Togo Species 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
- H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种制造半导体器件的方法包括经过栅极绝缘膜(4)在半导体衬底(1)上形成栅极(5)的步骤和在栅极(5)的侧表面和半导体衬底(1)的上表面上形成第一绝缘膜(7)的步骤。该方法还包括在第一绝缘膜(7)上形成第二绝缘膜的步骤和深腐蚀第一和第二绝缘膜(7，8)以形成栅极(5)的侧壁(7A，8A)的步骤，每个侧壁包括第一和第二绝缘膜(7，8)的层。该方法包括腐蚀侧壁(7A，8A)的第一绝缘膜(7)以保留一部分第一绝缘膜层(7)的步骤。
Description
本发明涉及制造半导体器件的方法。特别是，本发明涉及能减小寄生电容的半导体器件的制造方法。
半导体器件被构造得越来越精细以与其大规模相符。其结构越精细，由于寄生电阻和寄生电容引起的对半导体器件的特性的影响就越大。为了生产更大规模的集成电路或提高其计算速度，对于更大规模集成电路来说，它需要以更高的速度工作。
半导体器件的工作速度主要取决于作为开关元件的半导体元件的电阻与其栅极电容的乘积，即称为CR时间常数。CR时间常数越小，其工作速度越高。较高的速度特性是通过带有较小CR时间常数的半导体器件的更精细的结构来实现的。
但仍然存在问题。所存在的问题就是，尽管具有精细结构，但电路的特性没有象所要求的那样被提高，因为寄生电阻和寄生电容实际上仍然保持在电路中。在提高电路特性当中，在栅极和作为扩散层区的源/漏区之间形成的边缘电容(fringe capacitance)是关键的问题。
在日本特许公开专利申请(JP-A-Heisei7-193233)中公开了常规MOSFET结构的一个例子。在这种MOSFET结构中，形成空气隙以降低栅极和源/漏区之间的寄生电容。图1中，在栅极20的一侧部分提供Si3N4层(未示出)。然后，通过注入离子形成源/漏30。接着，利用选择外延法在源/漏30上形成固定部分。去掉Si3N4层之后，再淀积CVD氧化层70，从而在真空中形成Si3N4层去除部分。
在这种结构中，置于栅极20的侧部上并具有相对电容率3.9的氧化层70被去掉了。结果，与其它填有氧化层70的区域相比，栅极20和源/漏30之间的边缘电容降低了。因此，寄生电容降低了。
另外，Togo在他的文章(1996，VLSI技术学会，学术论文文摘)中提出了另外一种MOSFET结构。在这种结构中，没有使用选择Si生长法，而是通过腐蚀MOSFET的侧壁部分，在多晶硅部分周围形成作为间隔的空气隙。如图2A所示，栅极5通过栅极氧化层4形成在硅板1上。然后，在栅极5的侧表面上形成作为硅氮化物层17的第一侧壁。在图2B中，在第一侧壁的侧表面上形成作为硅氧化物层18的第二侧壁。另外，在图2C中，通过腐蚀去掉第一侧壁，以形成围绕栅极5的空气隙11A。
但是，图1中所示的方法中，需要使用选择性Si生长方法形成源/漏区。而且，这种方法在工序上是很复杂的。另外，根据目前的选择性Si生长技术，如果关于氧化膜和硅膜层的表面的选择性提高了，必然在生长区的端部产生大量缺陷。因此，其缺点是很难形成空气隙。人们希望形成空气隙，以使栅极和源/漏之间的边缘电容在不用任何复杂工序的情况下而被降低。
另一方面，在图2A-2C所示方法中，需要腐蚀形成在多晶硅栅极的边缘的窄隙，也就是对应于高尺寸比的区域的间隙。因此，很难形成具有很好的控制的空气隙11A。
如上所述，为提高其工作特性，就必须降低电路的寄生电容。这种改进不需使用制造电路和较窄的处理窗口的复杂工艺。
本发明旨在解决如上述常规技术中的问题。本发明的目的是提供制造半导体器件的方法，该方法能有效地和简单地并有控制地降低寄生电容。
为实现本发明的一个方案，制造半导体器件的方法包括如下步骤：在半导体衬底上的栅极绝缘膜上形成栅极；在所述栅极的侧表面和所述半导体衬底的上表面上形成第一绝缘膜；在所述第一绝缘膜上形成第二绝缘膜；深腐蚀所述第一和第二绝缘膜以形成所述栅极的侧壁，每个侧壁包括所述第一和第二绝缘膜的层；和腐蚀所述侧壁的所述第一绝缘膜，保留所述第一绝缘膜层的一部分，从而在所述第二绝缘膜层和所述栅极的所述侧表面之间以及与栅极绝缘膜的端部之间形成凹槽；和利用CVD法淀积厚度为60-100nm的氧化层，从而在所述栅极绝缘膜的端部和所述栅极的侧壁的上部分别形成空气隙。
这种情形下，第一绝缘膜是由氮化硅形成。
而且这种情形下，该方法还包括在第一绝缘膜形成之后，在第二绝缘膜形成之前进行热处理的步骤。
此时，热处理是在氧化性气体气氛中进行的。
而且，该氧化性气体是O2气体或N2O气体。
另外，第二绝缘膜是由硅氧化物形成的。
而且，该方法还包括在腐蚀步骤后形成覆盖带有侧壁的栅极的第三绝缘膜的步骤。
为实现本发明的另一方案，制造半导体器件的方法包括如下步骤：在半导体衬底上的栅极绝缘膜上形成栅极；在栅极的侧表面和半导体衬底的上表面上形成第一绝缘膜；在第一绝缘膜上形成第二绝缘膜；和深腐蚀第一和第二绝缘膜，从而形成每个侧壁，以在第二绝缘膜层和栅极侧表面之间以及与栅极绝缘膜的端部之间形成凹槽；利用CVD法淀积厚度为10-30nm的氧化层，从而在所述栅极绝缘膜的端部和所述栅极的侧壁的上部分别形成空气隙；和深腐蚀氧化层，使栅极的多晶硅层暴露，形成包括氧化层的第三侧壁。
这种情况下，第一绝缘膜是由氮化硅形成。
而且该方法还包括在第一绝缘膜形成之后，在第二绝缘膜形成之前进行热处理的步骤。
并且该热处理是在氧化性气体气氛中进行。
而且这种情况下，氧化性气体是O2气体或N2O气体。
此时，第二绝缘膜是由硅氧化物形成。
该方法还包括在腐蚀步骤之后，形成第三绝缘膜以覆盖带有侧壁的栅极同时保留空气隙的步骤。
为实现本发明再一方案，半导体器件包括：在半导体衬底上的栅极绝缘膜上形成的栅极；和形成在该栅极的侧表面上的侧壁，从而在半导体衬底的上表面和侧壁之间部分地具有空气隙。
这种情况下，该半导体器件还包括第三绝缘膜，以覆盖带有侧壁的栅极同时保留空气隙。
为实现本发明的方案，本发明的半导体器件包括半导体衬底，在半导体衬底上的栅极绝缘膜上形成的栅极，提供在栅极的侧表面上的第一绝缘膜，提供在第一绝缘膜上的第二绝缘膜，在半导体衬底的上表面和第一绝缘膜之间形成的第一空气隙和在栅极的每个侧壁和第二绝缘层之间形成的第二空气隙。
该半导体器件还包括第三绝缘膜，以覆盖栅极，同时保留第一和第二空气隙。
通过参照附图，能更好地理解本发明，附图中，相同的参考标号表示相同的特征，其中：
图1是半导体器件的第一常规例子的截面图；
图2A是制造半导体器件的方法的第一步骤的第二常规例子的截面图；
图2B是制造半导体器件的方法的第二步骤的第二常规例子的截面图；
图2C是制造半导体器件的方法的第三步骤的第二常规例子的截面图；
图3A是根据本发明第一实施例制造半导体器件的方法的第一步骤的截面图；
图3B是根据本发明第一实施例制造半导体器件的方法的第二步骤的截面图；
图3C是根据本发明第一实施例制造半导体器件的方法的第三步骤的截面图；
图3D是根据本发明第一实施例制造半导体器件的方法的第四步骤的截面图；
图4A是根据本发明第二实施例制造半导体器件的方法的第一步骤的截面图；
图4B是根据本发明第二实施例制造半导体器件的方法的第二步骤的截面图；
图4C是根据本发明第二实施例制造半导体器件的方法的第三步骤的截面图；
图4D是根据本发明第二实施例制造半导体器件的方法的第四步骤的截面图。
下面参照附图，说明根据本发明的实施例制造半导体器件的方法。
图3A-3D表示本发明第一实施例，其不仅适用于n型MOSFET，还能适用于p型MOSFET。
如图3A所示，在p型硅板1上形成元件隔离区2。在元件隔离区2内形成p型沟道区3。所设计的势阱或阈值约为0.5V。另外，利用热氧化方法在p型沟道区3上形成厚度为5nm的栅极氧化层4。
此外，利用CVD方法(化学汽相淀积方法)淀积形成厚度为200nm的多晶硅层。使该淀积层图形化，结果，形成栅极5。形成栅极5之后，在元件隔离区2内的沟道区3上形成LDD区6。
形成元件隔离区2的步骤如下：腐蚀厚度为300-400nm的板1的部分，在腐蚀部分中填充氧化层，利用化学机构抛光法抛光氧化层的表面，使其平坦。
利用活性离子腐蚀法腐蚀形成栅极5的多晶硅，且该方法中，选择比率相对于栅极氧化层4足够高。在n型MOSFET的情况下，通过离子注入法形成LDD区6，其中，注入杂质砷(As)的注入能量是15kev，剂量为1×1014cm-2。
如图3B所示，利用CVD法在LDD区6和栅极5上淀积形成厚度为10-30nm的氮化硅层7。累积(accumulating)之后，在氧气或N2O气氛中，在高温下很快氧化氮化硅层7。这个处理工艺是在常压和1000℃温度的氧气气氛中大约进行10秒。这一工序在不考虑粘附力就可以删除，但其有利于氮化硅层7粘附到在下一工序中利用CVD法形成的氧化层上。另外，利用CVD法在氮化硅层7上淀积形成厚度为60-80nm的硅氧化物层8。在硅氧化物层8的累积过程中，温度保持在700-800℃，以有效地覆盖栅极5。
此外，如图3C所示，利用各向同性腐蚀法深腐蚀硅氧化物层8和氮化硅层7。形成第一侧壁7A和第二侧壁8A。所进行的深腐蚀用以暴露作为栅极5的多晶硅层的表面。
然后，在大约65℃液体温度中，使用磷酸进一步腐蚀通过深腐蚀所得到的结构。通过该腐蚀步骤，在第一侧壁7A上暴露的氮化硅层7的表面部分被腐蚀10-30nm。结果，硅氮化物层7只位于栅极氧化物层4的端部，位于栅极5的侧壁的上部的氮化硅层7被腐蚀掉了。由此形成凹槽9。
如图3D所示，利用离子注入法形成作为源/漏区的高密度n型扩散层6A。所进行的离子注入的注入杂质砷的注入能量被控制为15kev，剂量被控制为5×1015cm-2。在1000℃温度，氮气氛中，通过快速处理工艺高温热处理，利用RTA激活杂质，时间为10秒，形成n型扩散层。
然后，在板1的相对低温下，例如400℃，利用CVD法淀积，形成厚度为60-100nm的氧化层10。在累积生长过程中，在上述低温条件下，覆盖不完全，由于这种不完全的覆盖，所以在栅极氧化层4的端部和栅极5的侧壁的上部上没有淀积氧化膜。结果，形成一个或多个空气隙11，如栅极与侧壁上部的第一空气隙和栅极氧化层4端部存在的第二空气隙。
此工序之后的常规工序中，利用CVD法在氧化层10上另外淀积例如含有磷和硼的BPSG的非常平坦的氧化层。通过常规工艺，在氧化层10中形成接触孔，从而形成电极。
在该实施例中，形成n型扩散层后，形成不完全覆盖的氧化层。在形成n型扩散层之间，可以在栅极5和n型扩散层上形成硅化物层。
图4A-4D表示根据本发明的第二实施例。
如图4A所示，在第二实施例中所用的工序与第一实施例中的相同，在p型硅板1上形成元件隔离区2。在隔离区2内形成p型沟道区3。所设计的势阱或阈值约为0.5V。另外，利用热氧化法在p型沟道区3上形成厚度为5nm的栅极氧化层4。
此外，利用CVD法淀积形成作为栅极的厚度为200nm的多晶硅层。再在隔离区2内的沟道区3上形成栅极5和LDD区6。形成元件隔离区2的步骤如下：腐蚀厚度为300-400nm的板1的部分，在腐蚀部分中填入氧化层，利用化学机械抛光法抛光氧化层的表面，使其平坦。
利用活性离子腐蚀法腐蚀作为栅极5的多晶硅层，该方法中，选择比率相对于栅极氧化层4足够高。在n型MOSFET情况下，利用离子注入法形成LDD区6，其中注入杂质砷(As)的注入能量为15kev，剂量为1×1014cm-2。
利用CVD法在LDD区6上淀积形成厚度为10-30nm的氮化硅层7。累积之后，在氧气或N2O气氛中，在高温下氮化硅层7很快被氧化。这个处理过程是在常压和1000℃温度的氧气气氛中进行10秒。另外，在氮化硅层7上淀积形成厚度为60-80nm的硅氧化层8。为达到有效的覆盖，温度保持在700-800℃。利用各向同性腐蚀法深腐蚀这些层。结果，形成第一侧壁7A和第二侧壁8A。所进行的深腐蚀以暴露作为栅极5的多晶硅层的表面。
接着，在65℃的液体温度下，使用磷酸进一步腐蚀由深腐蚀所得到的结构。通过腐蚀，在第一侧壁层上暴露的氮化硅层7被腐蚀10-30nm。结果，氮化硅层7只位于栅极氧化层4的端部，栅极5的侧壁的上部的氮化硅层7被腐蚀掉了。由此形成凹槽9。
如图4C所示，在相对低温下，例如400℃，利用CVD法淀积形成厚度为10-30nm的氧化层10，以使氧化层10没有完成覆盖栅极5。结果，氮化层7部分地被腐蚀的区域没有被氧化层10填充。因此，形成空气隙11。
如图4D所示，深腐蚀氧化层10，直到作为栅极5的多晶硅层被暴露为止。结果，形成了包括氧化层10的第三侧壁10A。
这种处理之后，离子注入形成源/漏区，并激活，利用CVD法，通过累积非常平坦的氧化层，例如含有磷和硼的BPSG进行布线，形成接触孔，并形成电极，这些与常规技术中的一样。
第二实施例的缺点是，与第一实施例相比增加了另外的工艺用于深腐蚀氧化层109。与该缺点相反，第二实施例中也有优点。其优点为，通常在形成源/漏扩散层之后，在形成硅化物的工艺中，因为空气隙区域被氧化层10的侧壁覆盖，所以晶体管的可靠性比第一实施例的高。
如上所述，本发明在不需要任何选择性硅生长技术和腐蚀大尺寸比的区域的情况下，能够形成空气隙，从而有效地并可控地降低半导体器件的寄生电容。由此，本发明提供一种制造半导体器件的工艺，它能降低寄生电容。
Claims (18)
1.一种制造半导体器件的方法，包括下列步骤：
在半导体衬底(1)上的栅极绝缘膜(4)上形成栅极(5)；
在所述栅极(5)的侧表面和所述半导体衬底(1)的上表面上形成第一绝缘膜(7)；
在所述第一绝缘膜(7)上形成第二绝缘膜(8)；
深腐蚀所述第一和第二绝缘膜(7，8)，以形成所述栅极(5)的侧壁(7A，8A)，每个侧壁包括所述第一和第二绝缘膜(7，8)的层；
腐蚀所述侧壁(7A，8A)的所述第一绝缘膜(7)，留下一部分所述第一绝缘膜层(7)，从而在所述第二绝缘膜(8)层和所述栅极(5)的所述侧表面之间以及与栅极绝缘膜(4)的端部之间形成凹槽(9)；
利用CVD法淀积厚度为60-100nm的氧化层(10)，从而在所述栅极绝缘膜(4)的端部和所述栅极(5)的侧壁的上部分别形成空气隙(11)。
2.如权利要求1的方法，其特征在于，所述第一绝缘膜(7)是由氮化硅形成。
3.如权利要求1的方法，还包括在所述第一绝缘膜(7)形成之后，且在所述第二绝缘膜(8)形成之前进行热处理的步骤。
4.如权利要求3的方法，其特征在于，所述热处理是在氧化性气体气氛中进行的。
5.如权利要求4的方法，其特征在于所述氧化性气体为O2气体或N2O气体。
6.如权利要求1的方法，其特征在于所述第二绝缘膜(8)是由硅氧化物形成。
7.如权利要求1的方法，还包括在所述腐蚀步骤之后，形成第三绝缘膜(10)以覆盖带有所述侧壁(7A，8A)的所述栅极(5)的步骤。
8.一种制造半导体器件的方法，包括下列步骤：
在半导体衬底上的栅极绝缘膜(4)上形成栅极(5)；
在所述栅极(5)的侧表面和所述半导体衬底(1)的上表面上形成第一绝缘膜(7)；
在所述第一绝缘膜(7)上形成第二绝缘膜(8)；
深腐蚀所述第一和第二绝缘膜(7，8)，以形成每个侧壁(7A，8A)，从而在所述第二绝缘膜(8)层和所述栅极(5)的所述侧表面之间以及与栅极绝缘膜(4)的端部之间形成凹槽(9)：
利用CVD法淀积厚度为10-30nm的氧化层(10)，从而在所述栅极绝缘膜(4)的端部和所述栅极(5)的侧壁的上部分别形成空气隙(11)；和
深腐蚀氧化层(10)，使栅极(5)的多晶硅层暴露，形成包括氧化层(10)的第三侧壁(10A)。
9.如权利要求8的方法，其特征在于所述第一绝缘膜(7)是由氮化硅形成。
10.如权利要求8的方法，还包括在所述第一绝缘膜(7)形成之后，且在所述第二绝缘膜(8)形成之前进行热处理的步骤。
11.如权利要求10的方法，其特征在于所述热处理是在氧化性气体气氛中进行的。
12.如权利要求11的方法，其特征在于所述氧化性气体是O2气体或N2O气体。
13.如权利要求8的方法，其特征在于所述第二绝缘膜(8)是由硅氧化物形成。
14.如权利要求8的方法，还包括在所述腐蚀步骤之后，形成第三绝缘膜(10)以覆盖带有所述侧壁(7A，8A)的所述栅极(5)，同时保留所述空气隙的步骤。
15.一种半导体器件包括：
在半导体衬底(1)上的栅极绝缘膜(4)上形成的栅极(5)；和
形成在所述栅极(5)的侧表面上的侧壁(7A，8A)，从而在所述半导体衬底(1)的上表面和所述侧壁(7A，8A)之间部分地具有空气隙(11)。
16.如权利要求15的半导体器件，其特征在于，还包括第三绝缘膜，以覆盖带有所述侧壁(7A，8A)的所述栅极(5)，同时保留所述空气隙(11)。
17.一种半导体器件，包括：
半导体衬底(1)；
在所述半导体衬底(1)上的栅极绝缘膜(4)上形成的栅极(5)；
提供在所述栅极(5)的侧表面上的第一绝缘膜层(7)；和
提供在所述第一绝缘膜层(7)上的第二绝缘膜层(8)；
形成在所述半导体衬底(1)的上表面和所述第一绝缘膜层(7)之间的第一空气隙；和
形成在所述栅极(5)的每个侧表面和所述第二绝缘膜层(8)之间的第二空气隙。
18.如权利要求17的半导体器件，还包括第三绝缘膜(10)，以覆盖所述栅极(5)，同时保留所述第一和第二空气隙(11)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9165800A JPH1117166A (ja) | 1997-06-23 | 1997-06-23 | 半導体装置の製造方法 |
| JP165800/97 | 1997-06-23 | ||
| JP165800/1997 | 1997-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1203445A CN1203445A (zh) | 1998-12-30 |
| CN1139973C true CN1139973C (zh) | 2004-02-25 |
Family
ID=15819240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981026362A Expired - Fee Related CN1139973C (zh) | 1997-06-23 | 1998-06-22 | 能减小寄生电容的半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6127711A (zh) |
| JP (1) | JPH1117166A (zh) |
| KR (1) | KR100317219B1 (zh) |
| CN (1) | CN1139973C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515211A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 具有空气间隙的半导体器件的制造方法 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021983A (ja) * | 1998-07-07 | 2000-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6693335B2 (en) * | 1998-09-01 | 2004-02-17 | Micron Technology, Inc. | Semiconductor raised source-drain structure |
| KR100518525B1 (ko) * | 1999-02-18 | 2005-10-04 | 삼성전자주식회사 | 기생커패시턴스를 줄일 수 있는 전계효과 트랜지스터 및 그 제조방법 |
| US6573132B1 (en) * | 1999-03-25 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof |
| JP3600476B2 (ja) * | 1999-06-30 | 2004-12-15 | 株式会社東芝 | 半導体装置の製造方法 |
| DE10014660C2 (de) | 2000-03-24 | 2002-08-29 | Infineon Technologies Ag | Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode |
| US6611017B2 (en) * | 2000-03-27 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device provided with capacitor having cavity-provided electrode |
| US6518631B1 (en) * | 2001-04-02 | 2003-02-11 | Advanced Micro Devices, Inc. | Multi-Thickness silicide device formed by succesive spacers |
| US6468877B1 (en) * | 2001-07-19 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner |
| JP4733869B2 (ja) * | 2001-07-25 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7187031B2 (en) * | 2002-05-31 | 2007-03-06 | Sharp Kabushiki Kaisha | Semiconductor device having a low dielectric constant film and manufacturing method thereof |
| JP2004014875A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004095888A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100487656B1 (ko) * | 2003-08-12 | 2005-05-03 | 삼성전자주식회사 | 반도체 기판과 ″ｌ″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법 |
| DE102004005992B3 (de) * | 2004-02-06 | 2005-11-17 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur |
| KR100617051B1 (ko) * | 2004-12-27 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| US7994046B2 (en) * | 2006-01-27 | 2011-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap |
| US7696036B2 (en) * | 2007-06-14 | 2010-04-13 | International Business Machines Corporation | CMOS transistors with differential oxygen content high-k dielectrics |
| WO2009107686A1 (en) * | 2008-02-27 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof, and electronic device |
| US7754601B2 (en) * | 2008-06-03 | 2010-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor interconnect air gap formation process |
| JP4923078B2 (ja) * | 2009-03-23 | 2012-04-25 | 株式会社東芝 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
| CN102254945A (zh) * | 2010-05-19 | 2011-11-23 | 中国科学院微电子研究所 | Mosfet结构及其制作方法 |
| CN102347357B (zh) * | 2010-07-30 | 2013-11-06 | 中国科学院微电子研究所 | Mosfet结构及其制作方法 |
| CN103187449B (zh) * | 2011-12-31 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9331072B2 (en) | 2014-01-28 | 2016-05-03 | Samsung Electronics Co., Ltd. | Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same |
| KR20160148795A (ko) * | 2015-06-16 | 2016-12-27 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR102542847B1 (ko) | 2015-07-17 | 2023-06-14 | 인텔 코포레이션 | 에어갭 스페이서를 갖는 트랜지스터 |
| CN109962014B (zh) * | 2017-12-26 | 2022-10-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109935549B (zh) * | 2019-03-21 | 2021-05-18 | 长江存储科技有限责任公司 | 金属互连线的形成方法 |
| US11031485B2 (en) | 2019-06-04 | 2021-06-08 | International Business Machines Corporation | Transistor with airgap spacer |
| US11038038B2 (en) | 2019-08-13 | 2021-06-15 | Micron Technology, Inc. | Transistors and methods of forming transistors |
| US11367778B2 (en) | 2020-03-31 | 2022-06-21 | Taiwan Semiconductor Manufacturing Company Limited | MOSFET device structure with air-gaps in spacer and methods for forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105229B2 (ja) * | 1990-09-14 | 2000-10-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH07193233A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | ゲート壁側壁なしトランジスタの製造方法 |
| JP3413823B2 (ja) * | 1996-03-07 | 2003-06-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| TW346652B (en) * | 1996-11-09 | 1998-12-01 | Winbond Electronics Corp | Semiconductor production process |
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| TW393693B (en) * | 1997-07-26 | 2000-06-11 | United Microelectronics Corp | MOS device with air-gap spacers and its manufacturing method |
| KR100236101B1 (ko) * | 1997-09-29 | 1999-12-15 | 김영환 | 반도체 소자 및 제조 방법 |
| KR100239422B1 (ko) * | 1997-10-28 | 2000-01-15 | 김영환 | 반도체 소자 및 제조 방법 |
| US5869379A (en) * | 1997-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Method of forming air gap spacer for high performance MOSFETS' |
| TW392357B (en) * | 1998-02-10 | 2000-06-01 | United Microelectronics Corp | Manufacturing method for semiconductor device and structure manufactured by the same |
| US5869374A (en) * | 1998-04-22 | 1999-02-09 | Texas Instruments-Acer Incorporated | Method to form mosfet with an inverse T-shaped air-gap gate structure |
-
1997
- 1997-06-23 JP JP9165800A patent/JPH1117166A/ja active Pending
-
1998
- 1998-06-22 CN CNB981026362A patent/CN1139973C/zh not_active Expired - Fee Related
- 1998-06-22 KR KR1019980023411A patent/KR100317219B1/ko not_active IP Right Cessation
- 1998-06-23 US US09/102,363 patent/US6127711A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515211A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 具有空气间隙的半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6127711A (en) | 2000-10-03 |
| CN1203445A (zh) | 1998-12-30 |
| JPH1117166A (ja) | 1999-01-22 |
| KR100317219B1 (ko) | 2002-06-20 |
| KR19990007202A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1139973C (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| US10211334B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN1196190C (zh) | 防止半导体层弯曲的方法和用该方法形成的半导体器件 | |
| CN100340004C (zh) | 半导体装置 | |
| CN1264217C (zh) | 多重栅极结构及其制造方法 | |
| CN1177357C (zh) | 具有最小覆盖电容的金属氧化物半导体场效应晶体管 | |
| TWI309066B (en) | Semiconductor device having a trench gate the fabricating method of the same | |
| CN1591803A (zh) | 使用镶嵌栅极工艺的应变硅沟道mosfet | |
| CN1725515A (zh) | 具有重叠栅电极的半导体器件及其制造方法 | |
| CN1279509A (zh) | 改进动态随机存取存储器工艺的氮化物衬里隔离轴环 | |
| CN1295779C (zh) | 集成电路晶体管与其形成方法 | |
| CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
| CN1206712C (zh) | 半导体装置的制造方法 | |
| CN1726585A (zh) | 沟槽－栅极半导体器件的制造方法 | |
| CN1649111A (zh) | 自对准内栅凹陷沟道晶体管及其制造方法 | |
| JP5198760B2 (ja) | 半導体装置及びその製造方法 | |
| CN100343996C (zh) | 半导体器件及其制造方法 | |
| CN1213845A (zh) | 用于减少栅极结构中掺杂剂向外扩散的方法和装置 | |
| CN100346465C (zh) | 用于制造半导体器件的方法 | |
| CN1092401C (zh) | 半导体器件隔离方法 | |
| CN1135615C (zh) | 半导体器件制造方法 | |
| CN1405895A (zh) | 半导体器件及其制造方法 | |
| CN1281253A (zh) | 对准于垂直晶体管的掩埋表面条用的混合5f2单元布局 | |
| CN1182583C (zh) | 具有增大栅耦合电容的集成电路 | |
| CN116031267A (zh) | 图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |