CN1281253A - 对准于垂直晶体管的掩埋表面条用的混合5f2单元布局 - Google Patents

对准于垂直晶体管的掩埋表面条用的混合5f2单元布局 Download PDF

Info

Publication number
CN1281253A
CN1281253A CN00118610A CN00118610A CN1281253A CN 1281253 A CN1281253 A CN 1281253A CN 00118610 A CN00118610 A CN 00118610A CN 00118610 A CN00118610 A CN 00118610A CN 1281253 A CN1281253 A CN 1281253A
Authority
CN
China
Prior art keywords
window
vertical
grid
bus
holding capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00118610A
Other languages
English (en)
Other versions
CN1167112C (zh
Inventor
俄尔莱克·格露恩宁
卡尔·J.·拉登斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of CN1281253A publication Critical patent/CN1281253A/zh
Application granted granted Critical
Publication of CN1167112C publication Critical patent/CN1167112C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于集成电路芯片的方法和结构,它包括:在水平衬底的垂直窗口中制作存储电容器,制作从垂直窗口横向延伸的导电条,以及制作具有沿垂直表面延伸的沟道区的晶体管,此垂直表面位于垂直窗口外面并从垂直窗口横向移位,此晶体管被导电条的外扩散电连接到存储电容器。

Description

对准于垂直晶体管的掩埋 表面条用的混合5F2单元布局
本发明一般涉及到半导体器件，更确切地说是涉及到具有掩埋表面条的垂直晶体管。
在半导体制造领域中，已知用垂直晶体管来减小晶体管器件的总尺寸从而提高这种器件的集成规模。但常规的垂直晶体管具有与条形(例如存储器件与晶体管的栅／漏之间的导电连接)制作相关的实际问题。
如下面的说明，本发明借助于在垂直晶体管中制作自对准的掩埋条而克服了这些问题。
因此，本发明的目的是提供一种结构和方法来制造集成电路芯片，它包括：在水平衬底中的垂直窗口中制作存储电容器，制作从垂直窗口横向延伸的导电条，以及制作具有沿垂直表面延伸的沟道区的晶体管，此垂直表面位于垂直窗口外面并从垂直窗口横向移位，此晶体管被导电条的扩散电连接到存储电容器。
导电条的制作包括清除存储电容器周围的绝缘体的上部以形成条形间隙并用导电材料填充条形间隙。晶体管的制作包括在存储电容器上方的衬底中光刻制作栅窗口，此栅窗口具有至少一个从垂直窗口横向移位的壁，其中，栅窗口的壁包括垂直表面。本发明还包括在栅窗口中制作第一间隔以及用第一间隔在衬底中制作条形窗口以对准条形窗口，其中借助于在条形窗口中形成第二间隔而制作导电条。此工艺还包括清除第一间隔和部分第二间隔以形成台阶，在邻近导电条的部分台阶中形成外扩散。栅窗口比条形窗口更宽，从而形成台阶。
本发明形成邻近于垂直表面的栅导体，其中栅导体中的电压使沟道区导电，经由导电条和外扩散区而电连接晶体管和存储电容器。
本发明的另一实施例包括在水平衬底的垂直窗口中制作存储电容器，在存储电容器上方的垂直窗口中制作台阶，制作沿台阶下部的导电条，此导电条被电连接到存储电容器并从垂直窗口横向延伸，以及制作具有沿台阶的垂直部分延伸的沟道区的晶体管，此垂直表面位于垂直窗口外面并从垂直窗口横向移位，晶体管被导电条的外扩散区电连接到存储电容器。
导电条的制作包括清除存储电容器周围的绝缘体的上部以形成条间隙并用导电材料填充此条形间隙。晶体管的制作包括在存储电容器上方的衬底中光刻制作栅窗口，此栅窗口具有至少一个从垂直窗口横向移位的壁，其中，栅窗口的壁包括垂直表面。晶体管的制作还包括在栅窗口中制作第一间隔以及用第一间隔在衬底中制作条形窗口以对准条形窗口，且其中借助于在条形窗口中形成第二间隔而制作导电条。此工艺还包括清除第一间隔和部分第二间隔以形成台阶，在邻近第二间隔的部分台阶中形成外扩散。
栅窗口比条形窗口更宽，从而形成台阶。集成电路芯片的制造还包括制作邻近于垂直表面的栅导体，其中栅导体中的电压使沟道区导电，经由导电条和外扩散区而电连接晶体管和存储电容器。
根据本发明的集成电路芯片包括位于水平衬底的垂直窗口中的存储电容器，具有沿垂直表面延伸的沟道区的晶体管，此垂直表面位于垂直窗口外面并从垂直窗口横向移位，以及从垂直窗口横向移位的导电条，此导电条具有将晶体管电连接到存储电容器的外扩散区。
集成电路芯片还包括存储电容器周围的绝缘体和绝缘体上部中的条形间隙，导电条位于条形间隙中。垂直晶体管包括存储电容器上方的衬底中的栅窗口，此栅窗口具有至少一个从垂直窗口横向移位的壁，其中栅窗口的壁包括垂直表面。集成电路芯片还包括衬底中与栅窗口中的第一间隔对准的条形窗口和条形窗口中的第二间隔，其中部分第二条形包含导电条。本发明还包括由栅窗口和条形窗口中的宽度差形成的台阶，外扩散区位于邻近导电条的部分台阶中。集成电路芯片还包括邻近于垂直表面的栅导体，其中栅导体中的电压使沟道区导电，经由导电条和外扩散区而电连接晶体管和存储电容器。
从参照附图对本发明最佳实施例的下列详细描述，可以更好地了解上述和其它的目的、情况和优点，其中：
图1是部分完成的根据本发明的垂直晶体管的示意图；
图2是部分完成的根据本发明的垂直晶体管的示意图；
图3是部分完成的根据本发明的垂直晶体管的示意图；
图4是部分完成的根据本发明的垂直晶体管的示意图；
图5是部分完成的根据本发明的垂直晶体管的示意图；
图6是部分完成的根据本发明的垂直晶体管的示意图；
图7是部分完成的根据本发明的垂直晶体管的示意图；
图8是部分完成的根据本发明的垂直晶体管的示意图；
图9是部分完成的根据本发明的垂直晶体管的示意图；
图10是部分完成的根据本发明的垂直晶体管的示意图；
图11是部分完成的根据本发明的垂直晶体管的示意图；
图12是部分完成的根据本发明的垂直晶体管的示意图；
图13是部分完成的根据本发明的垂直晶体管的示意图；
图14是部分完成的根据本发明的垂直晶体管的示意图；
图15是部分完成的根据本发明的垂直晶体管的示意图；
图16是部分完成的根据本发明的垂直晶体管的示意图；
图17是完成的根据本发明的垂直晶体管的示意图；
图18是部分完成的根据本发明的垂直晶体管的示意图；以及
图19是流程图，示出了本发明的最佳方法。
现参照附图，更具体地说是参照图1-18，来说明本发明的第一实施例。更具体地说，图1示出了正面图，而图2示出了相同结构的侧面图。图1是沿图2中B-B线的剖面图，而图2是沿图1中A-A线的剖面图。在所有附图中，相同的元件被赋予相同的参考号。
图1示出了衬底101，例如硅或其它相似的衬底。用诸如溅射、蒸发之类的常规方法，在衬底101上制作诸如衬垫氮化物层的衬垫层100。然后用诸如化学机械抛光(CMP)之类的常规方法，对衬垫层100进行整平。
用常规光刻掩蔽和腐蚀方法，在衬底101中制作用于存储电容器的深沟槽102。用诸如NO(氮氧化物)之类的绝缘体对沟槽102进行衬里，以形成节点介质。用诸如硅的局部氧化(LOCOS)之类的熟知工艺，沟槽的上部被衬以诸如氧化物之类的绝缘体104。此处，薄的绝缘体104有时被称为“颈圈氧化物”104。然后，用诸如金属、合金或半导体之类的导电材料103填充沟槽102，最终将形成存储电容器。然后用诸如湿法或干法腐蚀之类的常规方法，使导电层103局部凹下。
然后用仍然是氧化物之类的绝缘体107填充沟槽106的上部，以完成存储电容器。此处，绝缘体107有时被称为沟槽顶部氧化物107。然后使沟槽109凹下到衬底101中，以便彼此隔离相邻的器件。此沟槽109常常被称为有源区隔离沟槽。用诸如液相原硅酸四乙酯(LPTEOS)或高密度等离子体(HDP)氧化物之类的绝缘材料110填充此沟槽。然后用例如化学机械抛光(CMP)方法整平此结构，且淀积并整平上部衬垫层112，以覆盖此结构。
如图1和2所讨论的那样，图3和4分别示出了相同结构的正面图和侧面图。图3是沿图4中B-B线的剖面图，而图4是沿图3中A-A线的剖面图。
在图3和4中，对结构进行进一步加工，包括用如上所述的常规工艺制作图3所示的沟槽300(例如栅窗口)。图4是投影图，示出了沟槽300的一半。最终用导电材料填充此沟槽以形成集成电路器件中的字线。
以相似的方式，图5和6示出了结构的正面图和侧面图。图5是沿图6中B-B线的剖面图，而图6是沿图5中A-A线的剖面图。用常规工艺在沟槽300中制作侧壁间隔500。例如，可以在结构上淀积氮化硅或氮氧化物层。然后可以在例如反应离子刻蚀(RIE)工艺中腐蚀间隔层500，以便如图5和6所示形成间隔500。反应离子刻蚀工艺对水平表面的腐蚀比对垂直表面的腐蚀快得多，从而如图所示留下间隔500。而且，反应离子刻蚀一直延续到对结构过腐蚀，从而形成达及导体103的条形窗口501。此腐蚀工艺例如可包含溴基腐蚀。
然后利用选择性腐蚀工艺来局部地清除绝缘体110和颈圈氧化物104。例如，这一腐蚀可以包含氯基腐蚀。但如本公开的技术领域的一般熟练人员所知那样，可以改变这一腐蚀以适应不同类型的绝缘体材料110和104。此腐蚀一直延续到颈圈氧化物104和绝缘体110被清除到图6所示的虚线600。如图8所示，这一选择性腐蚀还在较大的沟槽501中形成较小的沟槽802。更为重要的是，这一腐蚀工艺清除颈圈氧化物104的上部800，并使颈圈氧化物104的下部801得以保留。此处，颈圈氧化物中的上部窗口800有时被称为“条形间隙”800。
图7和8分别仍然是正面图和侧面图。图7是沿图8中B-B线的剖面图，而图8是沿图7中A-A线的剖面图。然后在条形窗口501中淀积导体700，致使导体700与导体103接触并填充条形间隙800和形成隔离窗口701。用于工艺这一阶段的导体700，可以是但不一定必须是与深沟槽导体103所用相同的导体(例如多晶硅)。
图9和10分别仍然是正面图和侧面图。图9是沿图10中B-B线的剖面图，而图10是沿图9中A-A线的剖面图。对导体700进行各向同性腐蚀，以便如图10所示，从除了条形800之外的所有表面将其清除。借助于留下具有导电材料的区域800而形成掩埋条800。因此，导体700的各向同性腐蚀被控制(例如借助于时间、流速等)，使仅仅清除导体700的少量厚度，而在条形间隙700中留下比较深的导体800。
图11和12分别仍然是正面图和侧面图。图11是沿图12中B-B线的剖面图，而图12是沿图11中A-A线的剖面图。注入杂质(诸如砷、磷等)，以便对邻近于条形800的区域中的多晶硅101进行掺杂，从而形成节点结区1100。能够用例如掩蔽离子注入或条形间隙800中的导体700进行注入的杂质，可以包括结构被加热(例如到900℃)时扩散进入衬底的杂质。如图12所示，图11所示的扩散区1100被连接邻近纸面下方或上方的条形800。
用诸如热磷酸之类的选择湿法或干法腐蚀和HF湿法腐蚀，来清除衬垫112。然后在所有暴露的硅101表面上生长牺牲层1101(例如氧化物)。
如前面所述，图13和14分别是正面图和侧面图。图13是沿图14中B-B线的剖面图，而图14是沿图13中A-A线的剖面图。对结构进行各向同性腐蚀(例如湿法HF或HCl腐蚀)，以便清除足够的氧化物1101，从而使由不同的栅窗口300和条形窗口501的宽度形成在衬底101中的台阶1300暴露出来。台阶1300将成为垂直晶体管的P型阱区，并将形成栅导体的基底。用本技术领域一般熟练人员熟知的方法，对腐蚀进行定时以限制氧化层1101的清除，以便在隔离窗口701的下部区域1301中留下氧化物1101。此工艺还留下绝缘体1301作为条形800上的绝缘帽。
图15和16也分别是正面图和侧面图。图15是沿图16中B-B线的剖面图，而图16是沿图15中A-A线的剖面图。图15和16示出了用例如常规氧化物生长方法制作的栅绝缘体(例如氧化物)层1500的制作。然后用诸如化学汽相淀积(CVD)、溅射、蒸发之类的常规淀积方法，淀积诸如金属、合金或多晶硅之类的导电层1501(例如栅导体层)。
然后，可以用诸如化学机械抛光(CMP)之类的常规整平方法，对导电层1501进行整平。接着，在导电层1501上可以制作另一个导电层(例如硅化钨)1502(例如以降低导电层1501的电阻)。最后，用诸如氮化硅1503的绝缘体覆盖此结构。
如图17所示，用常规光刻掩蔽和腐蚀方法制作栅导体窗口1701。在栅导体窗口1701中注入如上所述的杂质，以形成第二扩散区1703。用与上述制作侧壁间隔相同或相似的工艺，沿栅导体窗口1701的栅侧壁制作侧壁间隔1700。淀积栅导体，然后在结构上淀积诸如氧化物或其它相似绝缘体的绝缘体，并如本技术所知那样制作接触孔和位线。
图18是结构的俯视图，示出了深存储沟槽103、条形800和垂直晶体管的壁1300、以及图17中沿其切出透视图的A-A线的相对位置。如图18所示，导电条800从垂直存储电容器103横向延伸。而且，沟道区1300沿位于垂直存储电容器103外面且从其横向移位的垂直表面延伸。
在工作过程中，一个栅导体叠层中的电压引起台阶1300旁边的衬底101中的P阱变成导电，在二个扩散区1100和1703(例如源和漏)之间形成连接。此过程在接触位线与存储器件103之间形成沿条形1300经由垂直晶体管通过条形800的电连接。
图19是本发明实施例的流程图。更具体地说，在步骤1900中制作存储沟槽102。在步骤1901中，用节点介质和绝缘体104对存储沟槽102进行衬里，并如步骤1902所示，用导体103填充存储沟槽102。在步骤1903中，光刻制作栅窗口300。在步骤1904中，制作第一间隔500，并如步骤1905所示制作条形窗口501。在步骤1906中，清除部分绝缘体104以形成条形间隙800。在步骤1907中制作第二间隔700，并在步骤1908中制作隔离窗口701。在步骤1909中，用绝缘材料1101填充隔离窗口701。在步骤1910中，清除第一间隔500和部分第二间隔700以形成台阶1300。在步骤1911中制作第一扩散区1100，并如步骤1912所示制作栅绝缘层1500。如步骤1913所示制作栅导体1501。在步骤1914中制作第二扩散区1703。在步骤1915中制作第二扩散区1703上的接触。
如上所述，本发明以自对准方式制作了垂直晶体管的条形800，这避免了与常规光刻技术(例如，仅仅栅窗口300用光刻方法制作，台阶1300和条形间隙800用自对准间隔技术制作)相关的问题。借助于减少光刻加工量，本发明避免了包括尺寸减小问题、对准不准确等等通常与光刻工艺有关的问题。而且，利用本发明，借助于以这种自对准方式制作台阶1300，扩散区1100、1703与垂直晶体管部分1300之间的间隔非常精确。这使器件能够制作成更小(使器件更便宜而速度更快)，并减少了缺陷的数目，这使得产品比常规结构总体上优越得多。
虽然根据最佳实施例已经描述了本发明，但本技术领域的熟练人员可以理解，本发明可以在所附权利要求的构思与范围内作出修正而加以实施。

Claims (20)

1．一种制造集成电路芯片的方法，它包含：
在水平衬底的垂直窗口中制作存储电容器；
制作从所述垂直窗口横向延伸的导电条；以及
制作具有沿垂直表面延伸的沟道区的晶体管，所述垂直表面位于所述垂直窗口外面并从所述垂直窗口横向移位，所述晶体管被所述导电条的外扩散电连接到所述存储电容器。
2．权利要求1的方法，其中所述导电条的所述制作包括：
清除所述存储电容器周围的绝缘体的上部，以形成条形间隙；以及
用导电材料填充所述条形间隙。
3．权利要求1的方法，其中所述晶体管的所述制作包含，在所述存储电容器上方的所述衬底中光刻制作栅窗口，所述栅窗口具有至少一个从所述垂直窗口横向移位的壁，其中，所述栅窗口的所述壁包含所述垂直表面。
4．权利要求3的方法还包含：
在所述栅窗口中制作第一间隔；以及
用所述第一间隔在所述衬底中制作条形窗口，以对准所述条形窗口，其中借助于在所述条形窗口中形成第二间隔而制作所述导电条。
5．权利要求4的方法还包含，清除所述第一间隔和部分所述第二间隔以形成台阶，在邻近所述导电条的部分所述台阶中形成所述外扩散。
6．权利要求5的方法，其中所述栅窗口比所述条形窗口更宽，从而形成所述台阶。
7．权利要求1的方法还包含，形成邻近于所述垂直表面的栅导体，其中所述栅导体中的电压使所述沟道区导电，经由所述导电条和所述外扩散而电连接所述晶体管和所述存储电容器。
8．一种制造集成电路芯片的方法，它包含：
在水平衬底的垂直窗口中制作存储电容器；
在所述存储电容器上方的所述垂直窗口中制作台阶；
制作沿所述台阶下部的导电条，所述导电条被电连接到所述存储电容器，并从所述垂直窗口横向延伸，以及
制作具有沿所述台阶的垂直部分延伸的沟道区的晶体管，所述垂直表面位于所述垂直窗口外面并从所述垂直窗口横向移位，所述晶体管被所述导电条的外扩散区电连接到所述存储电容器。
9．权利要求8的方法，其中所述导电条的所述制作包括：
清除所述存储电容器周围的绝缘体的上部以形成条形间隙；以及
用导电材料填充所述条形间隙。
10．权利要求8的方法，其中所述晶体管的所述制作包含，在所述存储电容器上方的所述衬底中光刻制作栅窗口，所述栅窗口具有至少一个从所述垂直窗口横向移位的壁，其中，所述栅窗口的所述壁包含所述垂直表面。
11．权利要求10的方法，还包含：
在所述栅窗口中制作第一间隔；以及
用所述第一间隔在所述衬底中制作条形窗口，以对准所述条形窗口，其中借助于在所述条形窗口中形成第二间隔而制作所述导电条。
12．权利要求11的方法还包含，清除所述第一间隔和部分所述第二间隔以形成所述台阶，在邻近所述第二间隔的部分所述台阶中形成所述外扩散。
13．权利要求12的方法，其中所述栅窗口比所述条形窗口更宽，从而形成所述台阶。
14．权利要求8的方法还包含，制作邻近于所述垂直表面的栅导体，其中所述栅导体中的电压使所述沟道区导电，经由所述导电条和所述外扩散区而电连接所述晶体管和所述存储电容器。
15．一种集成电路芯片，它包含：
位于水平衬底的垂直窗口中的存储电容器；
具有沿垂直表面延伸的沟道区的晶体管，所述垂直表面位于所述垂直窗口外面并从所述垂直窗口横向移位；以及
从所述垂直窗口横向延伸的导电条，所述导电条具有将所述晶体管电连接到所述存储电容器的外扩散区。
16．权利要求15的集成电路芯片，它包含：
所述存储电容器周围的绝缘体；以及
所述绝缘体上部中的条形间隙，所述导电条位于所述条形间隙中。
17．权利要求15的集成电路芯片，其中所述垂直晶体管包含所述存储电容器上方的所述衬底中的栅窗口，所述栅窗口具有至少一个从所述垂直窗口横向移位的壁，其中所述栅窗口的所述壁包含所述垂直表面。
18．权利要求17的集成电路芯片，还包含：
所述衬底中与所述栅窗口中的第一间隔对准的条形窗口；以及
所述条形窗口中的第二间隔，其中部分所述第二间隔包含所述导电条。
19．权利要求18的集成电路芯片，还包含由所述栅窗口与所述条形窗口中的宽度差形成的台阶，所述外扩散区位于邻近所述导电条的部分所述台阶中。
20．权利要求15的集成电路芯片，还包含邻近于所述垂直表面的栅导体，其中所述栅导体中的电压使所述沟道区导电，经由所述导电条和所述外扩散区而电连接所述晶体管和所述存储电容器。
CNB001186108A 1999-06-23 2000-06-16 集成电路芯片及其制造方法 Expired - Fee Related CN1167112C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/339,271 US6229173B1 (en) 1999-06-23 1999-06-23 Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor
US09/339,271 1999-06-23

Publications (2)

Publication Number Publication Date
CN1281253A true CN1281253A (zh) 2001-01-24
CN1167112C CN1167112C (zh) 2004-09-15

Family

ID=23328250

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001186108A Expired - Fee Related CN1167112C (zh) 1999-06-23 2000-06-16 集成电路芯片及其制造方法

Country Status (5)

Country Link
US (1) US6229173B1 (zh)
JP (1) JP2001035860A (zh)
KR (1) KR20010029826A (zh)
CN (1) CN1167112C (zh)
TW (1) TW454271B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190971B1 (en) * 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6509226B1 (en) * 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6759702B2 (en) * 2002-09-30 2004-07-06 International Business Machines Corporation Memory cell with vertical transistor and trench capacitor with reduced burried strap
US6979851B2 (en) * 2002-10-04 2005-12-27 International Business Machines Corporation Structure and method of vertical transistor DRAM cell having a low leakage buried strap
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
TWI229940B (en) * 2004-01-30 2005-03-21 Nanya Technology Corp Memory cell with a vertical transistor and fabrication method thereof
US20070212849A1 (en) * 2006-03-10 2007-09-13 Frank Ludwig Method of fabricating a groove-like structure in a semiconductor device
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
US7898014B2 (en) * 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102817A (en) 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US4673962A (en) 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
US5160987A (en) 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5034787A (en) 1990-06-28 1991-07-23 International Business Machines Corporation Structure and fabrication method for a double trench memory cell device
US5214603A (en) 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
JPH07112049B2 (ja) 1992-01-09 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法
US5422294A (en) 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5389559A (en) 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs
US5360758A (en) 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5384277A (en) 1993-12-17 1995-01-24 International Business Machines Corporation Method for forming a DRAM trench cell capacitor having a strap connection
US5395786A (en) 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5627092A (en) 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5658816A (en) 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5576566A (en) 1995-04-13 1996-11-19 International Business Machines Corporation Semiconductor trench capacitor cell having a buried strap
US5545583A (en) 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap

Also Published As

Publication number Publication date
TW454271B (en) 2001-09-11
KR20010029826A (ko) 2001-04-16
US6229173B1 (en) 2001-05-08
JP2001035860A (ja) 2001-02-09
CN1167112C (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
CN1165984C (zh) 形成受控深沟槽顶部隔离层的装置和方法
CN102034759B (zh) 具有掩埋位线的半导体器件及其制造方法
CN1116702C (zh) 沟槽电容器的低阻硅化物填充物
CN100481505C (zh) 半导体器件及其制造方法
CN1206721C (zh) 动态随机存取存储器
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
US5990511A (en) Memory cell with transfer device node in selective polysilicon
CN100547797C (zh) 半导体产品的制作方法
KR102661930B1 (ko) 집적회로 소자
US20080197403A1 (en) Semiconductor device
CN101097919B (zh) 半导体部件以及半导体部件的制造方法
US9899487B2 (en) Semiconductor devices and methods of manufacturing the same
CN100459155C (zh) 垂直绝缘栅晶体管及其制作方法
CN1167112C (zh) 集成电路芯片及其制造方法
EP1717852A2 (en) Manufacturing method for a trench capacitor for use in a semiconductor memory cell
US6455886B1 (en) Structure and process for compact cell area in a stacked capacitor cell array
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
US6492227B1 (en) Method for fabricating flash memory device using dual damascene process
US5966609A (en) Method of fabricating dome-shaped semiconductor device
CN1182583C (zh) 具有增大栅耦合电容的集成电路
CN100446257C (zh) 动态随机存取存储器及其制造方法
CN1155999C (zh) 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作
CN100373623C (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法
US5972770A (en) Method of manufacturing a DRAM capacitor

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1031952

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040915

Termination date: 20160616

CF01 Termination of patent right due to non-payment of annual fee