CN100459155C - 垂直绝缘栅晶体管及其制作方法 - Google Patents

垂直绝缘栅晶体管及其制作方法 Download PDF

Info

Publication number
CN100459155C
CN100459155C CNB2003801060777A CN200380106077A CN100459155C CN 100459155 C CN100459155 C CN 100459155C CN B2003801060777 A CNB2003801060777 A CN B2003801060777A CN 200380106077 A CN200380106077 A CN 200380106077A CN 100459155 C CN100459155 C CN 100459155C
Authority
CN
China
Prior art keywords
groove
layer
grid
electric connection
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801060777A
Other languages
English (en)
Other versions
CN1726597A (zh
Inventor
J·施米茨
R·J·E·休廷格
E·A·希泽恩
A·H·蒙特里
M·A·A·恩特赞特
G·E·J·库普斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1726597A publication Critical patent/CN1726597A/zh
Application granted granted Critical
Publication of CN100459155C publication Critical patent/CN100459155C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

通过提供穿过源层(8)和沟道层(6)向漏层(2)延伸的沟槽(26)，制作了垂直绝缘栅晶体管。采用隔离刻蚀以形成沿沟槽侧壁的栅部分(20)，在侧壁栅部分(20)之间的沟槽内填充电介质材料(30)，并且在沟槽顶部形成栅电连接层(30)以横跨沟槽来电连接栅部分(20)。

Description

垂直绝缘栅晶体管及其制作方法
技术领域
本发明涉及垂直绝缘栅晶体管及其制作方法。
背景技术
图1示出了现有技术沟槽半导体结构的实例。在n+衬底2上设有n型漏层4，在漏层4上设有p型主体层6。沟槽26延伸穿过主体层6直到漏层4，并包含通过栅绝缘体18与主体层绝缘的导电栅20。N+源扩散8设成毗邻沟槽。
使用中，在栅电极上施加电压以控制沟道16在源区8和漏层4之间的主体层6内毗邻沟槽26延伸。
该结构的一个问题在于栅和漏之间的电容，这是因为沟槽的底部和漏层接触。该电容会引发问题，特别会引起Miller效应。因此必须最小化该电容。
减小该电容的已知方法在授予Murphy的美国专利US-A-6,444,528中得到描述，该专利建议在沟槽底部提供更厚的绝缘体，US-A-6,444,528描述了在沟槽的底部形成第二沟槽并在第二沟槽内选择生长氧化物以形成该更厚的绝缘体。
然而，该方法制作复杂，因此需要更简单的方法制作这种结构。
发明内容
根据本发明，提供了制作垂直制作垂直绝缘栅晶体管的方法，包括如下步骤：提供具有对立的第一和第二主表面的半导体主体；形成垂直地从第一主表面向第二主表面延伸的沟槽；在沟槽的侧壁和底部上形成栅电介质层；在沟槽的侧壁和底部上的栅电介质层上沉积导电栅材料层；进行隔离刻蚀以清除沟槽底部上的栅材料层并留下侧壁上的栅材料以形成栅单元；在侧壁之间的沟槽中填充电介质；以及横跨沟槽顶部形成栅电连接层，以横跨沟槽将栅材料层电连接。
通过在沟槽的顶部形成电连接层，该电连接层减小了栅电阻。当使用窄的栅电极时，已经发现高的栅电阻成为严重的问题。
优选地，在第一主表面上形成硬掩模并被图形化以定义一个开口，且通过该开口刻蚀半导体主体以形成沟槽。将硬掩模留在适当的位置并作为后续步骤中的掩模。在最终的产品中，如果栅电连接层横向地从沟槽延伸到硬掩模上，硬掩模可将半导体主体与栅电连接层相互绝缘，或者备选地清除该硬掩模。
形成电连接层的步骤可包括用导电层覆盖半导体主体并图形化栅电连接层，以使沟槽横跨第一主表面和电介质上方。
将电介质填充到沟槽的步骤可包括沉积电介质并回蚀该电介质的步骤。
回蚀电介质的步骤可定义位于沟槽顶部的间隙；形成电连接层的步骤可包括沉积导电层以填充该间隙并定义位于沟槽顶部的插塞(plug)。电连接层可被平坦化以清除第一主表面的电连接层但将沟槽内的插塞留在适当的位置。
该方法可进一步包括在沟槽上沉积栅-源绝缘层以隔离该插塞；在栅源绝缘层和第一主表面上沉积源导电层使得源导电层与半导体主体电接触但是与栅绝缘。
另一方面，提供了一种半导体器件，包括：
半导体主体，具有对立的第一和第二主表面，该半导体主体具有第一导电类型的重掺杂漏层以及位于该重掺杂漏层上且面向第一主表面的轻掺杂主体层；
沟槽，从第一主表面延伸到半导体主体内并定义对立的侧壁和底部；
第一导电类型的源区，在第一主表面横向毗邻沟槽；
栅电介质，位于沟槽的侧壁和底部上；
对立的栅单元，位于沟槽侧壁上但不位于沟槽底部上；
绝缘填充物，在栅单元之间从沟槽底部向上延伸；以及
栅电连接层，位于绝缘填充物上方沟槽的顶部，栅电连接层横跨沟槽而连接栅单元。
该电连接层减小了栅电阻。
电介质填充物的顶部和沟槽的顶部持平，且电连接层可延伸跨过填充物上方沟槽的顶部。
备选地，电连接层可以是绝缘填充物上方沟槽内的插塞。插塞的顶部被平坦化以与沟槽顶部持平。
栅-源电介质隔离层可设于电连接层和源导电层上方，该源导电层通过栅-源电介质隔离层与电连接层隔离并接触源区；
半导体器件可具有位于主体层下方的重掺杂漏层上的轻掺杂漏层，且该沟槽可延伸穿过主体层到达轻掺杂漏层内。在各实施例中，电介质插塞可设在毗邻轻掺杂漏层的沟槽底部内。优选地，插塞的顶部与轻掺杂漏层和主体层之间的边界对齐。插塞保持栅进一步与漏隔离并因此进一步减小栅-漏电容。
附图说明
为了更好了解本发明，现在将纯粹通过实例的方式并参照附图描述相同的实施例，其中：
图1示出了现有技术的沟槽MOSFET；以及
图2a至2f示出了根据本发明第一实施例的用于制作沟槽MOSFET的制作步骤；
图3a至3c示出了根据本发明第二实施例的用于制作沟槽MOSFET的制作步骤；以及
图4示出了根据本发明第三实施例的沟槽MOSFET。
具体实施方式
参照图2，n+掺杂半导体衬底2在顶部形成n型掺杂漂移区4。在漂移区4的顶部上形成轻掺杂的p型沟道层6，且在沟道区6的顶部上形成n+源区8，这些层共同构成半导体主体1。源区的顶部形成第一主表面10，漂移区2的底部形成半导体主体1的第二主表面12。可通过外延生长或离子注入穿过第一主表面10形成该各个区域，本领域的技术人员将理解这一点。这样形成了半导体主体。
为了将该半导体主体加工成沟槽MOSFET，在第一主表面10上沉积氧化物的光刻硬掩模14并被图形化以形成开口16。随后，通过开口16刻蚀出穿过n+源层8和p沟道层6直到n漂移区4的沟槽26，以形成如图2a所示的结构。
接着，例如通过热氧化形成栅电介质18。
在整个器件上，并因此在远离沟槽的硬掩模14的顶部上、在沟槽的侧壁22上以及在沟槽的底部24上沉积栅材料层20。这就形成如图2b所示的结构。栅材料层可以是例如重掺杂多晶硅，在特别优选的实施例中栅材料层可以为多晶硅(锗)。
接下来进行隔离刻蚀以清除栅材料层20的不需要部分，特别是清除沟槽底部24上的栅材料层。这只在沟槽26的侧壁22上留下栅材料层20，形成如图2c所示的一对对立的平面栅单元21。栅单元21构成最终器件的栅。
接下来，沟槽填充电介质30，例如二氧化硅。一般来说，二氧化硅也会在远离沟槽的第一主表面10上覆盖氧化物，因此进行回蚀以清除除了沟槽内以外的二氧化硅。将会注意到，进行轻微的过刻蚀，留下在第一主表面10的平面上延伸的栅层20，如图2d所示。
接下来，导电栅层32如重掺杂多晶硅层沿沟槽的孔而形成并连接到栅层20的暴露端部34。导电层32随后被图形化使其覆盖沟槽但只略微在半导体器件的其余部分上方延伸。这就形成如图2e所示的结构。
最后，形成源接触37以连接源层8，并且还连接到p型主体层6。形成漏接触36以连接到漏层，栅接触38连接到栅层32。这就是图2f所示的结构，如本领域技术人员所熟知的可以封装该结构。
使用中，硬掩模层14将栅单元21与源层8隔离。
该方法产生这样的结构，其中，与现有技术型式相比，栅和漏之间的电容得到大幅度减小。然而，这并非在牺牲栅电阻的情况下实现的。栅层32提供沿着栅的低电阻路径。甚至在沿沟槽长度方向连接对立栅单元21的地方，由栅电连接层产生的低电阻路径改善了器件的性能。
图3中阐述了一种备选的方法。在该结构中，第一步骤和前述第一实施例中到图2c所示步骤之前的步骤相同。
接下来，将电介质30填充到沟槽中，但在这种情况下，进行基本的过刻蚀，在沟槽26内电介质上留下孔40。图3a中阐述了该步骤。
接下来，沉积多晶硅导电层42并平坦化，使其仅残留在沟槽内，如图3b所示。硬掩模14也被清除。
栅-源电介质隔离44沉积在沟槽上并被图形化，随后沉积源导电层46，该源导电层46接触源层8并通过栅-源电介质隔离44与栅20(由导电层42和臂21构成)隔离，如图3c所示。
和第一实施例相同，采用已知的方法制作接触并封装器件。
该第二实施例对小的间距尺寸尤其有益，且有益于获得沿栅长度方向的最小栅电阻及低的栅-漏电容。
第三实施例如图4所述。形成沟槽26之后，在沟槽底部形成氧化物插塞50。可以采用多种方法中的任何一种形成该插塞。本领域技术人员熟知这些方法中的一部分，例如可以沉积并回蚀氧化物。形成插塞的一个特定备选方案为：用氮化物层保护沟槽的侧壁，在沟槽上沉积掺杂的多晶硅，回蚀多晶硅以在沟槽底部留下多晶硅插塞，且随后氧化该掺杂的多晶硅以形成氧化物插塞。掺杂的多晶硅可以相对简单地被氧化。另外备选方案为氧化多孔硅而非多晶硅插塞，因为多孔硅同样容易氧化。
在所示的实施例中，氧化物插塞50的顶部与轻掺杂的n型层4和主体层6之间的界面对齐。
随后，按照第二实施例中那样进行工艺的剩余部分，以在毗邻主体层6但不毗邻轻掺杂n型层4的沟槽侧壁上提供栅单元21。最终的器件如图4所示。
栅单元21和漏24之间间隔的加大仍进一步减小了栅-漏电容。
技术人员将了解到，也可以使用具有第一实施例结构的氧化物插塞。备选地，氧化物插塞可以用任何厚的电介质层替代，从而类似地减小栅-漏电容。
通过阅读本公开，本领域技术人员将明白其它变型和修改。该变型和修改将涉及在沟槽MOSFET的设计、制作和使用中已知的且可结合或替代在此描述的特征进行使用的等价物或其它特征。尽管在本申请中已经将权利要求表达为特征的特定组合，但应该了解到，本公开的范围同样包括在此明确或含蓄公开的特征的任何新组合或者由这些特征产生的新特征，无论其是否和本发明一样减轻任何或所有相同的技术问题。申请人在此提醒的是，在执行本申请或由其衍生的任何更多的申请时，可以就任何该特征和/或该特征的组合提出新的权利要求。
例如，栅电介质不限于二氧化硅，而可以为高介电常数的电介质或电介质层的叠层。栅层32可以是重掺杂的多晶硅、硅化物掺杂多晶硅、多晶硅化钨(tungsten polycide)、或者适当的金属或诸如氮化钛的金属氮化物。所要求的是栅层为良好的导体。该备选材料对于栅层20也是可能的。
尽管所述实施例具有源层、漏层、漂移区和沟道层，其它的结构也是已知的并且可以被使用。例如，源区不由层8构成而由注入毗邻沟槽的源注入构成。漂移区4和沟槽区内的掺杂可以根据需要被掩埋。

Claims (11)

1、一种制作垂直绝缘栅晶体管的方法，包括如下步骤：
提供具有对立的第一和第二主表面的半导体主体；
形成垂直地从第一主表面向第二主表面延伸的沟槽；
在沟槽的侧壁和底部上形成栅电介质层；
在沟槽的侧壁和底部上的栅电介质层上沉积导电栅材料层；
进行隔离刻蚀以清除沟槽底部上的栅材料层并留下侧壁上的栅材料以形成栅单元；
在侧壁之间的沟槽中填充电介质；以及
横跨沟槽顶部形成栅电连接层，以横跨沟槽将栅材料层电连接。
2、根据权利要求1的制作垂直绝缘栅晶体管的方法，进一步包括：
在半导体主体的第一主表面上形成定义开口的硬掩模；以及
通过硬掩模内的开口刻蚀半导体主体以图形化所述沟槽。
3、根据权利要求1的方法，其中形成栅电连接层的步骤包括用导电层覆盖半导体主体并图形化导电层来形成栅电连接层，以使在第一主表面和电介质上方横跨沟槽。
4、根据权利要求1方法，其中将电介质填充到沟槽的步骤包括沉积电介质并回蚀该电介质的步骤。
5、根据权利要求4的方法，其中：
回蚀电介质的步骤定义位于沟槽顶部的间隙；以及
形成栅电连接层的步骤包括在第一主表面上沉积导电材料以填充该间隙并定义位于沟槽顶部的插塞，并平坦化栅电连接层以清除第一主表面的电连接层但将沟槽内的插塞留在沟槽顶部。
6、根据权利要求1的方法，进一步包括步骤：
在沟槽上沉积栅-源绝缘层以隔离栅电连接层，以及
在栅-源绝缘层和第一主表面上沉积源导电层，使得源导电层与半导体主体电接触但是与栅电连接层绝缘。
7、一种半导体器件，包括：
半导体主体，具有对立的第一和第二主表面，该半导体主体具有第一导电类型的重掺杂漏层以及位于该重掺杂漏层上且面向第一主表面的轻掺杂主体层；
沟槽，从第一主表面延伸到半导体主体内并定义对立的侧壁和底部；
第一导电类型的源区，在第一主表面横向毗邻沟槽；
栅电介质，位于沟槽的侧壁和底部上；
对立的栅单元，位于沟槽侧壁上但不位于沟槽底部上；
绝缘填充物，在栅单元之间从沟槽底部向上延伸；以及
栅电连接层，位于绝缘填充物上方沟槽的顶部，栅电连接层横跨沟槽而连接栅单元；
其中绝缘填充物的顶部和沟槽的顶部持平，且栅电连接层在填充物上方横跨沟槽的顶部延伸。
8、根据权利要求7的半导体器件，其中栅电连接层是绝缘填充物上方沟槽内的插塞。
9、根据权利要求8的半导体器件，其中插塞的顶部被平坦化以与沟槽的顶部持平。
10、一种半导体器件，包括：
半导体主体，具有对立的第一和第二主表面，该半导体主体具有第一导电类型的重掺杂漏层以及位于该重掺杂漏层上且面向第一主表面的轻掺杂主体层；
沟槽，从第一主表面延伸到半导体主体内并定义对立的侧壁和底部；
第一导电类型的源区，在第一主表面横向毗邻沟槽；
栅电介质，位于沟槽的侧壁和底部上；
对立的栅单元，位于沟槽侧壁上但不位于沟槽底部上；
绝缘填充物，在栅单元之间从沟槽底部向上延伸；以及
栅电连接层，位于绝缘填充物上方沟槽的顶部，栅电连接层横跨沟槽而连接栅单元；以及
栅电连接层上的栅-源电介质隔离层，以及通过栅-源电介质隔离层与栅电连接层隔离并接触源区的源导电层。
11、一种半导体器件，包括：
半导体主体，具有对立的第一和第二主表面，该半导体主体具有第一导电类型的重掺杂漏层以及位于该重掺杂漏层上且面向第一主表面的轻掺杂主体层；
沟槽，从第一主表面延伸到半导体主体内并定义对立的侧壁和底部；
第一导电类型的源区，在第一主表面横向毗邻沟槽；
栅电介质，位于沟槽的侧壁和底部上；
对立的栅单元，位于沟槽侧壁上但不位于沟槽底部上；
绝缘填充物，在栅单元之间从沟槽底部向上延伸；以及
栅电连接层，位于绝缘填充物上方沟槽的顶部，栅电连接层横跨沟槽而连接栅单元；以及
轻掺杂漏层，位于重掺杂漏层上并在主体层下方，沟槽延伸穿过主体层到达轻掺杂漏层内；以及
位于沟槽底部的电介质插塞。
CNB2003801060777A 2002-12-14 2003-12-08 垂直绝缘栅晶体管及其制作方法 Expired - Fee Related CN100459155C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0229217.5A GB0229217D0 (en) 2002-12-14 2002-12-14 Vertical insulated gate transistor and manufacturing method
GB0229217.5 2002-12-14

Publications (2)

Publication Number Publication Date
CN1726597A CN1726597A (zh) 2006-01-25
CN100459155C true CN100459155C (zh) 2009-02-04

Family

ID=9949715

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801060777A Expired - Fee Related CN100459155C (zh) 2002-12-14 2003-12-08 垂直绝缘栅晶体管及其制作方法

Country Status (9)

Country Link
US (1) US7262460B2 (zh)
EP (1) EP1573824B1 (zh)
JP (1) JP2006510215A (zh)
KR (1) KR20050085608A (zh)
CN (1) CN100459155C (zh)
AT (1) ATE551726T1 (zh)
AU (1) AU2003303013A1 (zh)
GB (1) GB0229217D0 (zh)
WO (1) WO2004055904A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
US7423317B2 (en) * 2005-07-27 2008-09-09 International Rectifier Corporation Split electrode gate trench power device
JP2007311574A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置及びその製造方法
KR100780598B1 (ko) * 2006-12-05 2007-11-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7879663B2 (en) * 2007-03-08 2011-02-01 Freescale Semiconductor, Inc. Trench formation in a semiconductor material
JP2009049315A (ja) * 2007-08-22 2009-03-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
JP5587535B2 (ja) * 2007-11-14 2014-09-10 ローム株式会社 半導体装置
JP2009176953A (ja) * 2008-01-24 2009-08-06 Rohm Co Ltd 半導体装置
US8039908B2 (en) * 2009-11-11 2011-10-18 International Business Machines Corporation Damascene gate having protected shorting regions
US9136397B2 (en) 2013-05-31 2015-09-15 Infineon Technologies Ag Field-effect semiconductor device
US9184281B2 (en) 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device
WO2015140806A1 (en) * 2014-03-20 2015-09-24 Skokie Swift Corporation Vertical field effect transistor having a disc shaped gate
CN106298884A (zh) * 2016-09-27 2017-01-04 西安后羿半导体科技有限公司 优化fom值的沟槽功率mos管器件及其制造方法
CN107895737A (zh) * 2017-11-30 2018-04-10 上海华虹宏力半导体制造有限公司 沟槽栅功率晶体管及其制造方法
CN113035948B (zh) * 2019-12-24 2022-08-30 珠海格力电器股份有限公司 功率器件、电力电子设备及功率器件的制作方法
CN113192828B (zh) * 2021-04-29 2023-04-11 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构
CN113644125A (zh) * 2021-10-18 2021-11-12 芯长征微电子制造(山东)有限公司 能降低米勒电容的功率半导体器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
CN1142688A (zh) * 1995-07-19 1997-02-12 三菱电机株式会社 半导体器件及其制造方法
JPH09181311A (ja) * 1995-12-27 1997-07-11 Nec Kansai Ltd 電界効果トランジスタおよびその製造方法
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258634A (en) * 1991-05-17 1993-11-02 United Microelectronics Corporation Electrically erasable read only memory cell array having elongated control gate in a trench
US6201730B1 (en) * 1999-06-01 2001-03-13 Infineon Technologies North America Corp. Sensing of memory cell via a plateline
KR100398955B1 (ko) * 2001-08-02 2003-09-19 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
US5242845A (en) * 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
CN1142688A (zh) * 1995-07-19 1997-02-12 三菱电机株式会社 半导体器件及其制造方法
JPH09181311A (ja) * 1995-12-27 1997-07-11 Nec Kansai Ltd 電界効果トランジスタおよびその製造方法
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench

Also Published As

Publication number Publication date
EP1573824A1 (en) 2005-09-14
ATE551726T1 (de) 2012-04-15
US20060049453A1 (en) 2006-03-09
CN1726597A (zh) 2006-01-25
US7262460B2 (en) 2007-08-28
KR20050085608A (ko) 2005-08-29
GB0229217D0 (en) 2003-01-22
JP2006510215A (ja) 2006-03-23
EP1573824B1 (en) 2012-03-28
AU2003303013A1 (en) 2004-07-09
WO2004055904A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
CN100459155C (zh) 垂直绝缘栅晶体管及其制作方法
CN105047697B (zh) 通过功率mosfet的分裂栅极中的贯穿多晶硅接头实现分裂多晶硅连接
CN103456791B (zh) 沟槽功率mosfet
KR0178824B1 (ko) 반도체장치 및 그 제조방법
CN103915499B (zh) 半导体器件和制造半导体器件的方法
JP4005019B2 (ja) パワー半導体デバイス
CN102723277B (zh) 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN100499164C (zh) 沟槽半导体器件及其制造方法
US8129779B2 (en) Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
CN101258588B (zh) 用于制造半导体功率器件的方法
CN102386124B (zh) 直接接触的沟槽结构
CN103887175A (zh) 带有自对准有源接触的基于高密度沟槽的功率mosfet及其制备方法
KR20000023520A (ko) 내부의 링형 게이트를 구비한 버티컬 전계 효과트랜지스터 및 그 제조 방법
US8252638B2 (en) Method for forming under a thin layer of a first material portions of another material and/or empty areas
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
US20130228857A1 (en) Method of forming an assymetric poly gate for optimum termination design in trench power mosfets
CN101097919B (zh) 半导体部件以及半导体部件的制造方法
CN104517856A (zh) 具有横向fet单元和场板的半导体器件及其制造方法
CN107887446A (zh) 复合屏蔽自对准的沟槽mosfet
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
CN112349720B (zh) 半导体存储装置
KR101088207B1 (ko) 반도체 소자의 제조 방법
JP2001035860A (ja) 縦型トランジスタに位置合せされた埋込み表面ストラップ用のハイブリッド５ｆ２セル・レイアウト
CN103972101A (zh) 用于产生具有垂直电介质层的半导体器件的方法
US11949009B2 (en) Semiconductor die and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070907

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070907

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20101208