TW454271B - Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor - Google Patents
Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor Download PDFInfo
- Publication number
- TW454271B TW454271B TW089106614A TW89106614A TW454271B TW 454271 B TW454271 B TW 454271B TW 089106614 A TW089106614 A TW 089106614A TW 89106614 A TW89106614 A TW 89106614A TW 454271 B TW454271 B TW 454271B
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- vertical
- storage capacitor
- forming
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
、發明說明(1 5 經濟部智慧財產局員工消費合作社印製 4 、 發明背景 發明範圍 本發明-般係關於半導體裝置以及更 表面帶之垂直電晶體。 _於具有内敢 相關技藝諸明 裳垂半導體製造技藝中為已知用於減少電晶體 裝置 < 總體大小,所以,用於允許該裝置之 然而,傳統垂直電晶體具有與帶 W又曰 (例如,介於.儲存裝置與電二=關之實質問題 接)。. 电3日閘極/汲極又間之導電連 本::藉:形成自我排列成行之内嵌帶加以克服這些 褪,如下又說明。 發明總結 、/摄本t r目的為提供一種用於積體電路晶片之方 二=古包含在水平基板之垂直孔中形成儲存電容器、 橫向延伸之導電帶以及形成具有沿著垂直表 位移,該電晶體藉由導電帶之向外= 而电氣地連接至該儲存電容器。 以之形成包含移除環繞儲存電容器之絕緣體上部 以導電材料填入該帶隙。該電晶體之形成 器上之基板中微影地形成問極孔,該閑極 =y壁由垂直孔橫向位移,其中閘極孔之壁包含 二t:明亦包含在垂直孔中形成第-隔片以及在 吏用第-隔片形成帶孔以將帶孔排列成行,其中導 -4- 297公釐) ---;---------!.:裝·--------tr.----------線 Ίί ,,'L· (請先閱讀背面之注意事項再填寫本頁)
電帶爲藉由在帶孔中形成第二隔片而形成。此處理尚包含 移除第一隔片以及一部份第二隔片以形成步階,向外擴散 形成在鄰近導電帶之一部份步階中。該閘極孔寬於帶孔, 因此形成步階。 本發明形成鄰近垂直表面之閘極導體,其中閘極導體之 電壓使通道區域成爲導電,經由導電帶及向外擴散而電氣 連接該電晶體及儲存電容器。. 、 本發明另一具體實施例包含在水平基板之垂直孔中形成 儲存電容器、在儲存電容器上方之垂直孔中形成步階、、, 著步階較低部分形成導電帶,該導電帶爲電氣連接至料 電容器以及由垂直孔橫向延伸,以及形成具有沿著垂直部 分延伸之通職域之電U,該垂直表面位於垂直孔外側 以及由垂直孔橫向位移,該電晶體藉由導電帶之向外擴散 而電氣連接至該儲存電容器。 乂之形成包含移除環繞儲存電容11之絕緣體上部 以及以導電材料填入該帶隙。該電晶體之形成 U储存電容器上之基板中微影地形成間極孔,該閉極 =至少—壁由垂直孔橫向位移,丨中閑極孔之壁包本 經濟部智慧財產局員工消費合作杜印製 體之形成尚包含垂直孔中形成第一隔片: 及其中導電帶爲藉由二將帶孔排列成行以 理亦包含移除第一隔片而形成。此處 ,· I彳刀弟_隔片以形成带階, 向外擴散形成在鄰近第二隔片之—部份步階中。 該閑極孔寬於帶孔,因此形成步階。積體電路晶片之製
本紙張7而 297公釐) 454^71
發明說明( 經濟部智慧財產局員工消費合作社印製 k尚包含形成鄰近垂直表面乏 π茚炙閘極導體,其中閘極導體乏 電壓使通道區域成爲4#_雪,Pi.#· ,#域烕爲導電,經由導電帶及向外擴散而 連接孩電晶體及儲存電容.器。 、 如本發明乏積體電路晶片包含位於水平基板之垂直孔中 :儲存電容器、具有沿著垂直孔延伸之通道區域之電晶 -,该垂直表面位於垂直孔外側以及由垂直孔橫向位移, 以及由垂直孔橫向延伸之導電帶,該導電帶具有電氣連接 電晶體至儲存電容器之向外擴散。 該積體電路晶片肖包含環繞該儲存電容器之絕緣體以及 在絕緣體上部之帶隙,該導電帶位於㈣中。該垂直電晶 體包含在儲存電容器上之基板中之閘極孔,該閘極孔具: 至少一壁由垂直孔橫向位移,其中閘極孔之壁包含垂直表 面。該積體電路晶片尚包含在基板中與閘極孔之第一隔 以及在帶孔中之第二隔片排列成行之帶孔,其中一部分 一隔片包括導電帶。本發明尚包含由閘極孔與帶孔之寬〜 差異形成之步階,該向外擴散位於鄰近導電帶之一部份步 階中。該積體電路晶片亦包含鄰近垂直表面之閘極導體 其中閘極導體中之電壓使通道區域成爲導電,經由導電 及向外擴散電氣連接該電晶體及儲存電容器。 圖式之簡單説明 上述及其他目的、特徵及優點將由本發明較佳具體實 例參考附圖之下列詳細説明而較爲瞭解,其中: 圖1爲如本發明部分完成之垂直電晶體之概要圖; 圖2爲如本發明部分完成之垂直電晶體之概要圖; 片 第 度 帶 施 I 7· —'I! —!J^i ! — 訂1 — ! (請先閱讀背面之注意事項再填寫本頁)
線;,· ../C -6- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱 A7 B7
、發明說明(4 =::發明部分完成之垂直電晶體之概要圖; 圖5: ^發明部分完成之垂直電晶體之概要圖; 圖6 +發明部分冗成之垂直電晶體之概要圖; 圖I 發明郅分冗成之垂直電晶體之概要圖; 圖"纟發明郅分完成之垂直電晶體之概要圖; :如本發明部分完成之垂直電晶體之概要圖; 圍^如本發明邵分完成之垂直電晶體之概要圖; 〇:如本發明部分完成之垂直電晶體之概要圖 n 11 如本發明部分完成之垂直電晶體之概要圖 θ 12,如本發明部分完成之垂直電晶體之概要圖 圖13爲如本發明部分完成之垂直電晶體之概要圖 圖14爲如本發明部分完成之垂直電晶體之概要圖 圖15爲如本發明部分完成之垂直電晶體之概要圖 圖16爲如本發明部分完成之垂直電晶體之概要圖 圖Π爲如本發明完成之垂直電晶體之概要圖; 圖18爲如本發明部分完成之垂直電晶體之概要圖 圖19爲解釋本發明較佳方法之流程圖。 圖式之詳細説明 現在參考附圖,而且特別參考圖1-18,解釋本發明第— 具體實施例。更特定地是圖1解釋前視圖以及圖2解釋相同 結構侧視圖。圖i爲圖2沿著線Β_Β之橫截面而圖2爲圖工沿 著線Α-Α之橫截面。在整個附圖中相同項目爲既定相同識 別號。 Β 圖1解釋基板1 〇 1 ’如梦或.是其他類似基板。塾層1 〇〇, 以及 (請先閱讀背面之注意事項再填寫本頁) 裝 訂· -vt. 本紙張尺度適用_國國家標準(CNS)A4規格(2ΐθ X 297公爱 454^7
五、發明說明(5 如氮化物塾層,使用傳統技#,如錢鍍'蒸發等形成在基 (請先閱讀背面之注意事項再填寫本頁) 板101上。言亥塾層100之後再次使用傳統技術’如化學機械 研磨(C Μ P )加以平坦化。 儲存電容器102之深溝槽使用傳統微影遮罩及蝕刻技術 形成在基板101中。該溝槽1〇2與薄絕緣體如Ν〇(氮氧化物) 對齊以形成節點介電質。該溝槽上部使用已熟知處理如硬 局邵氧化(LOCOS)而與絕緣體104如氧化物排列成行。該薄 絕緣體104有時由此視為"軸襯氧化物„ 1〇4。之後,該溝槽 102以導電材料103如金屬、合金或是半導體填入,=後^ 形成儲存電容器。導電層1〇3之後使用傳統方法如濕式或 是乾式触刻而為部分凹槽化。 溝槽106之上部之後以絕緣體ι〇7如氧化物填入,以完成 儲存電容器。該絕緣體107有時由此視為溝槽頂部氧化物 107。溝槽1〇9之後凹槽化至基板1〇1内以和鄰近裝置相互 隔離。此溝槽109經常視為作用區域隔離溝槽。該溝槽以 隔離材料110如液相原矽酸四乙酯(LPTEOS)或是高密度電 漿(HDP)氧化物填入。該結構之後使用例如化學機械研磨 (CMP)加以平坦化以及上墊層! 12為沈積及平坦化以覆蓋該 結構。 經濟部智慧財產局員工消費合作社印製 如上述以圖1及圖2討論’圖3及圖4分別解釋相同結構之 前視圖及側視圖。圖3為沿著圖4之線B-B之橫截面以及圖4 為沿著圖3之線A-A之橫截面。 在圖3及圖4中,該結構為.受到另一處理,包含使用傳統 處理如上述之那些處理形成圖3之溝槽300(例如閘極孔)。 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 454^71 1/ A7 !-—~-_ B7 五、發明說明(6 ) 圖4爲一透視圖以及顯示其中之—溝槽3〇〇之一半。該溝槽 最終以導電材料填入以形成積體電路裝置之字元線。 以類似方式,圖5及圖6分別解釋該結構之前視圖及側視 圖。圖5爲沿著圖6之線之橫截面以及圖6爲沿著圖5之 線A-A之橫截面。側壁隔片5〇〇爲利用傳統處理形成在溝槽 300中。例如,氮化矽或氮氧化物層可以沈積在-結構上 万。隔片層500之後將在,例如反應離子蝕刻(RIE)處理中 蝕刻以形成隔片500,如圖5及圖6所示。反應離子蝕刻處 理實質上以快速於蝕刻垂直表面之速度蝕刻水平表面,因 此·使得隔片500如附圖所示。另外,反應離子蝕刻繼續直 到過度蚀刻该結構以形成達到導體1 〇3帶孔5〇丨爲止。例 如,該蝕刻處理可以包括基於溴之蝕刻。 經濟部智慧財產局員工消費合作杜印製 之後應用可選擇蝕刻處理以移除絕緣體丨1 〇及抽襯氧化 物104。例如,此蝕刻可以包括基於氯之蝕刻。然而,如 熟知相關技藝之人士對此揭示所熟知,此蝕刻可以替換爲 容納不同種類之絕緣體材料丨10、1〇4。該蝕刻繼續直到軸 襯氧化物104及絕緣體11〇移除至圖6顯示之點線爲止。 亦且如圖S所示,此可選擇蚀刻處理亦在較大溝槽5 〇 1中形 成較小溝槽802。更重要地是,此處理移除軸襯氧化物i 〇4 之上邵孔800以及允許軸襯氧化物! 〇4之下部8〇丨保留。軸 襯氧化物之上部800有時由此視爲”帶隙μ 。 圖7及圖8再次分別爲前視圖及側視圖,圖7爲沿著圖8之 線B-B之橫截面以及圖8爲沿著圖7之線a_A之橫截面。導體 700之後沈積在帶孔501中,如此導體700與導體1〇3接觸以
4545 7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 及充填帶隙800以及形成隔離孔7(H。在此處理階段使用之 導體700可以’但是不需要爲用於深溝槽導體1〇3之相同導 體(例如,多晶梦)。 再一次,圖9及圖1 〇再次分別爲前視圖及側視圖,圖9爲 沿著圖10之線B-B之橫截面以及圖1〇爲沿著圖9之線A_A之 棱截面。該導體7〇〇爲同位素蝕刻以如圖丨〇所示由所有表 面移除,除了帶800以外。藉由以導體材料保留該區域 800,形成内嵌帶8〇〇。所以,該導體7〇〇之同位素蝕刻受 控制(例土•藉由時間、流速等),所以只有單一厚度之導體 7〇〇被移除,因此保留相當深導體8〇〇在帶隙7〇〇中。 圖11及圖12再次分別爲前視圖及侧視圖,圖〖丨爲沿著圖 12t線B-B之橫截面以及圖12爲沿著圖u之線A_A之橫截 面。雜質(如砷、磷等)被植入以摻雜多晶矽101至鄰近帶 800之區域中以形成節點接面區域丨1〇〇。雜質可以使用例 如埠罩離子植入而植入,或是帶隙8〇〇之該導體可以包 含雜質,當该結構加熱(例如至9〇〇°c)時擴散至基板中。圖 11顯π心擴散區域11〇〇連接爲鄰近頁平面之下或之上之帶 8〇〇,如圖12所顯示。 墊Η2藉由應用可選擇濕式或是乾式蝕刻,如熱磷酸以 及濕式町蚀刻而移除。之後保護層UG1(例如氧化物)在所 有外露矽101表面上成長。 如先則解釋,圖u及圖Μ再次分別爲前視圖及側視圖, 圖13爲沿著圖14之線Β_Β之橫截面以及圖14爲沿著圖13之 線Α-Α之橫戴面。應用同位素蝕刻(例如,濕式hf或是hci 1張尺度適用中國 -10- 297公釐) -裝--------.17·--------- (請先閱讀背面之注意事項再填寫本頁) ( 4 5 4^7 Ί
五、發明說明(8 ) 經濟部智慧財產局員工消費合作社印製 蚀刻)至該結構以移除足夠之氧化物i i 0 i以藉由不同寬度 之閘極孔300及帶孔501顯露在基板101形成之步階13〇〇。 該步階1300將變成垂直電晶體之P _阱區域以及將形成閘極 導體之基極。該蝕刻爲使用那些熟知相關技藝之人士所熟 知之技術加以定時以限制氧化物層1 1 〇 1之移除而保留氧化 物1101在隔離孔701較低區域1301中。此處理亦释留絕緣 體1301爲帶800上之絕緣蓋。. 圖15及.圖16亦分別爲前視圖及侧視圖,圖1 $爲沿著圖16 之線B _ B.之橫截面以及圖丨6爲沿著圖丨5之線A _ A之橫截面。 圖15及圖16解釋閘極絕緣體(例如氧化物)層15〇〇之形成, 該層爲藉由例如傳統氧化物成長方法加以形成。導電層 15〇1(例如,閘極導體層),如金屬、合金或是多晶矽,: 使用傳統沈積技術,如化學汽相沈積(c VD )、濺鍍、蒸發 等加以沈積。 導電層1501之後可以使用傳統平坦化技術,如化學機械 研磨(CMP)加以平坦化。接著,另一導電層15〇2(例如矽化 在i)可以形成在導電層丨50丨之上(例如,以減低導電層1j 之阻杬)最後,戎結構以絕緣體,如氮化珍丨5〇3加以覆 蓋。 如圖17所7F,閘極導體孔i 7〇丨爲使用傳統微影遮罩及蝕 刻技術加以形成。雜質,如上文討論之那些,爲植入在閘 極導體孔17〇1中以形成第二擴散區域17〇3。側壁隔片丨7〇〇 爲使用上文所討論之用以形成側壁隔片之相同或是類似處 理沿著閘極導體孔17〇1之閘極侧壁加以形成。該閘極導體
{請先閱讀背面之注意事項再填寫本頁) -1,-裝 I -言 4 5 4¾ 7 1 丨 A7 ___________B7 五、發明說明(9 ) 爲沈積以及絕緣體如氧化物或是其他類似絕緣體則沈積在 孩結構之上以及接觸孔及位元線如相關技藝所熟知加 成。 圖18爲該結構之上視圖以及解釋深儲存溝槽1()3、帶副 及垂直電晶體1300壁之相對位置以及圖17透視圖上切斷線 AA如圖18所示,導電帶8〇〇由垂直儲存電容器1们橫向 延伸。亚且,沿著垂直表面延伸之通道區域13〇〇位於垂直 儲存電容器103外側以及由垂直儲存電容器1〇3橫向位移。 在操作中,閘極導體堆疊之電壓使鄰接步階13〇〇之基板 101之Ρ-阱變成導電,形成介於二擴散區域11〇〇、丄川打例 如,源極與汲極)之間之連接。此處理以沿著帶1300之垂 直電晶體之方式經由帶8 〇 0形成介於接觸位元線與儲存裝 置103之間之電氣連接。 圖19爲本發明具體實施例之流程圖。更特定地是,在項 目1900中,形成儲存溝槽1〇2。在項目19〇1中,儲存溝槽 102與節點介電質及絕緣體1〇4排列而且儲存溝槽1〇2如^ 目1902中所示以導體1〇3填入。在項目19〇3中,閘極孔3〇〇 係微影地形成。在項目1904中,形成第一隔片5〇〇而且如 項目1905所示形成帶孔501。在項目19〇6中,一部分絕緣 體104被移除以形成帶隙8〇〇。在項目19〇7中,形成第二隔 片700以及在項目丨9〇8中形成隔離孔701。在項目19〇9中, 該隔離孔701以絕緣材料1丨〇丨填入。在項’目丨9丨〇中,移除 第一隔片500及一部分第二隔片700以形成步階13〇〇。在項 目1911中’形成第一擴散區域Π00而且閘極絕緣體層.1500 A7 B7 那 圍 45叹 五、發明說明(1〇 ) 如項目1912所示形成。如項目丨9丨3所示形成該閘極導體 15〇1。在項目1914中,形成第二擴散區域17〇3。在项目 1915中,形成第二擴散區域17〇3上之觸點。 如上文所討論,本發明以自我排列成行之方式形成垂直 電晶體之帶800以避免與傳統微影技術相關問題(例如只有 閉極孔3 0 0係以微影技術形成,步階13 〇 〇與帶隙8 〇 〇爲使用 自我排列成行隔片技術加以形成)。藉由減低微影處理 量,本發明降低與微影處理共同地相關問題,包含大小減 低問題、.對齊之不精確性等。另外,以本發明藉由自我排 列成行方式形成步階13〇〇時,介於擴散區域11〇〇、1703與 垂直電晶體部分1300之間之間隔爲非常精確。此方式允許 該裝置成爲較小(使裝置較便宜及較快)以及減少缺陷數, 結果造成較傳.統結構爲整體更優越產品。 雖然本發明已經以較佳具體實施例之方式加以説明, 些熟知相關技藝之人士將認知本發明可以在申請專利範 之精神與範疇内以修正而加以實現。 i ;-----------:二:·裝---------tri,-------'f'T . / (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐〉
Claims (1)
- 5 4 菸 7 [ as '1/ C8 _ - ------— - ____D8 六、申請專利範圍 1. 一種用於製造積體電路晶片之方法,包括: 在水平基板之垂直孔中形成儲存電容器; 形成由該垂直孔橫向延伸之導電帶;以及 具有沿著垂直表面延伸之通道區域之電晶體,該 垂直表面位於㈣直孔外側以及㈣垂直孔橫向位移, 該電晶體藉由導電帶之向外擴散而電氣地連接至該儲存 電容器。 2. 如申請專利範圍第Η之方法,,其中該導電帶之該形成 包含:., 移除.環繞儲存電容器之絕緣體上部以形成帶隙;以及 以導電材料填入該帶隙。 3. 如申請專利範圍第i項之方^,其中該電晶體之該形成 包括在該儲存電容器上之該基板中蝕刻地形成閘極孔, 該閘極孔具.有至少一壁由該垂直孔橫向位移,其中該閘 極孔之該壁包括該垂直表面^ 4. 如申凊專利範圍第3項之方法,,尚.包括: 在該閘極孔中形成第一隔片;以及 在该基板中使用該第一隔片形成帶孔以將帶孔排列成 行,其中該導電帶爲藉由在該帶孔中形成第二隔片而形 成。, 5. 如申請專利範圍第4項之方法,尚包括移除該第一隔片 以及一部份該第二隔片以形成該步階,該向外擴散形成 夺鄰近該導電帶之一部份該步階中。 ’ 6. 如申請專利範圍第5項之方法.,其中該閘極孔寬於該帶 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先聞讀背面之,注意事項再填寫本頁} -I--i Ύ_____ 言 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 454S7 II 六、申請專利範— 孔,因此形成該步階。 7. 如申請專利範圍第1項之方法,尚包括形成鄰近該垂直 表面之閘極導體,其中該閘極'導體之電壓使通道區域成 爲導電’經由該導電帶及該向外擴散而電氣連接該電晶 體及該.儲存電容器。 8. —種用於製造積體電路晶片之方法,包括: 在水平基板之垂直孔中形成儲存電容器; 在該儲存電容器上方之該垂直孔中形成步階; 沿著該步階較低部分形成導電帶,該導電帶爲電氣連 接至該.儲存電容器以及由該垂直孔橫向延伸;以及, 形成具有沿著該步階垂直部分延伸之通道區域之電晶 體’該垂直表面位於該垂直孔外侧以及由該垂直孔橫向 位移,該電晶體藉由該導電帶之向外撟散而電氣連接至 該儲#電容.器” ' 9_如申請專利範圍第8項之方法》,其中該導電帶之該形成 包含: 移除環燒該儲存電容器之絕緣體上部以形成帶隙;以及 以導電材料填入該帶隙。 10·如申請專利範圍第8項之方法,*該電晶體之該形成包括 在該儲存電容器上之該基板中微影地形成閘極孔,該閘 極孔具有至少一壁由該垂直孔橫向位移,其中該閘極孔 之該壁包括該垂直表面。 11.如申請專利範圍第10項之方法,尚包括: 在該閘極孔中形成第一隔片;以及 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ;裝 l·---訂----------線/ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 在該基板中使用該第一隔片形成帶孔以將該帶孔排列 成行,其中該導電帶爲藉由在該.帶孔中形成第二隔片而 形成。 12. 如申請專利範圍第11項之方法,尚包括移除該第—隔片 以及一郅份該第一隔片以形成該步階,該向外擴散形成 在鄰近該第二隔片之一部份該步階中。 13. 如申請專利範圍第12項之方法,其·中該閘極孔寬於該帶 孔,因此形成該步階。 14. 如申請專利範圍第8項之方法,尚包括形成鄰近該垂直 表面之閘極導體’其中該閘極導體之電壓使通道區域成 爲導電,經由該導電帶及該向外擴散而電氣連接該電晶 體及該儲存電容器。 15 · —種積體電路晶片,包括: 位於水平基板之垂直孔中之儲存電容器; 具有沿著垂直表面延伸之通道區域之電晶體,該垂直 表面位於該垂直孔外側以及由該垂直孔橫向位移;以及 沿著該垂直孔橫向延伸之導電帶,該導電帶具有電氣 連接該電晶體至該儲存電容器之向外擴散。 16.如申請專利範圍第15項之積體電路晶片,尚包括: 環繞該儲存電容器之絕緣體;以及 在該絕緣體上部之帶隙,該導電帶位於該帶隙中。 17·如申請專利範園第15項之積體電路晶片,,其中該垂直電 晶體包括在該儲存電容器上之該基板中之閘極孔,該閘 極孔具有至少一壁由該垂直孔橫向位移.,其中該閘極孔 , --- . % I ---J---'-------裝·----·----------線 ------ (請先閱讀背面之注意事項再填寫本頁} -16- 0^88 99 ABCD 六、申請專利範圍 之壁包括該垂直表面。 18. 如申請專利範爵第17項之積體電路晶片,尚包括: 在該基板中與該閘極孔之第一隔泛‘ ^ h片排列成行之帶孔; 以及 在該帶孔中之第二隔片,其中—部分該第二隔片包括 該導電帶。 19. 如申請專利範圍第丨8項之積體電路晶片,尚包括由該閘 極孔與該帶孔之寬度差異形成之步階,該向外擴散位於 鄰近該導電帶之一部份該步階中。 20. 如申請專利範園第15項之積體電路晶片,尚包括鄰近該 .垂直表面之閘極導體,其中該閘極導體中之電壓使該通 道區域成爲導電,經由該導電帶及該向外擴散電氣連接 該電晶體及該儲存電容器。 (請先閱讀背面之注意事項再填寫本頁) 裝-----K---訂---------辕 經濟部智慧財產局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/339,271 US6229173B1 (en) | 1999-06-23 | 1999-06-23 | Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454271B true TW454271B (en) | 2001-09-11 |
Family
ID=23328250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089106614A TW454271B (en) | 1999-06-23 | 2000-04-10 | Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor |
Country Status (5)
Country | Link |
---|---|
US (1) | US6229173B1 (zh) |
JP (1) | JP2001035860A (zh) |
KR (1) | KR20010029826A (zh) |
CN (1) | CN1167112C (zh) |
TW (1) | TW454271B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
US6509226B1 (en) * | 2000-09-27 | 2003-01-21 | International Business Machines Corporation | Process for protecting array top oxide |
US6759702B2 (en) * | 2002-09-30 | 2004-07-06 | International Business Machines Corporation | Memory cell with vertical transistor and trench capacitor with reduced burried strap |
US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
DE10361695B3 (de) * | 2003-12-30 | 2005-02-03 | Infineon Technologies Ag | Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs |
TWI229940B (en) * | 2004-01-30 | 2005-03-21 | Nanya Technology Corp | Memory cell with a vertical transistor and fabrication method thereof |
US20070212849A1 (en) * | 2006-03-10 | 2007-09-13 | Frank Ludwig | Method of fabricating a groove-like structure in a semiconductor device |
US7898014B2 (en) * | 2006-03-30 | 2011-03-01 | International Business Machines Corporation | Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures |
US20080048186A1 (en) * | 2006-03-30 | 2008-02-28 | International Business Machines Corporation | Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4673962A (en) | 1985-03-21 | 1987-06-16 | Texas Instruments Incorporated | Vertical DRAM cell and method |
US5102817A (en) | 1985-03-21 | 1992-04-07 | Texas Instruments Incorporated | Vertical DRAM cell and method |
US5160987A (en) | 1989-10-26 | 1992-11-03 | International Business Machines Corporation | Three-dimensional semiconductor structures formed from planar layers |
US5034787A (en) | 1990-06-28 | 1991-07-23 | International Business Machines Corporation | Structure and fabrication method for a double trench memory cell device |
US5214603A (en) | 1991-08-05 | 1993-05-25 | International Business Machines Corporation | Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors |
JPH07112049B2 (ja) | 1992-01-09 | 1995-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法 |
US5422294A (en) | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
US5389559A (en) | 1993-12-02 | 1995-02-14 | International Business Machines Corporation | Method of forming integrated interconnect for very high density DRAMs |
US5360758A (en) | 1993-12-03 | 1994-11-01 | International Business Machines Corporation | Self-aligned buried strap for trench type DRAM cells |
US5384277A (en) | 1993-12-17 | 1995-01-24 | International Business Machines Corporation | Method for forming a DRAM trench cell capacitor having a strap connection |
US5395786A (en) | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
US5627092A (en) | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
US5658816A (en) | 1995-02-27 | 1997-08-19 | International Business Machines Corporation | Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond |
US5543348A (en) * | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
US5576566A (en) | 1995-04-13 | 1996-11-19 | International Business Machines Corporation | Semiconductor trench capacitor cell having a buried strap |
US5545583A (en) | 1995-04-13 | 1996-08-13 | International Business Machines Corporation | Method of making semiconductor trench capacitor cell having a buried strap |
-
1999
- 1999-06-23 US US09/339,271 patent/US6229173B1/en not_active Expired - Fee Related
-
2000
- 2000-04-10 TW TW089106614A patent/TW454271B/zh not_active IP Right Cessation
- 2000-06-15 JP JP2000179287A patent/JP2001035860A/ja active Pending
- 2000-06-16 CN CNB001186108A patent/CN1167112C/zh not_active Expired - Fee Related
- 2000-06-22 KR KR1020000034417A patent/KR20010029826A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN1167112C (zh) | 2004-09-15 |
CN1281253A (zh) | 2001-01-24 |
US6229173B1 (en) | 2001-05-08 |
JP2001035860A (ja) | 2001-02-09 |
KR20010029826A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW303496B (zh) | ||
TW303491B (zh) | ||
KR20040049791A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
US5834816A (en) | MOSFET having tapered gate electrode | |
JP2006041475A (ja) | メモリ素子及びその製造方法 | |
TW405165B (en) | Method for producing a self-aligned contact | |
TW454271B (en) | Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor | |
KR100852209B1 (ko) | 반도체 소자 및 그 제조 방법. | |
KR20010009159A (ko) | 반도체 장치를 위한 콘택 구조 및 제조 방법 | |
JP3445965B2 (ja) | 半導体装置およびその製造方法 | |
TW465028B (en) | Semiconductor device and method of production thereof | |
KR100399526B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TW556326B (en) | A method for providing bitline contacts in a memory cell array and a memory cell array having bitline contacts | |
TW531875B (en) | SOI structure and method of producing same | |
US6159789A (en) | Method for fabricating capacitor | |
TW449866B (en) | Semiconductor transistor and process of manufacturing the same | |
KR100551786B1 (ko) | 반도체 메모리의 반도체 메모리 셀 어레이의 메모리 셀제조 방법 | |
KR20020055147A (ko) | 반도체 소자의 제조방법 | |
JPH03257859A (ja) | 半導体装置の製造方法 | |
TWI336931B (en) | Method for forming a recess vertical transistor | |
US6518153B1 (en) | Method for making gate electrodes of low sheet resistance for embedded dynamic random access memory devices | |
JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
JP3063203B2 (ja) | 半導体メモリ及びその製造方法 | |
TW387104B (en) | Fabrication method of high-density DRAM cell | |
TW411572B (en) | Manufacturing method of the borderless contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |