CN1155999C - 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作 - Google Patents

Abstract

制造集成电路器件的方法和结构：在衬底中制作存储器件，光刻制作栅窗口，在栅窗口中制作第一间隔，用第一间隔在衬底中制作条形窗口以对准条形窗口，在条形窗口中制作第二间隔，用第二间隔在衬底中制作隔离窗口，用绝缘材料填充隔离窗口，在栅窗口中形成台阶，形成第一扩散区，在衬底和台阶上制作栅绝缘层，制作栅导体，形成第二扩散区，制作与栅导体隔离的接触，栅导体中的电压形成邻近台阶的衬底中的导电区，与条形和接触电连接。

Description

具有垂直晶体管和对准掩埋条 的栅导体的5F2单元的制作

技术领域

本发明一般涉及到集成电路，更确切地说是涉及到具有将晶体管器件连接到存储器件的条形的晶体管。

背景技术

在半导体制造领域中，已知用垂直晶体管来减小晶体管器件的总尺寸从而提高这种器件的集成规模。但常规的垂直晶体管具有与条形(例如存储器件与晶体管的栅/漏之间的导电连接)制作相关的实际问题。

如下面的说明，本发明借助于在部分垂直晶体管中制作自对准的掩埋条而克服了这些问题。

发明内容

因此，本发明的目的是提供一种制造集成电路器件的结构和方法，它包括：在衬底中制作存储器件，在存储器件上方的衬底中光刻制作栅窗口，在栅窗口中制作第一间隔，用第一间隔在衬底中制作条形窗口以对准条形窗口，在条形窗口中制作第二间隔，用第二间隔在衬底中制作隔离窗口以对准隔离窗口，用绝缘材料填充隔离窗口，清除第一间隔和部分第二间隔以便在栅窗口中形成台阶(其中第二间隔包含至少一个电连接到存储器件的导电条)，在邻近导电条的衬底中形成第一扩散区，在衬底和台阶上制作栅绝缘层，在台阶上方的部分栅绝缘层上制作栅导体，在邻近栅导体的衬底中形成第二扩散区，以及在扩散区上制作与栅导体隔离的接触，其中栅导体中的电压形成邻近台阶的衬底中的导电区，且此导电区将条形和接触电连接起来。

而且，衬底中隔离窗口的制作和用绝缘材料填充隔离窗口包括制作有源区隔离区的第一部分。此方法还包括制作有源区条形以形成有源区隔离区的第二部分。

存储器件的制作包括制作深沟槽电容器，而条形二等分深沟槽电容器平面。而且，栅窗口比条形窗口更宽，条形窗口比隔离窗口更宽。此集成电路器件是一种部分垂直晶体管，而条形也是源区，接触是漏区。

本发明还包含制造集成电路芯片的方法，它包括：在衬底中制作至少具有一个台阶的窗口，在台阶下方的窗口中制作第一导体，在邻近第一导体的衬底中形成第一扩散区，在台阶上方制作栅导体，在邻近栅导体的衬底上制作第二导体，以及在邻近第二导体的衬底中形成第二扩散区。窗口的制作还包括：在衬底中光刻制作栅窗口，在栅窗口中制作第一间隔，用第一间隔在衬底中形成条形窗口以对准条形窗口，在条形窗口中制作第二间隔，以及用第二间隔在衬底中形成隔离窗口以对准隔离窗口。用绝缘材料填充隔离窗口，而在衬底中形成隔离窗口以及用绝缘材料填充隔离窗口包括制作有源区隔离区的第一部分，此方法还包括制作有源区条形以形成有源区隔离区的第二部分。将第一间隔和部分第二间隔清除以形成窗口中的台阶，而第二间隔是第一导体。而且，栅窗口比条形窗口更宽，且条形窗口比隔离窗口更宽。栅导体中的电压形成邻近台阶的衬底中的导电区，而此导电区电连接第一导体和第二导体。窗口制作在深沟槽电容器上，且第一导体二等分深沟槽电容器平面。此集成电路器件是一种部分垂直晶体管，而第一导体是源区，第二导体是漏区。

根据本发明的集成电路芯片包括衬底、衬底中至少具有一个台阶的窗口、台阶下方窗口中的第一导体、邻近第一导体的衬底中的第一扩散区、台阶上的栅导体、邻近栅导体的衬底上的第二导体、以及邻近第二导体的衬底中的第二扩散区。

集成电路芯片窗口包括光刻制作的栅窗口、用第一间隔与栅窗口对准的条形窗口、以及用第二间隔与条形窗口对准的隔离窗口。集成电路芯片还包括填充隔离窗口的绝缘材料，而绝缘材料包括有源区隔离区的第一部分，且集成电路芯片还包括形成有源区隔离区第二部分的有源区条形。

将第一间隔和部分第二间隔清除以形成窗口中的台阶，而第二间隔包括第一导体。栅窗口比条形窗口更宽，且条形窗口比隔离窗口更宽。栅导体中的电压形成邻近台阶的衬底中的导电区，而此导电区电连接第一导体和第二导体。窗口制作在深沟槽电容器上，且第一导体二等分深沟槽电容器平面。第一导体包括源区，第二导体包括漏区，且此集成电路芯片包括一种部分垂直晶体管。

借助于减少光刻加工量，本发明避免了包括尺寸减小问题和对准不精确在内的通常与光刻工艺相关的问题。而且，利用本发明，借助于以这种自对准方式形成台阶，扩散区和垂直晶体管部分之间的间隔非常精确。这使器件能够做得更小(使器件更便宜而速度更快)，减小了缺陷数目，从而得到比常规结构总体上优越得多的产品。

此外，本发明形成了二等分存储器件平面的条形，这使存储器件和条形之间的连接更可靠。

附图说明

从参照附图对本发明最佳实施例的下列详细描述中，可以更好地理解上述和其它的目的、情况和优点，其中：

图1是根据本发明的部分完成的垂直晶体管的示意图；

图2是根据本发明的部分完成的垂直晶体管的示意图；

图3是根据本发明的部分完成的垂直晶体管的示意图；

图4是根据本发明的部分完成的垂直晶体管的示意图；

图5是根据本发明的部分完成的垂直晶体管的示意图；

图6是根据本发明的部分完成的垂直晶体管的示意图；

图7是根据本发明的部分完成的垂直晶体管的示意图；

图8是根据本发明的部分完成的垂直晶体管的示意图；

图9A和9B分别是根据本发明的部分完成的垂直晶体管的示意图的剖面图和俯视图；

图10是根据本发明的完成了的垂直晶体管的示意图；

图11是流程图，示出了本发明的最佳实施例。

具体实施方式

现参照附图，更确切地说是参照图1，示出了根据本发明第一实施例的部分制作的晶体管。更具体地说，图1示出了硅衬底10，其上制作有第一绝缘体11(例如衬垫氧化物)和第二绝缘体12(例如衬垫氮化硅)。

用本技术领域一般熟练人员熟知的工艺，在衬底10中制作沟槽13。这种常规的工艺可以包括光刻掩蔽和常规腐蚀方法。然后，用薄的(例如厚度为30nm)绝缘颈圈14(例如颈圈氧化物)，对沟槽的上部(例如顶部1.5微米)13进行贴面。再使绝缘颈圈14凹下到沟槽中正好到达第一绝缘层11下方。然后在沟槽13中淀积导电材料16(例如多晶硅、金属或合金)，并用例如化学机械抛光或其它相似的熟知方法，对结构进行整平。然后使导电材料16凹下到绝缘层11下方(例如进入沟槽13中200-600nm)。最后，在沟槽14中制作额外的绝缘体17(例如氧化物或氮化物)，并再次对结构进行整平。

如图2所示，用诸如光刻掩蔽和腐蚀之类的常规方法，制作窗口20(例如栅窗口)。栅窗口20制作在沟槽13上方并向下进入衬底10中使部分绝缘体17得以保留的位置。

接着，如图3所示，在衬底10的暴露部分上制作(例如生长)额外的绝缘体32，以便延续先前制作的绝缘体11。用于绝缘体32的材料最好与绝缘体11所用的材料相同(例如50埃的SiO₂)。但如本公开给定的技术领域的一般熟练人员所知，根据涉及到的具体的应用，可以用不同的材料来制作绝缘体32。

在结构上淀积另一种绝缘材料层30(例如制作成深度为600埃的氮化硅)。然后对结构进行选择性腐蚀(例如反应离子刻蚀RIE)，以便如图3所示清除大部分绝缘体30，仅仅留下间隔30。借助于对绝缘材料进行各向异性回腐蚀而形成侧壁间隔30。可以在例如低压反应离子刻蚀机中执行各向异性腐蚀。这一腐蚀对水平表面的腐蚀速率比对垂直表面的腐蚀速率高得多(例如50倍)，使侧壁间隔30在腐蚀工艺之后得以保留。

然后继续选择性腐蚀(例如结构被过腐蚀)，以便形成向下到达暴露导体16程度的条形窗口33。例如，如图3中步骤31所示，结构可以被过腐蚀大约80nm的距离。

本发明的重要特点是，借助于将条形窗口33制作成具有与栅窗口20不同的深度和宽度，产生一个台阶34。而且，条形窗口33不要求光刻制作方法。因此，条形窗口33(以及台阶34的定位)与栅窗口20自对准，且不受与光刻方法相关的尺寸限制或对准问题的限制。

接着，如图4所示，在条形窗口33中淀积诸如多晶硅、金属或合金之类的导电材料40。如图3所示的工艺那样，用选择性腐蚀来仅仅清除部分导电材料40，以便形成导电间隔40作为第一导体。用各向异性选择性腐蚀，再次对结构进行过腐蚀，以形成更深地进入衬底10中的第一隔离部分窗口41。在最佳实施例中，衬底10被再凹下到导电间隔40下方100nm。

上述台阶34的制作，使第一导体40(最终将成为导电条)能够精确地沿条形窗口33的区域31定位。这一精确定位使条形与相应的源/漏(其制作如下所述稍后进行)之间的距离能够被精确控制而不必求助于光刻方法。此工艺提高了导电条40定位的精确度，从而得到了更高的制造成品率，并使器件尺寸能够减小，使之速度更快而价格更低。

然后，如图5所示，在第一隔离部分窗口41中制作绝缘体50，并对结构进行整平。绝缘体50(与下述额外的绝缘体组合)使各个有源器件彼此分隔，并使有源区确定掩模(也在下面详细讨论)极大地简化，这减少了缺陷，提高了制造成品率，并使器件更可靠。然后，如图6所示，在诸如热磷酸腐蚀剂之类的选择性腐蚀剂中，清除绝缘体材料12和30。

本技术领域一般熟练人员可以理解，按照本公开，可以用不同的材料来制作图6所示的结构，因而能够利用不同的选择性腐蚀溶液来清除绝缘体12和30而仍然使绝缘体11得以保留。在最佳实施例中，选择性腐蚀剂包含各向同性热磷酸。还对腐蚀过程进行控制，以便如图6所示，使未被支持的绝缘体50能够保留并仅仅被清除部分导电间隔40(例如清除大约300-600埃的导电间隔40)。此腐蚀工艺的关键特点是，导电间隔40被凹下，以便形成正好在台阶34层面下方的草皮层60。

此时，还在邻近条形40的衬底区中制作第一扩散区61。在最佳实施例中，导电材料40包括结构被加热时(例如800℃以上)从条形40扩散进入衬底的杂质(例如砷、磷等)。

如图7所示，用例如氢氟酸剥离绝缘层11和32。然后在衬底的暴露表面上制作(例如生长)牺牲层70(例如氧化物、氮化物等)。此时，可以用熟知的工艺和杂质执行器件注入。

然后淀积(最好厚度为300埃)绝缘层71(最好包含氧化物、氮化物或氮氧化物)。然后如图8所示，用湿法腐蚀剂(例如HF、HF/甘油腐蚀液)清除牺牲层70和绝缘体71。湿法腐蚀剂溶解在牺牲层70中，从而清除牺牲层70上方的部分绝缘体71，并使部分绝缘体71保留在草皮层60中以隔离条形40。

如图8还示出的那样，用诸如氧化物生长之类的常规制作方法，在暴露的衬底10表面上制作诸如氧化物的栅绝缘体材料80。接着，借助于淀积诸如多晶硅、金属或合金之类的导电材料而制作导电栅层81。然后对栅导体81进行整平(仍然使用诸如化学机械抛光之类的常规方法)，并用诸如上述的熟知的常规方法淀积并整平诸如氮化硅衬垫之类的衬垫绝缘体82。

如图9A和9B所示，借助于形成隔离区901而确定电路的有源区器件。图9B是图9A所示结构沿A-A线的俯视图。

更具体地说，沿线900在结构上光刻制作了有源区器件确定掩模，并对此结构进行腐蚀以形成有源区。用绝缘材料901填充有源区窗口。绝缘材料901最好是高密度等离子体氧化物(或原硅酸四乙酯-TEOS)。本发明产生的重要优点是，比之常规有源区掩模，有源区掩模900由于第一隔离部分窗口41(以及其中的绝缘体50)构成有源区隔离区的第一部分而被大大简化。因此，如图9B俯视图所示，隔离材料901组成的有源区的第二部分可以是沿结构形成的简单的条形。

在图9A中，导电条40已经被重新编号为903和904，以便更清楚地示出其相对于图9B的位置。图9B示出了深沟槽存储器件16、分隔条形903与条形904的隔离区50。条形904被连接到在图9A所示的剖面中看不到的另一个深沟槽存储器件906。此外，在图9A和9B中示出了垂直晶体管侧壁905。图9B还示出了相似于深沟槽存储器件16的额外的深沟槽存储器件909和912。图9B还示出了相似于晶体管的垂直部分905的晶体管的额外的垂直部分902、907和911。图9B还示出了分隔条形908和910的另一个隔离区914。

图9B所示的本发明的另一个优点是，条形903、904、908、910沿二等分各个深沟槽存储器件16、906、909和912的平面而制作。换言之，本发明的条形903、904、908、910从深沟槽存储器件向外延伸，并稍微垂直于深沟槽存储器件的垂直壁。相反，常规的条形通常沿深沟槽存储器件的外围制作并符合深沟槽存储器件的形状。由于有二等分深沟槽存储器件平面的本发明的条形，故本发明优越于常规条形，提供了条形与深沟槽存储器件之间的更可靠得多的连接。

在制作隔离区901之后，用腐蚀剂清除保护帽82，这使隔离区901能够延伸于导体81上，从而产生抬高了的浅沟槽隔离(RSTI)区。

然后如图10所示制作其余的栅叠层。更具体地说，在先前的栅导体材料81上淀积额外的栅导体材料100。第二栅导体材料100可以与先前的栅导体81所用的材料相同或不同。接着，作为第二导体，制作诸如硅化物层(例如硅化钨WSi_x层)之类的导电层以降低栅导体81和100的电阻。最后，用常规的熟知工艺制作帽层102。帽层102可以例如包含厚度约为2000埃的氮化硅衬垫材料。

然后用常规光刻和腐蚀方法，对栅导体叠层进行图形化，以便得到图10所示的结构。然后在上述腐蚀工艺确定的窗口中制作绝缘间隔103。更具体地说，淀积并各向异性腐蚀绝缘材料(例如氮化硅等)，以便从所有水平表面清除间隔材料103而使间隔材料103得以保留在垂直表面上。

在制作间隔103之前和之后，都在窗口105中淀积杂质以形成扩散区106。根据电路的具体应用，在窗口105中注入杂质之前，可能必须掩蔽不需要掺杂的窗口。然后用导电材料填充窗口104和105(以及其它选定的窗口)，以形成电路所需的各种各样的接触线。

图11是流程图，示出了本发明的实施例。更具体地说，在步骤1100中制作存储器件15。在步骤1101中光刻制作栅窗口20。在步骤1102中制作第一间隔30，并如步骤1103所示制作条形窗口33。在步骤1104中制作第二间隔40，并如步骤1105所示制作隔离窗口41。如步骤1106所示，用绝缘材料50填充隔离窗口41。在步骤1107中，清除第一间隔30和部分第二间隔40以形成台阶34。在步骤1108中形成第一扩散区61，并如步骤1109所示制作栅绝缘体80。在步骤1110中制作栅导体108和隔离沟槽104，并在步骤1111中形成第二扩散区106。在步骤1112中制作接触105。

在工作过程中，当电压被施加到栅导体108时，沿扩散区106和107之间的垂直晶体管部分905的部分衬底10(例如P型衬底)变成导电，使窗口105中的导体与图9B所示连接到存储器件906的条形904之间形成电接触。

如上所述，本发明借助于减少制作垂直(或部分垂直)晶体管所需光刻步骤的数目，获得了许多优点。更具体地说，仅仅一个窗口20是用光刻工艺制作的。随后的条形窗口33和第一隔离部分窗口41都是用间隔方法和过腐蚀来自对准的。

借助于减少光刻加工量，本发明避免了包括尺寸减小问题、对准不精确等的通常与光刻工艺相关的问题。而且，利用本发明，借助于以这种自对准方式制作台阶34，扩散区61、106与垂直晶体管部分905之间的间隔非常精确。这使器件能够做得更小(使器件更便宜而速度更快)，并减少了缺陷的数目，这就总体上使产品优越于常规结构。

此外，本发明制作了二等分存储器件16、906、909和912的平面的条形903、904、908和910，这使存储器件与条形之间的连接更可靠。

虽然根据最佳实施例已经描述了本发明，但本技术领域熟练人员可以理解，可以在所附权利要求的构思与范围内作出修正的情况下实施本发明。

Claims (21)

1.一种制造集成电路芯片的方法，它包含：

在衬底中制作至少具有一个台阶的窗口；

在所述台阶下方的所述窗口中制作第一导体；

在邻近所述第一导体和所述台阶下方的所述衬底中形成第一扩散区；

在所述台阶上方制作栅导体；

在邻近所述栅导体的所述衬底上方制作第二导体；以及

在邻近所述第二导体的所述衬底中形成第二扩散区。

2.权利要求1的方法，其中所述窗口的所述制作包含：

在所述衬底中光刻制作栅窗口；

在所述栅窗口中制作第一间隔；

用所述第一间隔在所述衬底中制作条形窗口以对准所述条形窗口；

在所述条形窗口中制作第二间隔；以及

用所述第二间隔在所述衬底中制作隔离窗口以对准所述隔离窗口。

3.权利要求2的方法，还包含用绝缘材料填充所述隔离窗口，其中所述衬底中的所述隔离窗口的所述制作以及用绝缘材料对所述隔离窗口的所述填充包含制作有源区隔离区的第一部分，所述方法还包含制作有源区条形以形成所述有源区隔离区的第二部分。

4.权利要求2的方法，还包含清除所述第一间隔和部分所述第二间隔以形成所述窗口中的所述台阶，其中所述第二间隔包含所述第一导体。

5.权利要求2的方法，其中所述栅窗口比所述条形窗口更宽，且所述条形窗口比所述隔离窗口更宽。

6.权利要求1的方法，其中所述栅导体中的电压形成邻近所述台阶的所述衬底中的导电区，所述导电区电连接所述第一导体和所述第二导体。

7.权利要求1的方法，其中所述窗口制作在深沟槽电容器上，所述第一导体二等分所述深沟槽电容器平面。

8.权利要求1的方法，其中所述集成电路器件包含部分垂直晶体管，所述第一导体包含源区，而所述第二导体包含漏区。

9.一种制造集成电路器件的方法，它包括：

在衬底中制作存储器件；

在所述存储器件上方的所述衬底中光刻制作栅窗口；

在所述栅窗口中制作第一间隔；

用所述第一间隔在所述衬底中制作条形窗口以对准所述条形窗口；

在所述条形窗口中制作第二间隔；

用所述第二间隔在所述衬底中制作隔离窗口以对准所述隔离窗口；

用绝缘材料填充所述隔离窗口；

清除所述第一间隔和部分所述第二间隔以便在所述栅窗口中形成台阶，其中所述第二间隔包含至少一个电连接到所述存储器件的导电条；

在邻近所述导电条的所述衬底中形成第一扩散区；

在所述衬底和所述台阶上制作栅绝缘层；

在所述台阶上方的部分所述栅绝缘层上制作栅导体；

在邻近所述栅导体的所述衬底中形成第二扩散区；以及

在所述扩散区上制作与所述栅导体隔离的接触，

其中所述栅导体中的电压在邻近所述台阶的所述衬底中形成导电区，所述导电区电连接所述条形和所述接触。

10.权利要求9的方法，其中所述衬底中的所述隔离窗口的所述制作以及用所述绝缘材料对所述隔离窗口的所述填充包含制作有源区隔离区的第一部分，所述方法还包含制作有源区条形以形成所述有源区隔离区的第二部分。

11.权利要求9的方法，其中所述存储器件的所述制作包含制作深沟槽电容器，所述条形二等分所述深沟槽电容器平面。

12.权利要求9的方法，其中所述栅窗口比所述条形窗口更宽，且所述条形窗口比所述隔离窗口更宽。

13.权利要求9的方法，其中所述集成电路器件包含部分垂直晶体管，所述条形包含源区，而所述接触包含漏区。

14.一种集成电路芯片，它包含：

衬底；

所述衬底中的窗口，所述窗口具有至少一个台阶；

所述台阶下方所述窗口中的第一导体；

邻近所述第一导体且位于所述台阶下方的所述衬底中的第一扩散区；

所述台阶上的栅导体；

邻近所述栅导体的所述衬底上方的第二导体；以及

邻近所述第二导体的所述衬底中的第二扩散区。

15.权利要求14的集成电路芯片，其中所述窗口包括：

光刻制作的栅窗口；

用第一间隔与所述栅窗口对准的条形窗口；以及

用第二间隔与所述条形窗口对准的隔离窗口。

16.权利要求15的集成电路芯片，还包含填充所述隔离窗口的绝缘材料，其中所述绝缘材料包含有源区隔离区的第一部分，所述集成电路芯片还包含形成所述有源区隔离区第二部分的有源区条形。

17.权利要求15的集成电路芯片，其中所述第一间隔和部分所述第二间隔被清除以形成所述窗口中的所述台阶，其中所述第二间隔包含所述第一导体。

18.权利要求15的集成电路芯片，其中所述栅窗口比所述条形窗口更宽，且所述条形窗口比所述隔离窗口更宽。

19.权利要求14的集成电路芯片，其中所述栅导体中的电压形成邻近所述台阶的所述衬底中的导电区，所述导电区电连接所述第一导体和所述第二导体。

20.权利要求14的集成电路芯片，其中所述窗口制作在深沟槽电容器上，所述第一导体二等分所述深沟槽电容器的平面。

21.权利要求14的集成电路芯片，其中所述第一导体包含源区，所述第二导体包含漏区，且所述集成电路芯片包含部分垂直晶体管。

Images