CN100487886C - 形成半导体器件的位线的方法 - Google Patents

形成半导体器件的位线的方法 Download PDF

Info

Publication number
CN100487886C
CN100487886C CNB2006101285051A CN200610128505A CN100487886C CN 100487886 C CN100487886 C CN 100487886C CN B2006101285051 A CNB2006101285051 A CN B2006101285051A CN 200610128505 A CN200610128505 A CN 200610128505A CN 100487886 C CN100487886 C CN 100487886C
Authority
CN
China
Prior art keywords
bit line
metal layer
hole
interface metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101285051A
Other languages
English (en)
Other versions
CN1897249A (zh
Inventor
安正烈
李锡奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1897249A publication Critical patent/CN1897249A/zh
Application granted granted Critical
Publication of CN100487886C publication Critical patent/CN100487886C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及形成半导体器件的方法，包括：在设置在半导体衬底上的第一层间绝缘层内形成接触孔。该接触孔具有由第一层间绝缘层限定的侧壁。在接触孔内提供第一导电层。该第一导电层直接接触限定该接触孔侧壁的第一层间绝缘层。蚀刻第一导电层以在该接触孔内限定凹陷，该凹陷被直接提供在第一导电层上。在该凹陷内提供界面金属层。在该界面金属层上形成第二层间绝缘层。蚀刻该第二层间绝缘层以暴露出界面金属层。在暴露出的界面金属层上沉积第二导电层以形成位线。

Description

形成半导体器件的位线的方法
技术领域
本发明涉及一种半导体器件，并且更特别地，涉及一种形成半导体器件中的导电结构的方法。
背景技术
由于半导体器件在尺寸上缩小，因此来自相邻导电组件之间的电容器耦合的RC延迟成为了更严重的问题。这样的RC延迟涉及到位线。
在其上形成有包括栅和结区的各种结构的半导体衬底上沉积第一层间绝缘膜。蚀刻第一层间绝缘膜的区域以形成接触孔，通过其暴露出结区。用多晶硅填充接触孔以形成接触插塞。
由掺硼的磷硅酸盐玻璃(BPSG)制成的第二层间绝缘膜例如沉积在其中形成了接触插塞的第一层间绝缘膜上。蚀刻第二层间绝缘膜以形成接触孔(即，位线接触)，以暴露出接触插塞。在位线接触孔中和第二层间绝缘膜上沉积阻挡金属膜，例如，Ti/TiN膜。阻挡金属膜覆盖位线接触孔。钨膜沉积在阻挡金属膜上并填充位线接触孔，由此形成钨位线。
阻挡金属膜用来覆盖位线接触孔以用作扩散阻挡层并且还利于位线接触插塞与第二层间绝缘膜的粘合。然而，阻挡金属层倾向于比用来填充接触孔的块金属(bulk metal)(例如，钨或铝)具有更高的电阻率。
由于半导体器件小型化，因此存储单元和包括位线和位线接触孔的器件中所使用的其它元件的线宽也变小。在100纳米或更小的半导体器件中，第一层间绝缘膜下的元件(即，源、漏和栅)的图案尺寸减小。导电线的图案之间的空间也减少。这些导电线可以是位线、字线、金属线等等。因此，来自这些导电线的耦合电容的RC延迟更明显地降低了器件的操作速度。例如，在闪存器件中，邻近第一位线可能产生耦合电容的导电线可以包括下部字线、相邻的第二和第三位线、覆盖的金属线等等。字线和第一位线由第一层间绝缘膜隔离，然而其间存在第一互电容。
而且，邻近第一位线的第二和第三位线也由第二层间绝缘膜彼此电隔离，然而其间存在第二互电容。另外，第一位线和覆盖金属线也由第三层间绝缘膜彼此电隔离，然而其间存在第三互电容。
在这些耦合电容中，位线图案的厚度和相邻位线之间的距离是重要的因素。换句话说，为了减小位线间隙，如果减小位线厚度并加宽相邻位线之间的距离则是有利的。如果位线的厚度和相邻位线之间的距离减小，则位线的电阻增大。从而，为了获得最佳条件，两个因素都需要考虑。
发明内容
本发明提供用于一种半导体器件的制造方法，以减小接触插塞、通孔插塞或导电线(例如，位线)的阻抗。本发明的实施例提供形成半导体器件的位线的方法，其中将接触孔中设置的第一导电层蚀刻到预定深度；形成界面金属层，然后在该界面金属上形成位线，由此能够避免由阻挡金属层引起的位线电阻增加和电容增加。
本发明的另一实施例提供形成半导体器件的位线的方法，其中同时形成接触孔和位线，由此简化工艺，避免由金属构图引起的等离子体损伤，由此提高单元的可靠性。
按照本发明的观点，提供一种形成半导体器件的位线的方法，包括下列步骤：在其上形成有预定结构的半导体衬底上形成第一层间绝缘膜；形成接触孔；在该接触孔内形成第一导电层；将第一导电层蚀刻到预定深度；在蚀刻过的第一导电层上且部分地在该接触孔内形成界面金属层；在整个结构上形成第二层间绝缘膜；蚀刻该第二层间绝缘膜使得暴露出界面金属层；接着沉积第二导电层。
按照一个实施例，半导体器件包括：具有栅和在栅的一侧的掺杂区域的衬底；在由绝缘层限定的接触孔内提供的用来接触掺杂区域的金属插塞，该金属插塞在接触孔的侧壁接触该绝缘层；以及在接触孔内金属插塞上方提供的界面金属层。
在另一个实施例中，形成半导体器件的方法包括：在第一绝缘层形成孔以暴露在第一绝缘层下提供的导电结构，该孔具有由第一绝缘层限定的侧壁；至少在该孔被完全填充之前在该孔内提供第一导电层，该第一导电层直接接触限定该孔的侧壁的第一绝缘层；蚀刻该第一导电层以在该接触孔中限定凹陷，该凹陷被直接提供在第一导电层上；在该凹陷内提供界面金属层；在该界面金属层上形成第二绝缘层；蚀刻该第二层间绝缘层以暴露出界面金属层；并在暴露出的界面金属层上沉积第二导电层。用该孔形成接触插塞或通孔插塞。
附图说明
图1A到1E是显示依照本发明实施例形成半导体器件的位线的方法的截面图。
具体实施方式
将参考附图联系实施例详细描述本发明。
应理解，本发明不限于NAND闪存器件的制造，而是不仅可以应用到采用镶嵌工艺的DRAM和SRAM，而且可以应用到其它实现精细导电电路连线的器件制造技术。然而，在本发明中将描述NAND闪存器件作为例子。
参照图1A，半导体衬底100具有形成于其上的隔离结构(未示出)。该隔离结构由浅沟槽隔离(STI)工艺形成以限定有源区和场区。
具有形成在栅两侧的氧化膜间隙壁的栅图案102形成在半导体衬底100的有源区上。结区(源/漏区)104是由进行杂质注入形成。
第一层间绝缘膜106形成在栅和隔离结构上。接触孔形成在第一层间绝缘膜106中，其部分暴露出结区104。在该接触孔内及直接在第一层间绝缘膜106上设置第一导电层108以形成接触插塞。第一导电层108可以由钨(W)、铝(Al)和铜(Cu)中的任何一种或它们的组合形成，也可以由适合的多晶硅形成。
由于第一导电层108直接接触第一层间绝缘膜106，不在接触孔的侧壁上提供阻挡金属层(例如，TiN)。该阻挡金属膜通常具有比块金属(第一导电层108)更高的电阻率，所以如果用更多的块金属来填充接触孔则能够降低接触插塞的电阻率。
参考图1B，通过使用对第一导电层108具有高蚀刻选择性的蚀刻剂的回蚀工艺蚀刻第一导电层108。在该接触孔内形成接触插塞109，使得该接触插塞109的上部表面大约比该接触孔的上部开口低约100到5000
Figure C200610128505D0006095902QIETU
。即，进行该回蚀工艺从而定义在接触插塞109上方具有100到5000
Figure C200610128505D0006095902QIETU
的深度的凹陷111。
参考图1C，在整个结构上形成界面金属层110，使得完全填充凹陷111，接着以化学机械抛光工艺平坦化。该界面金属层110可以由钛(Ti)或氮化钛(TiN)形成。在包括界面金属层110的整个结构上形成第二层间绝缘膜112。
在接触插塞109和第二层间绝缘膜112之间提供界面金属层110以避免在后续退火步骤中第二层间绝缘膜112的“膨胀(blow-up)”或损伤。在接触孔的侧壁上不需要界面金属层110，这是因为在第二层间绝缘膜112的垂直方向上原子的不同定向。
图1B和1C的步骤是当单元漏区和NMOS的接触插塞形成时的工艺顺序。当形成单元源区和PMOS的位线接触插塞时，工艺顺序改变。即，该接触孔形成后，直到第一导电层108沉积后，才沉积界面金属层110。
参考图1D，在整个结构上形成光致抗蚀剂膜114之后，将光致抗蚀剂膜114蚀刻为预定图案。使用光致抗蚀剂膜114作为掩模蚀刻第二层间绝缘膜112，暴露出界面金属层110。从图中能够看出，第二层间绝缘膜112的蚀刻宽度做得比界面金属层110的更大，以包括不对准的误差容限。
参考图1E，除去光致抗蚀剂膜114之后，形成第二导电层116使之与界面金属层110接触。第二导电层116可以由钨(W)、铝(Al)和铜(Cu)中的任何一种或它们的组合形成。
如上所述，按照本发明的实施例，在接触孔内形成界面金属层。本发明的工艺按照现有的镶嵌工艺进行。从而，由于能够同时形成接触和位线，因此能够简化工艺。另外，由于可以避免由金属图案化伴随的干法蚀刻带来的等离子体损伤，因此能够提高单元的可靠性。
此外，按照本发明的实施例，当蚀刻埋在接触孔里的第一导电层以形成预定深度的凹陷之后，在凹陷中形成界面金属层并且在界面金属层上形成位线，由此可以保持在精细线宽的位线之间的层间绝缘膜的厚度不变。从而，可以避免由阻挡金属层导致的位线电阻值的增加和电容值的增加。
尽管已经以具体实施例对本发明进行了描述，但是应理解本发明并不限于已经揭露的实施例。例如，本发明可以用于形成通孔插塞，也可以用于形成接触插塞。各种修改和等效的配置均包含在所附权利要求的精神和范围之内。

Claims (13)

1、一种形成半导体器件的方法，包括：
在第一绝缘层中形成孔从而暴露设置在该第一绝缘层下的导电结构，该孔具有由该第一绝缘层限定的侧壁；
在该孔内设置第一导电层至少直到该孔被填满；
蚀刻该第一导电层来形成位线接触插塞，使得在该孔内、所述位线接触插塞的上部限定凹陷；
在该凹陷中提供界面金属层；
在该界面金属层上形成第二层间绝缘层；
蚀刻该第二层间绝缘层从而暴露出该界面金属层，其中第二层间绝缘层的蚀刻宽度做得比界面金属层的更大；以及
在该暴露出的界面金属层上形成位线。
2、如权利要求1所述的方法，其中该导电结构是在半导体衬底上限定的掺杂区域。
3、如权利要求1所述的方法，其中该导电结构是导电层。
4、如权利要求1所述的方法，其中该位线接触插塞形成为用于NMOS或单元漏区。
5、如权利要求1所述的方法，其中该第一导电层包括金属单质。
6、如权利要求2所述的方法，其中该凹陷具有100
Figure C200610128505C0002103105QIETU
到5000
Figure C200610128505C0002103108QIETU
的深度，设置在该孔内的位线接触插塞是接触该半导体衬底的掺杂区域的接触插塞。
7、如权利要求1所述的方法，其中该界面金属层由钛或氮化钛形成。
8、如权利要求1所述的方法，还包括在该孔内设置该位线接触插塞之后进行化学机械抛光工艺的步骤。
9、如权利要求1所述的方法，其中该位线选自钨、铝、或钨和铝。
10、一种半导体器件，包括：
具有栅和在该栅的一侧的掺杂区域的衬底；
金属插塞，设置在由绝缘层限定的接触孔中从而接触该掺杂区域，该金属插塞接触在该接触孔的侧壁处的绝缘层；
界面金属层，设置在该接触孔内和该金属插塞上；以及
位线，具有比界面金属层的宽度更大的宽度。
11、如权利要求10所述的半导体器件，其中该界面金属层由钛或氮化钛形成。
12、如权利要求10所述的半导体器件，其中该位线选自钨、铝、或钨和铝。
13、如权利要求10所述的半导体器件，其中该掺杂区域形成为用于NMOS或单元漏区。
CNB2006101285051A 2005-07-07 2006-07-07 形成半导体器件的位线的方法 Expired - Fee Related CN100487886C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050061373A KR100784074B1 (ko) 2005-07-07 2005-07-07 반도체 소자의 비트 라인 형성 방법
KR61373/05 2005-07-07

Publications (2)

Publication Number Publication Date
CN1897249A CN1897249A (zh) 2007-01-17
CN100487886C true CN100487886C (zh) 2009-05-13

Family

ID=37609708

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101285051A Expired - Fee Related CN100487886C (zh) 2005-07-07 2006-07-07 形成半导体器件的位线的方法

Country Status (4)

Country Link
US (1) US20070010089A1 (zh)
JP (1) JP2007019501A (zh)
KR (1) KR100784074B1 (zh)
CN (1) CN100487886C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158794B (zh) * 2015-04-07 2019-01-15 华邦电子股份有限公司 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US6043529A (en) * 1996-09-30 2000-03-28 Siemens Aktiengesellschaft Semiconductor configuration with a protected barrier for a stacked cell
JP3869089B2 (ja) * 1996-11-14 2007-01-17 株式会社日立製作所 半導体集積回路装置の製造方法
KR19990080654A (ko) * 1998-04-20 1999-11-15 윤종용 오버랩을 확보할 수 있는 도전막 식각방법
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
KR20000056158A (ko) * 1999-02-13 2000-09-15 윤종용 반도체 메모리 장치 및 그 장치의 제조 방법
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
KR100309799B1 (ko) * 1999-11-15 2001-11-02 윤종용 반도체 소자의 제조방법
KR100346455B1 (ko) * 1999-12-30 2002-07-27 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP2001250792A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003007850A (ja) * 2001-06-18 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
US20040121583A1 (en) * 2002-12-19 2004-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming capping barrier layer over copper feature
CN1241250C (zh) * 2002-12-27 2006-02-08 中芯国际集成电路制造(上海)有限公司 多孔电介质中镶嵌铜结构的制造方法
KR100626378B1 (ko) * 2004-06-25 2006-09-20 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법

Also Published As

Publication number Publication date
KR20070006231A (ko) 2007-01-11
JP2007019501A (ja) 2007-01-25
CN1897249A (zh) 2007-01-17
US20070010089A1 (en) 2007-01-11
KR100784074B1 (ko) 2007-12-10

Similar Documents

Publication Publication Date Title
CN100559579C (zh) 具有自对准接触的半导体器件及其制造方法
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US9263452B2 (en) Reservoir capacitor of semiconductor device
CN110299360B (zh) 半导体结构及其制作方法
KR20040051069A (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US6960808B2 (en) Semiconductor device having a lower parasitic capacitance
KR20000028563A (ko) 반도체장치및그제조방법
KR20010020893A (ko) 반도체 장치 및 그 제조 방법
KR100276390B1 (ko) 반도체 메모리 장치 및 그의 제조 방법
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US7382054B2 (en) Method for forming self-aligned contacts and local interconnects simultaneously
JP2004526325A (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
CN111508963B (zh) 一种外围电路、三维存储器及其制备方法
KR100273987B1 (ko) 디램 장치 및 제조 방법
CN1217401C (zh) 嵌入式存储器的接触插塞的制作方法
KR20040074355A (ko) 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
KR20020094977A (ko) 반도체 소자의 셀 플러그 형성방법
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
CN117423656A (zh) 一种半导体器件及其制造方法、电子设备
CN108269804B (zh) 半导体存储装置的制作方法
CN100487886C (zh) 形成半导体器件的位线的方法
CN1469434A (zh) 接触孔的形成方法
CN102122651B (zh) 半导体器件及其制造方法
KR20080017633A (ko) 반도체 소자 제조방법
US6776622B2 (en) Conductive contact structure and process for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20130707