CN105206527A - 一种vdmos器件及其制作方法 - Google Patents
一种vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105206527A CN105206527A CN201410247129.2A CN201410247129A CN105206527A CN 105206527 A CN105206527 A CN 105206527A CN 201410247129 A CN201410247129 A CN 201410247129A CN 105206527 A CN105206527 A CN 105206527A
- Authority
- CN
- China
- Prior art keywords
- ion
- tagma
- vdmos device
- epitaxial loayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种VDMOS器件及其制作方法，所述制作方法包括：刻蚀多晶硅层，形成所述VDMOS器件的元胞区，其中，所述多晶硅层形成在栅氧化层上，所述栅氧化层形成在外延层上；注入第一离子，在所述元胞区的外延层形成体区；通入氧气，在所述体区的表面上生长第一氧化层；注入第二离子，在所述元胞区的外延层的第一预定区域形成源区；注入第一离子，在所述体区对应的外延层形成深体区。本发明提供的VDMOS器件及其制作方法，通过在所述体区的表面上生长第一氧化层，修复了多晶硅刻蚀时对栅极氧化层的损伤，保证了栅氧化层的抗击穿能力。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种VDMOS器件及其制作方法。
背景技术
在现有的对平面型垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件的P+区域的制作工艺中，在源区制作完成以后，在多晶硅的上面淀积一层氧化层或者氮化硅层，作为多晶硅侧壁上的隔离侧墙，利用侧墙进行P+区域的注入形成深体区，现有的VDMOS器件的制作工艺示意如图1-图7所示。
现有技术的不足之处在于：在对VDMOS器件的多晶硅层进行刻蚀时，可能会刻蚀掉一部分的栅氧化层，容易对栅氧化层产生离子损伤，进而影响栅氧化层的抗击穿能力。
发明内容
为克服上述缺陷，本发明提供一种VDMOS器件及其制作方法。
第一方面，本发明实施例提供一种VDMOS器件的制作方法，所述方法包括：
刻蚀多晶硅层，形成所述VDMOS器件的元胞区，其中，所述多晶硅层形成在栅氧化层上，所述栅氧化层形成在外延层上；
注入第一离子，在所述元胞区的外延层形成体区；
通入氧气，在所述体区的表面上生长第一氧化层；
注入第二离子，在所述元胞区的外延层的第一预定区域形成源区；
注入第一离子，在所述体区对应的外延层形成深体区。
优选地，在所述通入氧气，在所述体区的表面上生长第一氧化层步骤中，所述方法还包括：
在所述多晶硅层侧壁表面生长作为隔离侧墙的第二氧化层。
优选地，在所述注入第一离子，在所述体区对应的外延层形成深体区的步骤中：
注入第一离子，利用所述多晶硅层侧壁表面的所述第二氧化层对第一离子进行阻挡，在所述体区的外延层的第二预定区域形成深体区。
优选地，在所述方法中，所述通入氧气，在所述体区的表面上生长第一氧化层的步骤与所述注入第一离子，在所述元胞区的外延层形成体区步骤同时执行。
优选地，所述方法还包括：在所述第一氧化层上生长介质层，刻蚀形成各接触孔后制作金属层，形成所述VDMOS器件。
优选地，所述第一离子为N型离子、所述第二离子为P型离子，或者所述第一离子为P型离子、所述第二离子为N型离子。
优选地，所述外延层为N型外延层、所述第一离子为硼离子、所述第二离子为磷离子、所述体区为P-体区、所述深体区为P+区；或者，所述外延层为P型外延层、所述第一离子为磷离子、所述第二离子为硼离子、所述体区为N-体区、所述深体区为N+区。
第二方面本发明实施例提供一种VDMOS器件，采用上述VDMOS器件的制作方法制作。
本发明实施例提供的VDMOS器件及其制作方法，通过在所述体区的表面上生长第一氧化层，修复了多晶硅刻蚀时对栅极氧化层的损伤，保证了栅氧化层的抗击穿能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有的VDMOS器件的P+区域的制作工艺示意图1。
图2表示现有的VDMOS器件的P+区域的制作工艺示意图2。
图3表示现有的VDMOS器件的P+区域的制作工艺示意图3。
图4表示现有的VDMOS器件的P+区域的制作工艺示意图4。
图5表示现有的VDMOS器件的P+区域的制作工艺示意图5。
图6表示现有的VDMOS器件的P+区域的制作工艺示意图6。
图7表示现有的VDMOS器件的P+区域的制作工艺示意图7。
图8表示VDMOS器件的制作方法的实施例流程图。
图9表示VDMOS器件的制作方法的又一实施例流程图。
图10表示VDMOS器件的制作方法的又一实施例的制作工艺示意图1。
图11表示VDMOS器件的制作方法的又一实施例的制作工艺示意图2。
图12表示VDMOS器件的制作方法的又一实施例的制作工艺示意图3。
图13表示VDMOS器件的制作方法的又一实施例的制作工艺示意图4。
图14表示VDMOS器件的制作方法的又一实施例的制作工艺示意图5。
图15表示VDMOS器件的制作方法的又一实施例的制作工艺示意图6。
图16表示VDMOS器件的制作方法的又一实施例的制作工艺示意图7。
图17表示VDMOS器件的制作方法的又一实施例的制作工艺示意图8。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
VDMOS器件的制作方法的实施例流程图如图8所示，所述方法包括：
步骤100.刻蚀多晶硅层，形成所述VDMOS器件的元胞区，其中，所述多晶硅层形成在栅氧化层上，所述栅氧化层形成在外延层上；
步骤101.注入第一离子，在所述元胞区的外延层形成体区；
步骤102.通入氧气，在所述体区的表面上生长第一氧化层；
步骤103.注入第二离子，在所述元胞区的外延层的第一预定区域形成源区；
步骤104.注入第一离子，在所述体区对应的外延层形成深体区。
通过上述操作，修复了多晶硅刻蚀时对栅极氧化层的损伤，保证了栅氧化层的抗击穿能力。
在现有的VDMOS器件制作流程中，在VDMOS器件的源区制作完成以后，需要单独的步骤进行作为隔离侧墙的氮化硅层的淀积，在对氮化硅层的淀积完成后，才能在元胞区的外延层形成深体区，造成VDMOS器件的制作流程过于复杂，增加了VDMOS器件的制作成本。
在本实施例中，具体地，在所述通入氧气，在所述体区的表面上生长第一氧化层步骤中，所述方法还包括：
在所述多晶硅层侧壁表面生长作为隔离侧墙的第二氧化层。
进一步地，在所述注入第一离子，在所述体区对应的外延层形成深体区的步骤中：
注入第一离子，利用所述多晶硅层侧壁表面的所述第二氧化层对第一离子进行阻挡，在所述体区的外延层的第二预定区域形成深体区。
通过上述的操作，无需对作为隔离侧墙的氮化硅层进行淀积，利用之前在所述多晶硅层侧壁表面的第二氧化层对第一离子进行阻挡，在VDMOS器件的源区制作完成以后直接在元胞区的外延层形成深体区，简化了VDMOS器件的制作流程，降低了VDMOS器件的制作成本。
可选地，在本实施例所述的方法中，所述通入氧气，在所述体区的表面上生长第一氧化层的步骤与所述注入第一离子，在所述元胞区的外延层形成体区步骤同时执行。
通过上述的操作，进一步简化了VDMOS器件的制作流程，降低了VDMOS器件的制作成本。
进一步地，所述方法还包括：在所述第一氧化层上生长介质层，刻蚀形成各接触孔后制作金属层，形成所述VDMOS器件。
具体地，所述第一离子为N型离子、所述第二离子为P型离子，或者所述第一离子为P型离子、所述第二离子为N型离子。
具体地，所述外延层为N型外延层、所述第一离子为硼离子、所述第二离子为磷离子、所述体区为P-体区、所述深体区为P+区；或者，所述外延层为P型外延层、所述第一离子为磷离子、所述第二离子为硼离子、所述体区为N-体区、所述深体区为N+区。
VDMOS器件的制作方法的又一实施例流程图如图9所示，所述方法对平面VDMOS的制造工艺流程进行优化，在进行P-型体区驱入的同时，对多晶硅进行氧化，在多晶硅表面和侧壁生成氧化层，侧壁的氧化层刚好作为侧墙，可以在后续进行P+注入时使用，从而简化了工艺流程。并且多晶硅侧壁的氧化，还可以进一步减少因为多晶刻蚀而对多晶硅侧壁底部造成的损伤。
所述方法的制作工艺如图10-17所示，所述方法包括：
步骤1：栅氧化层以及多晶硅层的生长。以及多晶硅层的光刻与刻蚀；
步骤2：进行P型离子的注入；
步骤3：进行P体区的驱入；
步骤4：进行N+区的光刻以及离子注入；
步骤5：进行N+源区的驱入；
步骤6：进行P+区的注入；
步骤7：介质层的生长以及光刻、刻蚀；
步骤8：制作正面金属层(铝/硅/铜合金)，并光刻、刻蚀。
具体地，在步骤1中，栅氧化层生长温度约900～1100℃，厚度约为0.05～0.20um
多晶硅层生长温度约500～700℃，厚度约为0.3～0.8um。
多晶硅刻蚀的时候，同时要刻蚀掉一部分的栅极氧化层；
最后剩余的氧化层厚度约为0.02um。
步骤1中的多晶硅刻蚀，容易对多晶硅边缘底部的栅极氧化层产生离子损伤。进而影响栅极氧化层的抗击穿能力。
具体地，在步骤2中，离子为硼离子；注入的剂量为1.0E13～1.0E15个/cm。能量为100KEV～150KEV。
具体地，在步骤3中，驱入温度约为1100～1200℃.时间约为50～200min。
驱入同时，炉管中要通入氧气，要在P-体区表面再生长出约0.1um厚度的氧化层。由于多晶硅也会被氧化，并且被氧化的速率约是P-体区的两倍，所以多晶硅表面会生长出约0.2um厚度的氧化层。
由于步骤3是通过热氧化，在P-体区表面又生长了一部分氧化层，这就修复了多晶硅刻蚀时对栅极氧化层的损伤。
具体地，在步骤4中，离子为磷离子，注入的剂量为1.0E15～1.0E16个/cm。能量为100KEV～150KEV。
具体地，在步骤5中，驱入温度约为1100～1200℃，时间约为40～60min。
具体地，在步骤6中，注入离子为硼离子，注入的剂量为1.0E15～1.0E16个/cm。能量100KEV～150KEV。此步注入，利用的是在P-体区驱入时在多晶硅侧壁生长的氧化层阻挡。而传统方式，是在此步注入前专门有一个单独工序来生长氮化股或者氧化层。所以相对于传统方式，本步骤简化了流程。
具体地，在步骤7中，介质层结构为“不掺杂的二氧化硅0.2um+磷硅玻璃0.8um”。
基于上述描述，本实施例提供的VDMOS器件的制作方法，通过在所述体区的表面上生长第一氧化层，修复了多晶硅刻蚀时对栅极氧化层的损伤，保证了栅氧化层的抗击穿能力。
本发明实施例还提供一种VDMOS器件，采用上述实施例的VDMOS器件的制作方法制作。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种VDMOS器件的制作方法，其特征在于，所述方法包括：
刻蚀多晶硅层，形成所述VDMOS器件的元胞区，其中，所述多晶硅层形成在栅氧化层上，所述栅氧化层形成在外延层上；
注入第一离子，在所述元胞区的外延层形成体区；
通入氧气，在所述体区的表面上生长第一氧化层；
注入第二离子，在所述元胞区的外延层的第一预定区域形成源区；
注入第一离子，在所述体区对应的外延层形成深体区。
2.根据权利要求1所述的VDMOS器件的制作方法，在所述通入氧气，在所述体区的表面上生长第一氧化层步骤中，所述方法还包括：
在所述多晶硅层侧壁表面生长作为隔离侧墙的第二氧化层。
3.根据权利要求2所述的VDMOS器件的制作方法，其特征在于，在所述注入第一离子，在所述体区对应的外延层形成深体区的步骤中：
注入第一离子，利用所述多晶硅层侧壁表面的所述第二氧化层对第一离子进行阻挡，在所述体区的外延层的第二预定区域形成深体区。
4.根据权利要求2所述的VDMOS器件的制作方法，其特征在于，在所述方法中，所述通入氧气，在所述体区的表面上生长第一氧化层的步骤与所述注入第一离子，在所述元胞区的外延层形成体区步骤同时执行。
5.如权利要求1任一项所述的VDMOS器件的制作方法，所述方法还包括：在所述第一氧化层上生长介质层，刻蚀形成各接触孔后制作金属层，形成所述VDMOS器件。
6.根据权利要求1-3任一项所述的VDMOS器件的制作方法，其特征在于，所述第一离子为N型离子、所述第二离子为P型离子，或者所述第一离子为P型离子、所述第二离子为N型离子。
7.如权利要求1-3任一项所述的VDMOS器件的制作方法，其特征在于，所述外延层为N型外延层、所述第一离子为硼离子、所述第二离子为磷离子、所述体区为P-体区、所述深体区为P+区；或者，所述外延层为P型外延层、所述第一离子为磷离子、所述第二离子为硼离子、所述体区为N-体区、所述深体区为N+区。
8.一种VDMOS器件，其特征在于，采用如权利要求1-7任一项所述的VDMOS器件的制作方法制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410247129.2A CN105206527A (zh) | 2014-06-05 | 2014-06-05 | 一种vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410247129.2A CN105206527A (zh) | 2014-06-05 | 2014-06-05 | 一种vdmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105206527A true CN105206527A (zh) | 2015-12-30 |
Family
ID=54954122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410247129.2A Pending CN105206527A (zh) | 2014-06-05 | 2014-06-05 | 一种vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206527A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731604A (en) * | 1994-09-01 | 1998-03-24 | International Rectifier Corporation | Semiconductor device MOS gated |
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
-
2014
- 2014-06-05 CN CN201410247129.2A patent/CN105206527A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731604A (en) * | 1994-09-01 | 1998-03-24 | International Rectifier Corporation | Semiconductor device MOS gated |
| CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105244374B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN100561691C (zh) | 低导通电阻功率vdmos晶体管的制造方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN102412162A (zh) | 提高nldmos击穿电压的方法 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| CN104900526A (zh) | Vdmos的制造方法和vdmos | |
| CN105206527A (zh) | 一种vdmos器件及其制作方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104779164A (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN205621741U (zh) | SiC MOSFET器件单元 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN108054099A (zh) | 半导体功率器件的制作方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN106298920A (zh) | 无接触孔的场效应管的制造方法和无接触孔的场效应管 | |
| CN102142375B (zh) | 一种平面型场控功率器件的制造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN106158961B (zh) | 平面型vdmos器件制作方法 | |
| CN105336785B (zh) | 一种耗尽型vdmos器件及其制作方法 | |
| CN104299907A (zh) | Vdmos器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151230 |