CN106158653A - 平面型vdmos的制作方法 - Google Patents
平面型vdmos的制作方法 Download PDFInfo
- Publication number
- CN106158653A CN106158653A CN201510189074.9A CN201510189074A CN106158653A CN 106158653 A CN106158653 A CN 106158653A CN 201510189074 A CN201510189074 A CN 201510189074A CN 106158653 A CN106158653 A CN 106158653A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- ring region
- thin oxide
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种平面型VDMOS的制作方法，该方法包括：在外延层的表面上生长一层薄氧化层；通过光刻和刻蚀工艺定义环区，刻蚀的深度小于所述薄氧化层的厚度，并在环区表面的薄氧化层下方做离子注入；环区离子驱入，形成位于环区下方的外延层表面内的第一区域，并在薄氧化层的表面上继续生长氧化层，形成厚氧化层；定义有源区，并将所述有源区内的厚氧化层刻蚀掉；在有源区的表面上生长栅氧化层，并在栅氧化层上形成多晶硅栅极；通过自对准注入和驱入形成体区，定义源区，并完成离子注入和驱入，体区包围源区，体区和源区的部分区域延伸至多晶硅栅极的下方，体区深度小于第一区域的深度。仅需两次长时间高温热处理过程，降低了成本，缩短了制作周期。
Description
技术领域
本发明涉及半导体芯片制造领域，尤其涉及一种平面型VDMOS的制作方法。
背景技术
纵向双扩散场效应晶体管(VDMOS)是目前最常用的功率晶体管之一，其作为一种电压控制型器件，通过栅极电压信号控制沟道形成，从而控制源极和漏极电流导通。VDMOS兼具双极晶体管和普通MOS器件的优点，广泛应用于开关电源领域。
传统的平面型VDMOS制作方法如下所示：
步骤一、在外延层上初始氧化一层厚氧化层，厚氧化层的厚度一般大于10000埃，氧化温度在1050～1200度之间，氧化时间在250～400分钟之间；
步骤二、用光刻和刻蚀工艺定义环区，然后做环区离子注入；
步骤三、环区离子驱入，驱入温度在1000～1200度之间，时间在200～400分钟之间；
步骤四、用光刻工艺定义有源区；
步骤五、通过刻蚀工艺，把有源区的氧化层刻蚀掉，然后去除光阻；
步骤六、生长栅氧化层，形成多晶硅栅极，定义体区，然后体区驱入；
步骤七、定义源极，并做源离子注入；
步骤八、后段工艺，包括淀积金属层和背面金属层工艺，最终形成器件。
但是这种制作方法需要分别在步骤一、步骤三、步骤六进行长时间的高温热过程处理，时间成本和工艺成本比较高。
发明内容
本发明提供一种平面型VDMOS的制作方法，用以解决现有技术中制作成本较高、制作周期较长的问题。
本发明提供的平面型VDMOS制作方法，包括：
提供衬底，在外延层的表面上生长一层薄氧化层；
通过光刻和刻蚀工艺定义环区，刻蚀的深度小于所述薄氧化层的厚度，并在所述环区表面的薄氧化层下方做离子注入；
高温完成所述环区的离子驱入，形成位于所述环区下方的所述外延层表面内的第一区域且所述第一区域延伸至未被刻蚀的所述薄氧化层的下方，并在所述薄氧化层的表面上继续生长氧化层，形成厚氧化层，所述环区与非环区之间形成台阶状结构；
通过光刻工艺定义有源区，并将所述有源区内的所述厚氧化层刻蚀掉，以露出所述外延层的表面；
在所述有源区的表面上生长栅氧化层，并在所述栅氧化层上形成多晶硅栅极；
在所述多晶硅栅极的阻挡下，通过自对准注入和驱入形成所述平面型VDMOS器件的体区，通过光刻工艺定义源区，并完成所述源区的离子注入和驱入，所述体区和所述源区的部分区域延伸至所述多晶硅栅极的下方，所述体区的深度小于所述第一区域的深度。
本发明提供的平面型VDMOS制作方法，通过在外延层的表面上生长一层薄氧化层，并对所述薄氧化层进行刻蚀，定义环区，刻蚀的深度小于所述薄氧化层的厚度，再在所述环区表面的薄氧化层下方做离子注入，并通过高温完成所述环区的离子驱入和厚氧化层的生成，即将传统工艺初始厚氧化层的生成放在环区离子注入之后，减少了一次高温长时间的热处理过程，优化了传统工艺，降低了制作成本、缩短了制作周期。
附图说明
图1为本发明实施例一提供的平面型VDMOS制作方法的流程示意图；
图2为执行步骤101之后所述平面型VDMOS的结构示意图；
图3为执行步骤103之后所述平面型VDMOS的结构示意图；
图4为执行步骤104之后所述平面型VDMOS的结构示意图；
图5为执行步骤105之后所述平面型VDMOS的结构示意图；
图6为执行步骤106之后所述平面型VDMOS的结构示意图；
图7为本发明实施例二提供的平面型VDMOS制作方法的流程示意图；
图8为完成制作之后所述平面型VDMOS的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的平面型VDMOS制作方法的流程示意图，如图1所示，本实施例提供的平面型VDMOS制作方法包括如下步骤：
步骤101、提供衬底，在外延层的表面上生长一层薄氧化层；
具体的，图2为执行步骤101之后所述平面型VDMOS的结构示意图，如图2所示，优选的，本实施例提供的衬底包括N型衬底1和N型外延层2。在温度为900～1100度的条件下对衬底进行30～60分钟的热氧化处理，生成厚度为1000～2000埃的薄氧化层3。
步骤102、通过光刻和刻蚀工艺定义环区，刻蚀的深度小于所述薄氧化层的厚度，并在所述环区表面的薄氧化层下方做离子注入；
具体的，在光刻胶的阻挡下定义环区的位置，并通过刻蚀工艺对所述环区表面的薄氧化层进行刻蚀，保留200～800埃的所述薄氧化层厚度，完成刻蚀后去除光刻胶。
对所述环区表面的薄氧化层下方进行离子注入，优选的，用于环区离子注入的离子为硼离子，所述硼离子的注入剂量为1×1012～5×1015 ions/cm2，能量为50～100Kev。具体的离子注入量和注入能量视具体的制作需求而定，在这里不做具体限定。
步骤103、高温完成所述环区的离子驱入，形成位于所述环区下方的所述外延层表面内的第一区域，并在所述薄氧化层的表面上继续生长氧化层，形成厚氧化层；
具体的，图3为执行步骤103之后所述平面型VDMOS的结构示意图，如图3所示，在持续时间为250～600分钟，温度为1050～1200度的高温条件下，完成环区注入离子的驱入，形成第一区域5，所述第一区域5延伸至未被刻蚀的所述薄氧化层3的下方，并在器件表面的薄氧化层3上继续生长氧化层，最终形成厚度大于10000埃的厚氧化层4。
在驱入前，环区的薄氧化层厚度在200～800A之间，非环区的薄氧化层厚度在1000～2000A之间，在离子驱入后，环区消耗更多的硅，环区与非环区之间形成台阶状结构，所述台阶状结构便于后续光刻层次的对准。
步骤104、通过光刻工艺定义有源区，并将所述有源区内的所述厚氧化层刻蚀掉，以露出所述外延层的表面；
具体的，图4为执行步骤104之后所述平面型VDMOS的结构示意图，如图4所示，利用光刻胶遮盖有源区以外的厚氧化层4的表面区域，在光刻胶的阻挡下对有源区内所述厚氧化层4进行刻蚀，直至露出N型外延层2的表面为止，去除光刻胶。
步骤105、在所述有源区的表面上生长栅氧化层，并在所述栅氧化层上形成多晶硅栅极；
具体的，图5为执行步骤105之后所述平面型VDMOS的结构示意图，如图5所示，在所述有源区的表面上氧化一层栅氧化层6，并在所述栅氧化层的表面上通过淀积的方法形成多晶硅层，并在光刻胶的掩盖下对所述多晶硅层进行刻蚀，最终形成多晶硅栅极7，此处需要说明的是：此处刻蚀不对栅氧化层6进行刻蚀，完成刻蚀后去除光刻胶。
步骤106、在所述多晶硅栅极的阻挡下，通过自对准注入和驱入形成所述平面型VDMOS器件的体区，通过光刻工艺定义源区，并完成所述源区的离子注入和驱入；
具体的，图6为执行步骤106之后所述平面型VDMOS的结构示意图，如图6所示，体区8包围源区9，所述体区8和所述源区9的部分区域延伸至所述多晶硅栅极7的下方，所述体区8的深度小于所述第一区域5的深度。
本实施例提供的平面型VDMOS制作方法，通过在外延层的表面上生长一层薄氧化层，并对所述薄氧化层进行刻蚀，定义环区，刻蚀的深度小于所述薄氧化层的厚度，再在所述环区表面的薄氧化层下方做离子注入，并通过高温完成所述环区的离子驱入和厚氧化层的生成，即将传统工艺初始厚氧化层的生成放在环区离子注入之后，减少了一次高温长时间的热处理过程，优化了传统工艺，降低了制作成本、缩短了制作周期。
实施例二
图7为本发明实施例二提供的平面型VDMOS制作方法的流程示意图，如图7所示，本实施例提供的平面型VDMOS制作方法包括：
步骤201、提供衬底，在外延层的表面上生长一层薄氧化层；
步骤202、通过光刻和刻蚀工艺定义环区，刻蚀的深度小于所述薄氧化层的厚度，并在所述环区表面的薄氧化层下方做离子注入；
步骤203、高温完成所述环区的离子驱入，形成位于所述环区下方的所述外延层表面内的第一区域，并在所述薄氧化层的表面上继续生长氧化层，形成厚氧化层；
步骤204、通过光刻工艺定义有源区，并将所述有源区内的所述厚氧化层刻蚀掉，以露出所述外延层的表面；
步骤205、在所述有源区的表面上生长栅氧化层，并在所述栅氧化层上形成多晶硅栅极；
步骤206、在所述多晶硅栅极的阻挡下，通过自对准注入和驱入形成所述平面型VDMOS器件的体区，通过光刻工艺定义源区，并完成所述源区的离子注入和驱入；
上述步骤201-206的具体实施方法和实施效果与上述实施例一类似，在这里不再赘述。
步骤207、淀积介质层，直至所述介质层覆盖所述平面型VDMOS器件的表面结构；
具体的，图8为完成制作之后所述平面型VDMOS的结构示意图，如图8所示，在整个器件的表面上淀积介质层10，直至所述介质层10覆盖器件表面上的所有结构为止，其中，所述介质层10可以为氧化物。
步骤208、通过刻蚀工艺对所述介质层进行沟槽刻蚀，形成沟槽；
具体的，生成介质层10后，优选通过湿法腐蚀的方法对所述介质层10进行沟槽刻蚀，直至将所述沟槽底部的栅氧化层6刻蚀掉，露出体区8和源区9的表面为止。
步骤209、根据预设的工艺，淀积金属层和背面金属层。
在此步骤中，如图8所示的金属层11和背面金属层12的制作工艺与现有技术相同，在这里不再赘述。
本实施例提供的平面型VDMOS制作方法，通过在外延层的表面上生长一层薄氧化层，并对所述薄氧化层进行刻蚀，定义环区，刻蚀的深度小于所述薄氧化层的厚度，再在所述环区表面的薄氧化层下方做离子注入，并通过高温完成所述环区的离子驱入和厚氧化层的生成，即将传统工艺初始厚氧化层的生成放在环区离子注入之后，减少了一次高温长时间的热处理过程，优化了传统工艺，降低了制作成本、缩短了制作周期。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种平面型VDMOS的制作方法，其特征在于，包括：
提供衬底，在外延层的表面上生长一层薄氧化层；
通过光刻和刻蚀工艺定义环区，刻蚀的深度小于所述薄氧化层的厚度，并在所述环区表面的薄氧化层下方做离子注入；
高温完成所述环区的离子驱入，形成位于所述环区下方的所述外延层表面内的第一区域且所述第一区域延伸至未被刻蚀的所述薄氧化层的下方，并在所述薄氧化层的表面上继续生长氧化层，形成厚氧化层，所述环区与非环区之间形成台阶状结构；
通过光刻工艺定义有源区，并将所述有源区内的所述厚氧化层刻蚀掉，以露出所述外延层的表面；
在所述有源区的表面上生长栅氧化层，并在所述栅氧化层上形成多晶硅栅极；
在所述多晶硅栅极的阻挡下，通过自对准注入和驱入形成所述平面型VDMOS器件的体区，通过光刻工艺定义源区，并完成所述源区的离子注入和驱入，所述体区包围所述源区，所述体区和所述源区的部分区域延伸至所述多晶硅栅极的下方，所述体区的深度小于所述第一区域的深度。
2.根据权利要求1所述的平面型VDMOS的制作方法，其特征在于，所述提供衬底，在外延层的表面上生长一层薄氧化层，包括：
在生长时间为30～60分钟，生长温度为900～1100度的条件下，生长厚度为1000～2000埃的薄氧化层。
3.根据权利要求1所述的平面型VDMOS的制作方法，其特征在于，所述通过光刻和刻蚀工艺定义环区，并在所述环区表面的薄氧化层下方做离子注入，包括：
在光刻胶的阻挡下定义所述环区的位置，并通过刻蚀工艺对所述环区表面的薄氧化层进行刻蚀，保留厚度为200～800埃的所述薄氧化层；
在所述环区表面的薄氧化层下方做硼离子注入，所述硼离子注入的剂量为1×1012～5×1015ions/cm2，能量为50～100Kev。
4.根据权利要求1或3所述的平面型VDMOS的制作方法，其特征在于，所述高温完成所述环区的离子驱入，并在所述薄氧化层的表面上继续生长氧化层，形成厚氧化层，包括：
在持续时间为250～600分钟，温度为1050～1200度的高温条件下，在所述薄氧化层的表面上继续生长氧化层，最终形成厚度大于10000埃的厚氧化层，并完成驱入形成所述第一区域。
5.根据权利要求1所述的平面型VDMOS的制作方法，其特征在于，所述在所述有源区的表面上生长栅氧化层，并在所述栅氧化层上形成多晶硅栅极包括：
在所述有源区的硅表面上氧化一层栅氧化层；
在所述栅氧化层的表面上通过淀积的方式形成多晶硅层；
通过光刻工艺对所述多晶硅层进行刻蚀，形成所述多晶硅栅极。
6.根据权利要求1所述的平面型VDMOS的制作方法，其特征在于，所述在所述多晶硅栅极的阻挡下，通过自对准注入和驱入形成所述平面型VDMOS器件的体区，通过光刻工艺定义源区，并完成所述源区的离子注入和驱入之后，还包括：
淀积介质层，所述介质层覆盖所述平面型VDMOS器件的表面结构；
通过刻蚀工艺对所述介质层进行沟槽刻蚀，形成沟槽。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据预设的工艺，淀积金属层和背面金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510189074.9A CN106158653B (zh) | 2015-04-20 | 2015-04-20 | 平面型vdmos的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510189074.9A CN106158653B (zh) | 2015-04-20 | 2015-04-20 | 平面型vdmos的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158653A true CN106158653A (zh) | 2016-11-23 |
| CN106158653B CN106158653B (zh) | 2019-02-12 |
Family
ID=58057731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510189074.9A Active CN106158653B (zh) | 2015-04-20 | 2015-04-20 | 平面型vdmos的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158653B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
| CN109244120A (zh) * | 2018-09-26 | 2019-01-18 | 盛世瑶兰（深圳）科技有限公司 | 功率器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136760A1 (en) * | 2007-03-13 | 2010-06-03 | Oki Semiconductor Co., Ltd. | Silicon Carbide Semiconductor Device and Manufacturing Method Thereof |
| CN103745930A (zh) * | 2013-12-24 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种节省中低电压的vdmosfet芯片面积的方法 |
| CN104299908A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | Vdmos及其制造方法 |
-
2015
- 2015-04-20 CN CN201510189074.9A patent/CN106158653B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136760A1 (en) * | 2007-03-13 | 2010-06-03 | Oki Semiconductor Co., Ltd. | Silicon Carbide Semiconductor Device and Manufacturing Method Thereof |
| CN104299908A (zh) * | 2013-07-19 | 2015-01-21 | 北大方正集团有限公司 | Vdmos及其制造方法 |
| CN103745930A (zh) * | 2013-12-24 | 2014-04-23 | 北京时代民芯科技有限公司 | 一种节省中低电压的vdmosfet芯片面积的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
| CN109244120A (zh) * | 2018-09-26 | 2019-01-18 | 盛世瑶兰（深圳）科技有限公司 | 功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158653B (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| KR100218260B1 (ko) | 트랜치 게이트형 모스트랜지스터의 제조방법 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN104425614A (zh) | Mos型半导体装置的制造方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN109830538A (zh) | Ldmos器件及其制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN109585284A (zh) | 半导体器件及其形成方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN107887447A (zh) | 一种mos型器件及其制造方法 | |
| CN103996622B (zh) | 一种制作vdmos的方法 | |
| CN106876337A (zh) | Nldmos集成器件及其制备方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN106981421A (zh) | 三极管基区的制作方法 | |
| CN106098686B (zh) | 一种超势垒整流器及其制备方法 | |
| CN106158961B (zh) | 平面型vdmos器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220721 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |