CN1248298C - 制造半导体整流器件的方法及所得器件 - Google Patents

制造半导体整流器件的方法及所得器件 Download PDF

Info

Publication number
CN1248298C
CN1248298C CNB01143693XA CN01143693A CN1248298C CN 1248298 C CN1248298 C CN 1248298C CN B01143693X A CNB01143693X A CN B01143693XA CN 01143693 A CN01143693 A CN 01143693A CN 1248298 C CN1248298 C CN 1248298C
Authority
CN
China
Prior art keywords
interarea
semiconductor
source
described method
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01143693XA
Other languages
English (en)
Other versions
CN1367528A (zh
Inventor
张崇健
陈耿川
薛永蔚
弗拉基米尔·鲁道夫
林超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Di Odysseus company
Original Assignee
ADVANCED POWER SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ADVANCED POWER SEMICONDUCTOR Co Ltd filed Critical ADVANCED POWER SEMICONDUCTOR Co Ltd
Publication of CN1367528A publication Critical patent/CN1367528A/zh
Application granted granted Critical
Publication of CN1248298C publication Critical patent/CN1248298C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)

Abstract

垂直半导体整流器件，它包括的第一导电类型衬底在其第一主面上绝缘地形成有多个栅电极，同时在此第一主面的与栅电极相邻的第二导电类型表面区中形成有多个第一导电类型的源/漏区。有许多第二导电类型的沟道，各毗连一源/漏区并于一栅电极下延伸，各沟道由使此沟道区与第一导电类型衬底相分开的倾斜P-N结使其横向缓变。在制造此器件时，由具有倾斜表面的掩模于此半导体表面上形成部分离子掩模，此倾斜表面改变了离子通过此掩模的路径而形成横向缓变的沟道区。

Description

制造半导体整流器件的方法及所得器件
本申请涉及1999年4月1日提交的未决美国申请系列No.09/283537的“功率整流器件”，其中描述的内容已综合于此供参考，还涉及到2000年4月6日提交的未决美国申请系列No.09/544730的“制造功率整流器件以改变工作参数的方法及所得器件”，其中所述内容也综合于此供参考。
技术领域
本发明一般涉及到功率半导体器件，具体涉及到功率半导体整流器件及其制造方法。
背景技术
功率半导体整流器有多种应用，包括用于电源和功率变换器。迄今，在这些应用中已经使用了肖特基二极管。肖特基二极管的特征是导通电压低、关断快以及加反向偏压时不导电。但是为了构制肖特基二极管，必须形成金属-势垒。为了得到肖特基二极管的合适特性，其中的势垒金属可能不同于其他工艺步骤中所使用的金属，例如不同于金属欧姆接触。此外，肖特基二极管整流器会带来例如漏电流高和反向功率耗散之类的问题。此外，这类问题会随温度的升高而加剧，从而给电源供电应用造成可靠性问题。于是，用肖特基势垒二极管来设计变压器时会在许多应用中给设计人员带来麻烦。
已知有半导体功率整流器件并不使用肖特基势垒。美国专利No.5818084的图1概示了这样一种器件，此器件包括通篇以标号10示明的MOSFET晶体管，具有短接到栅14的源/漏12，寄生二极管16将源/漏12与漏/源18连接。该专利公开了用沟槽来容纳栅的应用。
前述的共同未决美国申请系列No.09/283537公开了一种垂直半导体功率整流器件，该器件利用了大量的并联单元，各单元包括MOSFET结构，此结构具有通过共用金属化得到的栅-漏短路线。这样就形成了通过MOSFET单元的沟道区到此器件另一侧的源区的低Vf路径。制造该整流器件的方法能以低的制造成本提供高度可重复性的器件特性。此器件的有源沟道区是由双隔片双注入自对准工艺中的基座来确定的。尽管不可避免地会存在工艺偏差以及会形成空间侧壁，沟道尺寸与掺杂持性也是可以精确控制的。
上述的共同未决美国申请系列No.09/544730公开了制造半导体功率整流器件的改进方法及所得结构。如图2中剖面图所示，半导体衬底20与外延层22起到此器件的一个源/漏(例如漏)的作用，同时有多个第二源/漏(例如源)区24形成于衬底的主面上，而在此主面上同时还有许多带源/漏的栅电极以及位于保护环28内的栅电极26；必要时在主面中还可以有导电塞30。导电层32接触源/漏区24与栅电极26，导电层34接触衬底20。
这种半导体整流器件是用常规的半导体加工工序制造成的，包括光刻胶掩蔽、等离子蚀刻与离子注入，以形成保护环、导电塞、源/漏区以及覆盖器件沟道区的栅电极。根据所公开工艺中的一个特征，用来确定栅氧化物与这种器件的栅的光刻胶掩模是由各向同性方式或以其他方式腐蚀，来暴露栅电极的周边部分，通过这些部分注入离子，在栅电极之下的体区中形成由栅电极控制的沟道区。图3是这种器件的平面图，示明了衬底20的边界、保护环28、供选择的插塞30与单位单元中的源/漏24以及顶部电极32。作为底端源/漏的外延层22与沟道区之间的P-N结36由形成P区38的均匀的浅注入硼所确定。
发明内容
本发明是对共同未决美国申请系列No.09/544730中的方法与器件的改进，该未决美国申请公开了通过电压控制沟道连接到半导体衬底相反的第二主面中的源/漏的、位于半导体衬底第一主面中的多个源/漏区。特别是各沟道与下面源/漏区之间的P-N结具有缓变的斜率，且该P-N结与此共同未决美国申请中的器件相比，在各栅电极之下更为平缓。这样就能允许有更多的垂直电流从顶端源/漏区流到下面的衬底源/漏区，这样就增加了较低导通电压下的电流。
在制造这种器件时，用各向同性腐蚀形成倾斜的离子注入掩模，通过它注入离子形成沟道区的横向缓变P-N结。在完成的器件中，单位单元的栅电极覆盖此横向缓变P-N结。
与先有的依赖隔层来精确地在栅电极下独立控制杂质注入浓度以控制沟道长度的方法不同，本发明不需要这种隔层。本发明可以显著地提高器件的封装密度，这是因为在隔层的基座之间不再需要间隙，同时用倾斜的离子注入掩模实现了对杂质峰值间距的更强的控制。这样就可以加工出更短的从约0.25～0.1μm的沟道。
根据本发明的一方面，提供一种垂直半导体整流器件的制造方法，此器件的顶端电极通过栅电极下的电压控制沟道区与底端电极连接，其中通过以下工艺在半导体中形成所述沟道区：a)于此半导体表面上形成部分离子注入掩模，此掩模具有倾斜的表面用于改变离子通过此掩模的路径长度；以及b)通过此掩模注入离子，于半导体中形成横向缓变的沟道区。
根据本发明的另一方面，提供一种半导体整流器件的制造方法，此方法包括下述工序：a)提供第一导电类型的具有两个相对主面的半导体衬底；b)于第一主面上形成第一氧化硅层；c)于此第一氧化硅层上形成多晶硅层；d)于此多晶硅层上形成第二氧化硅层；e)选择性地掩蔽和腐蚀第二氧化硅层以形成具有倾斜表面的氧化硅离子注入掩模，这种倾斜表面改变了离子通过掩模的路径长度；f)于邻近氧化硅离子注入掩模的所述第一主面中形成第一导电类型的源/漏掺杂区；g)于所述第一表面中毗邻该源/漏掺杂区形成第二导电类型的横向缓变的沟道区，h)选择地腐蚀此多晶硅层以形成覆盖此横向缓变沟道区的栅电极。
根据本发明的另一方面，提供一种垂直半导体整流器件，包括：a)第一导电类型且具有两相对主面的半导体衬底；b)绝缘地形成于此半导体衬底第一主面上的多个栅电极；c)多个第一导电类型的源/漏区，所述源/漏区形成在第二导电类型的表面区域中并与之直接接触，并且邻近所述栅电极与第一主面直接接触；d)多个第二导电类型的沟道，各个沟道毗连源/漏区并在栅电极下延伸，且各沟道由使此沟道区与第一导电类型衬底分离开的线性倾斜P-N结使其横向缓变，从而在沟道上的电压偏置可通过沟道区将源/漏区电连接到第一导电类型的衬底；e)在此第一主面上直接接触此源/漏区和栅电极的顶端电极；以及f)直接接触此第一导电类型的半导体衬底的第二主面的底端电极。
根据下面结合附图所作的详细描述以及所附的权利要求书，将可更容易地理解本发明及其目的与特点。
附图说明
图1是采用了本发明的功率整流器件的原理性电路图。
图2是共同未决美国申请系列No.09/544730的功率整流器件的剖面图。
图3是图2的功率整流器件的平面图。
图4是本发明一实施例的功率整流器件的剖面图。
图5～17是示明制造图4所示器件的各工序的剖面图。
具体实施方式
图4是依据本发明一实施例的功率整流器件的剖面图。此器件类似于图2中所示结构，两图中相同的元器件附以相同的标号。底端电极34接触包括此器件的一个源/漏的N+衬底20与N-外延层22。砷掺杂的N+区24包括此器件的源/漏，它们在栅电极26的控制偏压下经过沟道38连接外延层22与底端源/漏区。本发明的重要特点是在P掺杂沟道区38与N掺杂外延层22之间设有横向缓变P-N结36。下面将描述到，此缓变的P-N结是通过倾斜的多晶硅掩模将硼杂质注入沟道区而形成的。这同将杂质均匀注入图2的区38中的情形相反。沟道区的横向缓变P-N结允许这种结有较低的阀值电压，同时增强了从顶端电极32到底端电极34的电流。
图5～17是示明图4中器件制造工序的剖面图。图5中，提供的半导体主体包括N+衬底20，上面形成的N-外延层具有的电阻率约为0.1～10ohm-cm。场氧化层50生长或淀积在层22的表面上，厚度为300～1000nm。然后，如图6所示，通过光刻胶掩蔽与腐蚀技术在场氧化层上选择性地形成了光刻胶图案52，然后通过光刻胶中的窗口注入P型杂质，例如硼。杂质硼可以在除去光刻胶之前或之后注入。且如图7所示，硼的热扩散形成了深的P区，其中包括在层22中确定出器件区的环形保护环28以及供选择的在此器件区中的一个或多个导电塞30。塞30在此器件中并非绝对必需，尤其是对于小面积的整流器件，只由保护环就足以与层22形成二极管。P掺杂区的杂质浓度约为E11～E14/cm2。然后在P掺杂区的表面中作第二次的BF2注入，形成高的表面浓度(E12～E15/cm2)而形成良好的欧姆接触，然后由快速热退火激活BF2。
其次如图8所示，显影光刻胶图案54来覆盖上述器件区外的区域，再如图9所示由腐蚀除去此器件中的场氧化层50。更如图10所示，除去光刻胶54，生长成厚5～50nm的栅氧化硅层56。然后于此栅氧化硅层56上淀积10～80nm厚的掺杂或不掺杂的多晶硅层58。至此，或是在以下图16所示的稍后工序中，进行砷的注入。之后在多晶硅层58上形成例如氮化硅构成的绝缘层60。
如图11A所示，再由化学汽相淀积法形成200～400nm厚的氧化硅层62，并于层62上形成光刻胶图案64。或者如图11B所示，注入砷或氩(剂量＝0.2～5.0E16/cm2；能量＝60～150KeV)促致其表面损伤以使氧化物腐蚀率在层62的顶面附近比底面附近快。之后形成如图11A所示的光刻胶图案64。
继而如图12A所示将氧化物层62各向同性腐蚀至氮化物层60，这样只留下在光刻胶图案64下的氧化物层62，而此氧化物层具有所指出的倾斜面。或用图11B中方法的改型，进行例如湿化学腐蚀之类的各向同性腐蚀，由于在多晶硅62的顶面附近有较快的腐蚀速率，因而在光刻胶64之下留剩的氧化物层具有直的侧边。然后如图13A或也可如图13B所示，由各向同性腐蚀除去暴露的氮化硅层60，进行第一次硼注入而形成P区66，这同共同未决美国申请序列No.09/544730中的方法相同。硼剂量约为1.5～5.5E12/cm2，能量为40～80KeV。P区66有助于确定沟道区和使上部的源/漏区(待形成中)与N外延层22分离开。
随后如图14A所示，除去光刻胶64，进行第二次硼注入，剂量为1.0～2.5E12/cm2，能量为20～60KeV，形成横向缓变的P型槽36。这些缓变的槽乃是离子通过具有图14A、14B所示的倾斜弯曲或倾斜平直表面的多晶硅62注入的结果。再如图15所示，于湿法氧化物腐蚀后继以各向异性多晶硅腐蚀除去多晶硅62，而暴露的多晶硅58则采用氮化硅层作为剩余的栅氧化层58的腐蚀剂掩模。
进而如图16所示，由选择腐蚀除去氮化物层60，并在剂量1.0～5.0E13/cm2和能量20～60KeV下注入砷，于P区66的表面中形成N掺杂源/漏区24。在上述剂量下，保护环28与塞区30中的砷表面浓度远低于原来的硼表面浓度。于是，砷的注入将不会对保护环或塞区中硼表面浓度有任何显著影响。但在必要时，可于砷注入前用另一光刻胶图案来覆盖保护环与塞区。然后用快速热退火来激活砷。要是希望有围绕多晶硅栅26的边缘的氧化物隔层，则可淀积5～35nm厚的氧化硅，然后由各向异性腐蚀从栅26的顶面除去氧化物，同时保持围绕栅26周边的氧化物。应用氧化物隔层是可选的因而可以略去。最后，如图4所示，于此器件的顶面与底面上形成了顶端电极32与底端电极34，在有必要时可用快速热退火形成良好的欧姆接触。电极最好由Ti，TiN，Ni，Ag，Au，Cu，Al或两种或是两种以上这些材料的组合制成。
本发明的功率整流器件采用在沟道区与下面源/漏区之间的横向缓变P-N结改进了器件的工作参数，并可以用常规的半导体工序快速制成，这些工序包括：光刻胶掩蔽、等离子体腐蚀以及离子注入以形成保护环、导电塞、源/漏区、缓变沟道区与覆盖在器件沟道区上的的栅电极。应用倾斜的离子注入掩模可不需用于精确区分注入的杂质浓度的隔层而得以制成较短的沟道。能够实现表面杂质浓度峰值的精密控制；而硼的体分布的改进减少了任何寄生的JFET作用。
尽管本发明已参考具体的实施例作了说明，但这种描述是用于例示本发明而并非用来限制本发明。本领域技术人员能够作出种种改型与应用而不会脱离后附权利要求书所限定的本发明的实际精神与范围。

Claims (20)

1.一种垂直半导体整流器件的制造方法，此器件的顶端电极通过栅电极下的电压控制沟道区与底端电极连接，其中通过以下工序在半导体中形成所述沟道区：
a)于此半导体表面上形成部分离子注入掩模，此掩模具有倾斜的表面用于改变离子通过此掩模的路径长度；以及
b)通过此掩模注入离子，于半导体中形成横向缓变的沟道区。
2.权利要求1所述的方法，其中还包括下述工序：
c)于所述沟道区上形成栅电极，可对此栅电极进行电压偏置以改变载流子通过此沟道的导电性。
3.半导体整流器件的制造方法，此方法包括下述工序：
a)提供第一导电类型的具有两个相对主面的半导体衬底；
b)于第一主面上形成第一氧化硅层；
c)于此第一氧化硅层上形成多晶硅层；
d)于此多晶硅层上形成第二氧化硅层；
e)选择性地掩蔽和腐蚀第二氧化硅层以形成具有倾斜表面的氧化硅离子注入掩模，这种倾斜表面改变了离子通过掩模的路径长度；
f)于邻近氧化硅离子注入掩模的所述第一主面中形成第一导电类型的源/漏掺杂区；
g)于所述第一主面中毗邻该源/漏掺杂区形成第二导电类型的横向缓变的沟道区，
h)选择地腐蚀此多晶硅层以形成覆盖此横向缓变沟道区的栅电极。
4.权利要求3所述的方法，其中所述工序e)包括各向同性地腐蚀该第二氧化硅层，从而横向腐蚀所掩蔽的第二氧化硅层。
5.权利要求4所述的方法，其中所述第二氧化硅层表面在各向同性腐蚀之前致其损伤以加快此表面附近的腐蚀速率。
6.权利要求4所述的方法，其中还包括在多晶硅层上形成绝缘层的工序，以防在上述工序e)中腐蚀此多晶硅层。
7.权利要求6所述的方法，其中所述绝缘层是氮化硅层。
8.权利要求3所述的方法，其中所述工序f)包括用所述栅电极作为自对准掩模来掺杂第一主面。
9.权利要求3所述的方法，其中还包括这一工序：于第一主面中环绕其中制作有所述整流器件的器件区用第二导电类型杂质形成保护环。
10.权利要求9所述的方法，其中还包括这一工序：于所述器件区中用第二导电类型杂质形成至少一个插塞，此插塞与衬底形成P-N结。
11.权利要求10所述的方法，其中所述保护环与插塞是在同一工序中形成的。
12.权利要求11所述的方法，其中还包括下述工序：于接触保护环、插塞、源/漏区与栅电极的所述第一主面上形成顶端电极，于半导体衬底的第二主面上形成底端电极。
13.权利要求12所述的方法，其中所述半导体衬底包括形成于半导体主体上的外延层。
14.权利要求13所述的方法，其中所述外延层与半导体主体是N掺杂的，而保护环与插塞是P掺杂的。
15.权利要求3所述的方法，其中还包括下述工序：在接触源/漏区与栅电极的第一主面上形成顶端电极，于第二主面上形成底端电极。
16.权利要求15所述的方法，其中所述半导体衬底包括形成于半导体主体上的外延层。
17.一种垂直半导体整流器件，包括：
a)第一导电类型且具有两相对主面的半导体衬底；
b)绝缘地形成于此半导体衬底第一主面上的多个栅电极；
c)多个第一导电类型的源/漏区，所述源/漏区形成在第二导电类型的表面区域中并与之直接接触，并且邻近所述栅电极与第一主面直接接触；
d)多个第二导电类型的沟道，各个沟道毗连源/漏区并在栅电极下延伸，且各沟道由使此沟道区与第一导电类型衬底分离开的线性倾斜P-N结使其横向缓变，从而在沟道上的电压偏置可通过沟道区将源/漏区电连接到第一导电类型的衬底；
e)在此第一主面上直接接触此源/漏区和栅电极的顶端电极；以及
f)直接接触此第一导电类型的半导体衬底的第二主面的底端电极。
18.权利要求17所述的半导体整流器件，其中于第一主面中还包括环绕其中制作有所述整流器件的器件区用第二导电类型杂质形成的保护环。
19.权利要求18所述的半导体整流器件，其中还包括于此器件区中由第二导电类型杂质形成的至少一个插塞，此插塞与衬底形成P-N结。
20.权利要求19所述的半导体整流器件，其中所述顶端电极与保护环和插塞接触。
CNB01143693XA 2000-12-19 2001-12-19 制造半导体整流器件的方法及所得器件 Expired - Fee Related CN1248298C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/742,262 US6624030B2 (en) 2000-12-19 2000-12-19 Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
US09/742,262 2000-12-19

Publications (2)

Publication Number Publication Date
CN1367528A CN1367528A (zh) 2002-09-04
CN1248298C true CN1248298C (zh) 2006-03-29

Family

ID=24984130

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01143693XA Expired - Fee Related CN1248298C (zh) 2000-12-19 2001-12-19 制造半导体整流器件的方法及所得器件

Country Status (2)

Country Link
US (2) US6624030B2 (zh)
CN (1) CN1248298C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730947B2 (ja) * 2002-10-08 2006-01-05 松下電器産業株式会社 半導体装置の製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20050020043A1 (en) * 2003-07-25 2005-01-27 Jiun-Ren Lai Methods for reducing cell pitch in semiconductor devices
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
US7075155B1 (en) * 2004-06-14 2006-07-11 Advanced Micro Devices, Inc. Structure for protecting a semiconductor circuit from electrostatic discharge and a method for forming the structure
US20060071304A1 (en) * 2004-09-29 2006-04-06 International Business Machines Corporation Structure and layout of a fet prime cell
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
US7569874B2 (en) * 2006-09-13 2009-08-04 Intel Corporation Device and method of manufacture for a low noise junction field effect transistor
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
EP3447803A3 (en) 2007-09-26 2019-06-19 STMicroelectronics N.V. Adjustable field effect rectifier
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
TWI381455B (zh) * 2008-04-22 2013-01-01 Pfc Device Co 金氧半ｐ－ｎ接面二極體結構及其製作方法
CN101752208B (zh) * 2008-12-03 2013-06-19 商海涵 半导体高压终端结构及其制造方法
WO2010080855A2 (en) 2009-01-06 2010-07-15 Lakota Technologies Inc. Self-bootstrapping field effect diode structures and methods
DE102009006885B4 (de) * 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
WO2010127370A2 (en) 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
TWI425575B (zh) * 2010-07-09 2014-02-01 Tzu Hsiung Chen 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI422041B (zh) 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
CN102254819B (zh) * 2011-02-25 2014-07-09 陈自雄 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法
TWI451498B (zh) 2011-12-28 2014-09-01 Pfc Device Corp 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
CN103208422B (zh) * 2012-01-11 2015-11-18 节能元件控股有限公司 金属氧化半导体p-n接面二极管及其制作方法
TWI480951B (zh) 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
US9018048B2 (en) 2012-09-27 2015-04-28 Stmicroelectronics S.R.L. Process for manufactuirng super-barrier rectifiers
TWI466302B (zh) * 2012-11-21 2014-12-21 Pfc Device Corp 具有終端結構之金氧半二極體元件及其製法
KR101457855B1 (ko) * 2013-01-21 2014-11-06 주식회사 실리콘웍스 모스 제어 정류 회로의 제조 방법
CN103325839A (zh) * 2013-06-26 2013-09-25 张家港凯思半导体有限公司 一种mos超势垒整流器件及其制造方法
KR20150026531A (ko) 2013-09-03 2015-03-11 삼성전자주식회사 반도체 장치 그 제조 방법
CN104576359B (zh) * 2013-10-23 2017-10-27 无锡华润上华科技有限公司 功率二极管的制备方法
CN107346735A (zh) * 2016-05-05 2017-11-14 北大方正集团有限公司 二极管的制备方法和二极管
CN107579120B (zh) * 2016-07-05 2020-10-16 北大方正集团有限公司 功率二极管的制备方法和功率二极管
CN112086360B (zh) * 2020-09-27 2022-04-05 江苏东海半导体股份有限公司 一种SiC平面MOSFET及其自对准工艺
CN113410311A (zh) * 2021-08-23 2021-09-17 江苏应能微电子有限公司 降低正向导通电压和导通电阻的转向二极管结构和制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603811A (en) 1969-12-09 1971-09-07 American Optical Corp Two-terminal bipolar self-powered low current limiter
US4598461A (en) * 1982-01-04 1986-07-08 General Electric Company Methods of making self-aligned power MOSFET with integral source-base short
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JPH06291181A (ja) * 1993-03-30 1994-10-18 Nippon Steel Corp 半導体装置の製造方法
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
FR2705173B1 (fr) 1993-05-10 1995-07-28 Sgs Thomson Microelectronics Composant limiteur de courant serie.
US5430315A (en) 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
JPH07221223A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体装置，及び混成集積回路装置
DE69434937D1 (de) * 1994-06-23 2007-04-19 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
WO1996019831A2 (en) 1994-12-20 1996-06-27 Philips Electronics N.V. Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
US5877515A (en) 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5629536A (en) 1995-11-21 1997-05-13 Motorola, Inc. High voltage current limiter and method for making
DE19548443A1 (de) 1995-12-22 1997-06-26 Siemens Ag Halbleiteranordnung zur Strombegrenzung
US5670389A (en) * 1996-01-11 1997-09-23 Motorola, Inc. Semiconductor-on-insulator device having a laterally-graded channel region and method of making
US5818084A (en) 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US6017785A (en) * 1996-08-15 2000-01-25 Integrated Device Technology, Inc. Method for improving latch-up immunity and interwell isolation in a semiconductor device
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
US5825079A (en) 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
US6025231A (en) * 1997-02-18 2000-02-15 Texas Instruments Incorporated Self aligned DMOS transistor and method of fabrication
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3429654B2 (ja) * 1997-12-24 2003-07-22 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
US6274443B1 (en) * 1998-09-28 2001-08-14 Advanced Micro Devices, Inc. Simplified graded LDD transistor using controlled polysilicon gate profile
US6180464B1 (en) * 1998-11-24 2001-01-30 Advanced Micro Devices, Inc. Metal oxide semiconductor device with localized laterally doped channel
US6186408B1 (en) 1999-05-28 2001-02-13 Advanced Power Devices, Inc. High cell density power rectifier

Also Published As

Publication number Publication date
CN1367528A (zh) 2002-09-04
US20020074595A1 (en) 2002-06-20
US6624030B2 (en) 2003-09-23
US6765264B1 (en) 2004-07-20

Similar Documents

Publication Publication Date Title
CN1248298C (zh) 制造半导体整流器件的方法及所得器件
US7663186B2 (en) Semiconductor device
CN102544100B (zh) 带有集成二极管的自对准沟槽mosfet
US7800185B2 (en) Closed trench MOSFET with floating trench rings as termination
US7560787B2 (en) Trench field plate termination for power devices
US11652166B2 (en) Power device having super junction and Schottky diode
EP1340263B1 (en) Trench-gate field-effect transistors and their manufacture
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN1314082C (zh) 双掩模沟槽肖特基整流器及其制造方法
JP2003309263A5 (zh)
CN1695251A (zh) 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法
CN1184328A (zh) 带有自对准单元的mos栅极器件的制造方法
EP1208602A2 (en) Insulated gate semiconductor device having field shaping regions
CN102569298B (zh) 包括二极管的半导体器件
US6979861B2 (en) Power device having reduced reverse bias leakage current
JP2004095954A (ja) 半導体装置
US6110763A (en) One mask, power semiconductor device fabrication process
JPH0457111B2 (zh)
EP0487220A2 (en) SOI-Field effect transistor and method of manufacturing the same
US20220052170A1 (en) Mosfet with distributed doped p-shield zones under trenches
CN102789979A (zh) 肖特基二极管及其形成方法
US20010012654A1 (en) High density mos technology power device
US7649222B2 (en) Semiconductor device
WO2023183215A1 (en) Support shield structures for trenched semiconductor devices
CN101385151B (zh) 具有自偏压电极的横向功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: DE AUDESSEY CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER SEMICONDUCTOR CO., LTD.

Effective date: 20070615

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070615

Address after: Delaware

Patentee after: Di Odysseus company

Address before: American California

Patentee before: Advanced Power Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20171219

CF01 Termination of patent right due to non-payment of annual fee