JPH02119184A - 絶縁ゲート半導体装置およびその製造方法 - Google Patents
絶縁ゲート半導体装置およびその製造方法Info
- Publication number
- JPH02119184A JPH02119184A JP63270661A JP27066188A JPH02119184A JP H02119184 A JPH02119184 A JP H02119184A JP 63270661 A JP63270661 A JP 63270661A JP 27066188 A JP27066188 A JP 27066188A JP H02119184 A JPH02119184 A JP H02119184A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- semiconductor device
- region
- gate semiconductor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract 6
- 230000005669 field effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は電力用半導体装置に係り、特に低損失でかつ高
信頼性を得るのに好適な縦型!!!縁ゲート半導体装置
に関する。
信頼性を得るのに好適な縦型!!!縁ゲート半導体装置
に関する。
従来、低損失でかつ高信頼性を得るのに好適な縦型MO
3FETの構造については、特公開昭58−21067
8において論じらている。
3FETの構造については、特公開昭58−21067
8において論じらている。
上記従来技術は、U溝コンタクトとゲート電極との位置
合わせ、つまりソース領域の大きさについて配慮されて
おらず、そのMOSFETセルを微細化し実装密度を上
げる上で問題があった。 本発明の目的はMOSFETセルを微細化し実装密度を
上げ、かつ破壊耐量の大きな低オン抵抗MO8FETt
t4%供することにある。
合わせ、つまりソース領域の大きさについて配慮されて
おらず、そのMOSFETセルを微細化し実装密度を上
げる上で問題があった。 本発明の目的はMOSFETセルを微細化し実装密度を
上げ、かつ破壊耐量の大きな低オン抵抗MO8FETt
t4%供することにある。
上記目的は、ソース領域の大きさが、ゲート電極のサイ
ドウオール部絶縁膜によって自己整合的に規定されるU
溝コンタクトを形成することにより、達成される。
ドウオール部絶縁膜によって自己整合的に規定されるU
溝コンタクトを形成することにより、達成される。
MOSFETのソース領域が、U溝形成によって自己整
合的に小さく形成されることにより、実装密度が向上し
、また、ソース、ベース、ドレインからなる寄生バイポ
ーラ動作が防止できる。それによって、MOSFETは
、オン抵抗が低減でき、かつ破壊耐量が格段に向上でき
る。
合的に小さく形成されることにより、実装密度が向上し
、また、ソース、ベース、ドレインからなる寄生バイポ
ーラ動作が防止できる。それによって、MOSFETは
、オン抵抗が低減でき、かつ破壊耐量が格段に向上でき
る。
以下、本発明の一実施例を第1図により説明する。
第1図(a)は縦型パワーMO8FETの主要セル部の
平面図、(b)はそのA−A ’断面構造図である。1
は抵抗率が0,01Ω・cmのn形高濃度半導体基板、
2は抵抗率が0.8Ω・cm、厚さが10μmのn形エ
ピタキシャル暦からなるドレイン領域、3はシート抵抗
が500Ω/口、深さが1.5μmのp形ベース領域、
4はシート抵抗が500Ω/口、深さが0.5μmのn
形高濃度ソース領域、5は厚さが35nmのゲート酸化
膜、6は多結晶シリコンのゲートil[,7はスペーサ
用絶縁膜、8は絶縁膜、9はAIのソース電極、10は
Ti−Ni−Agのドレイン電極である。 第2図は縦型パワーMO8FETの製造プロセスの一部
を示す主要部の断面構造図である。 同図(a)の如く、n / n十エピタキシャル基Fi
2上に、厚さ35nmのシリコン酸化膜5.多結晶シリ
コンのゲート?l!IfIi46、そしてシリコン窒化
膜を形成後、選択的にエツチングして、ベース及びソー
スの拡散窓とした後、p形ベース領域3を1.5μmの
深さに形成する。ソース領域4はI X 10”!/c
m’の砒素をイオン打ち込みし、熱処理により、0.5
μmの深さとする。なお多結晶シリコン6には燐を5
X 10”/ c m3の濃度にドープし低抵抗にして
おく。この低抵抗化は、燐や砒素を多結晶シリコン被着
時に添加しておくことによって行ってもよい。 しかる後、同図(b)の如く、CVD法により、シリコ
ン酸化膜を0.5μmの厚さ被着後、CHF、ガスのド
ライエツチングを行い、スペーサ絶縁膜7を図の如く形
成する。 次に、同図(c)の如く、−130℃の低温中のSFs
ガスのドライエツチングにより、深さ1゜2μmのU溝
100を形成する。このときスペーサとなるシリコン酸
化膜7の削れ量は約0.01μmである。その後、取り
出し電極として、第1図(b)の如く、ソース電極およ
びドレイン電極10を形成する。 本構造の特徴はソース領域がコンタクト部となるU溝形
成によって自己整合的に小さく形成されていることであ
る。これにより、ソース領域及びコンタクト領域が小さ
く形成できるので、MO3FETセル部の実装密度が向
上するだけでなく、ソースをエミッタとし、ベース領域
3とドレイン領域2とで構成される寄生バイポーラトラ
ンジスタ動作が低く抑えられる。その結果、低オン抵抗
を維持しつつ、L負荷ラッチング耐量や熱的破壊強度が
、従来例に比べて格段に向上した。 本実施例によれば、3.5mmロチツブのパワーMO5
FETにおイテ、ドレイン耐圧が80v。 オン抵抗が10mΩ、L負荷ラッチング1stiが10
0μH,60Vに対して35Aでも破壊しなかった。こ
のように、低オン抵抗化と破壊強度の向上を両立させる
ことができた。 次に本発明の他の実施例を第3図を用いて説明する。 本図はパワーMO8FETの主要部の断面図である。こ
こではソース領域が浅い低濃度領域11と深い高濃度領
域12とから成っている。低濃度領域11は深さ0.3
μm、表面濃度lXl0”/cm3、深い高濃度領域1
2は0.6μm、表面濃度I X 1020/ c m
3である。チャネル長は約1μmである。またソース領
域の横方向の長さはソース電極となるU溝部分によって
自己整合されて一様の大きさとなっているので、ソース
電極9に接続されたベース領域の大きさも一定に確保さ
れる。この結果ベース抵抗は小さく抑えられ、寄生バイ
ポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第4図を用いて説明する。 本図はパワーMO8FETの主要部の断面図である。こ
こでは、U溝部分形成後、I X 10”/Cm2のプ
ロトンのイオン打ち込みのダメージによってライフタイ
ムキラー13が導入されている。 この結果、ソース・ドレイン間のダイオードの逆回復時
間が約−桁低減でき、ダイオードの破壊耐量も格段に向
上した。 次に本発明の他の実施例を第5図を用いて説明する。 本図はパワーM OS F E Tの主要部の断面図で
ある。ここでは、U溝部分形成後、硼素のイオン打ち込
みによって高濃度ベース領域14が導入されている。そ
の結果、ソース・ドレイン間のブレイクダウンがこの近
傍で生じ、ソース領域から確実に離すことができるので
、寄生バイポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第6図を用いて説明する。 本図はパワーMO3FETの主要部の断面図である。こ
こでは、U溝底部が低濃度ドレイン領域3に達するよう
に形成され、ショットキー接合15が形成されている。 この結果、ソース・ドレイン間に並列にショットキー接
合ダイオードが接続されたことになり、その逆回復時間
が約−桁低減できた。 次に本発明の他の実施例を説明する。本実施例では、ゲ
ート絶縁膜として厚さ60nmの酸化タンタル膜と厚さ
20nmのシリコン酸化膜の複合膜を用いた。その結果
ゲート耐圧不良率が大幅に向上した。また静電気に対す
るゲート破壊強度も向上し、高信頼パワーMO3FET
に適用できた。 次に本発明の他の実施例を第7図を用いて説明する。 本図はMOSFETの主要部の平面図であり、16はp
形半導体基板、17はn形ソース領域。 またドレイン領域が深い低濃度領域18と浅い高濃度領
域19とから成っている。深い低濃度領域18は深さ1
.3μm、表面濃度1×10°/Cm3、n形ソース領
域17と浅い高濃度領域19は0.3μm、表面濃度I
X 10”/ c m3である。20は厚さ20nm
のゲート酸化膜、21はゲート電極、22は厚さ500
nmの絶縁膜、23はスペーサ絶縁膜、24及び25は
U溝内に設けられたドレイン及びソース電極である。 ここでは、ソース領域の横方向の長さはソース電極とな
るU溝部分によって自己整合されて一様の大きさとなり
、同時に基板領域はソース電極25に接続される。この
結果基板のいわゆるベース抵抗は小さく抑えられ、寄生
バイポーラトランジスタ動作も発生しにくい。 欣に本発明の他の実施例を第8図を用いて説明する。同
図(a)はパワーMO8FET、ドライバMO8FET
からなる回路図、(b)はその集積回路の断面図である
。p形半導体基板26の上にn層高濃度領域27をドレ
インとするパワーMO5FET30およびドライバMO
8FET31が形成され、アイソレーション29もU溝
構造を利用して形成されている。この結果、パワーMO
8FETのドライブが容易になると共に、実装密度は従
来の構造の約2倍向上し、かつ破壊耐量も低下すること
はなかった。 次に本発明による応用について説明する。第一の実施例
で述べたパワーMO8FETを、モータ制御装置のHブ
リッジ出力回路に用いたところ。 動作周波数20KHz出力50W、効率95%が得られ
、定格の2倍の負荷試験に耐えることが出来た。これら
の性能は従来のパワーMO8FETを用いた場合に比べ
て、効率で5%、過負荷試験で約20%の向上が図れた
。 また、第一の実施例で述べたパワーMO5FETを、出
力500Wの低電圧電源装置の出力側同期整流回路に用
いたところ、効率90%が得られた。この効率は、従来
のショトキ接合ダイオードを整流回路に用いた場合に比
較して、約10%の改善である。この結果、放熱系が小
型化出来、電源装置の約20%の小型化が図れた。 以上の実施例ではnチャネルパワーMO8FETを例に
とって説明したが、pチャネル形でも同様な効果がある
。またゲート酸化膜としてシリコン酸化膜および酸化タ
ンタル膜を含む高誘電率複合膜を用いたが他の高誘電率
複合膜、例えはや酸化チタン膜やオキシナイトライド膜
を含む腹などでもよい。ゲート電極としては、多結晶シ
リコンを用いたが、他の材料、例えば、アルミニウム、
タングステン、モリブデン、タングステンシリサイド、
モリブデンシリサイド、あるいはチタンシリサイド等で
も本発明の思想を逸脱しない限りにおいて変更可能であ
る。
平面図、(b)はそのA−A ’断面構造図である。1
は抵抗率が0,01Ω・cmのn形高濃度半導体基板、
2は抵抗率が0.8Ω・cm、厚さが10μmのn形エ
ピタキシャル暦からなるドレイン領域、3はシート抵抗
が500Ω/口、深さが1.5μmのp形ベース領域、
4はシート抵抗が500Ω/口、深さが0.5μmのn
形高濃度ソース領域、5は厚さが35nmのゲート酸化
膜、6は多結晶シリコンのゲートil[,7はスペーサ
用絶縁膜、8は絶縁膜、9はAIのソース電極、10は
Ti−Ni−Agのドレイン電極である。 第2図は縦型パワーMO8FETの製造プロセスの一部
を示す主要部の断面構造図である。 同図(a)の如く、n / n十エピタキシャル基Fi
2上に、厚さ35nmのシリコン酸化膜5.多結晶シリ
コンのゲート?l!IfIi46、そしてシリコン窒化
膜を形成後、選択的にエツチングして、ベース及びソー
スの拡散窓とした後、p形ベース領域3を1.5μmの
深さに形成する。ソース領域4はI X 10”!/c
m’の砒素をイオン打ち込みし、熱処理により、0.5
μmの深さとする。なお多結晶シリコン6には燐を5
X 10”/ c m3の濃度にドープし低抵抗にして
おく。この低抵抗化は、燐や砒素を多結晶シリコン被着
時に添加しておくことによって行ってもよい。 しかる後、同図(b)の如く、CVD法により、シリコ
ン酸化膜を0.5μmの厚さ被着後、CHF、ガスのド
ライエツチングを行い、スペーサ絶縁膜7を図の如く形
成する。 次に、同図(c)の如く、−130℃の低温中のSFs
ガスのドライエツチングにより、深さ1゜2μmのU溝
100を形成する。このときスペーサとなるシリコン酸
化膜7の削れ量は約0.01μmである。その後、取り
出し電極として、第1図(b)の如く、ソース電極およ
びドレイン電極10を形成する。 本構造の特徴はソース領域がコンタクト部となるU溝形
成によって自己整合的に小さく形成されていることであ
る。これにより、ソース領域及びコンタクト領域が小さ
く形成できるので、MO3FETセル部の実装密度が向
上するだけでなく、ソースをエミッタとし、ベース領域
3とドレイン領域2とで構成される寄生バイポーラトラ
ンジスタ動作が低く抑えられる。その結果、低オン抵抗
を維持しつつ、L負荷ラッチング耐量や熱的破壊強度が
、従来例に比べて格段に向上した。 本実施例によれば、3.5mmロチツブのパワーMO5
FETにおイテ、ドレイン耐圧が80v。 オン抵抗が10mΩ、L負荷ラッチング1stiが10
0μH,60Vに対して35Aでも破壊しなかった。こ
のように、低オン抵抗化と破壊強度の向上を両立させる
ことができた。 次に本発明の他の実施例を第3図を用いて説明する。 本図はパワーMO8FETの主要部の断面図である。こ
こではソース領域が浅い低濃度領域11と深い高濃度領
域12とから成っている。低濃度領域11は深さ0.3
μm、表面濃度lXl0”/cm3、深い高濃度領域1
2は0.6μm、表面濃度I X 1020/ c m
3である。チャネル長は約1μmである。またソース領
域の横方向の長さはソース電極となるU溝部分によって
自己整合されて一様の大きさとなっているので、ソース
電極9に接続されたベース領域の大きさも一定に確保さ
れる。この結果ベース抵抗は小さく抑えられ、寄生バイ
ポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第4図を用いて説明する。 本図はパワーMO8FETの主要部の断面図である。こ
こでは、U溝部分形成後、I X 10”/Cm2のプ
ロトンのイオン打ち込みのダメージによってライフタイ
ムキラー13が導入されている。 この結果、ソース・ドレイン間のダイオードの逆回復時
間が約−桁低減でき、ダイオードの破壊耐量も格段に向
上した。 次に本発明の他の実施例を第5図を用いて説明する。 本図はパワーM OS F E Tの主要部の断面図で
ある。ここでは、U溝部分形成後、硼素のイオン打ち込
みによって高濃度ベース領域14が導入されている。そ
の結果、ソース・ドレイン間のブレイクダウンがこの近
傍で生じ、ソース領域から確実に離すことができるので
、寄生バイポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第6図を用いて説明する。 本図はパワーMO3FETの主要部の断面図である。こ
こでは、U溝底部が低濃度ドレイン領域3に達するよう
に形成され、ショットキー接合15が形成されている。 この結果、ソース・ドレイン間に並列にショットキー接
合ダイオードが接続されたことになり、その逆回復時間
が約−桁低減できた。 次に本発明の他の実施例を説明する。本実施例では、ゲ
ート絶縁膜として厚さ60nmの酸化タンタル膜と厚さ
20nmのシリコン酸化膜の複合膜を用いた。その結果
ゲート耐圧不良率が大幅に向上した。また静電気に対す
るゲート破壊強度も向上し、高信頼パワーMO3FET
に適用できた。 次に本発明の他の実施例を第7図を用いて説明する。 本図はMOSFETの主要部の平面図であり、16はp
形半導体基板、17はn形ソース領域。 またドレイン領域が深い低濃度領域18と浅い高濃度領
域19とから成っている。深い低濃度領域18は深さ1
.3μm、表面濃度1×10°/Cm3、n形ソース領
域17と浅い高濃度領域19は0.3μm、表面濃度I
X 10”/ c m3である。20は厚さ20nm
のゲート酸化膜、21はゲート電極、22は厚さ500
nmの絶縁膜、23はスペーサ絶縁膜、24及び25は
U溝内に設けられたドレイン及びソース電極である。 ここでは、ソース領域の横方向の長さはソース電極とな
るU溝部分によって自己整合されて一様の大きさとなり
、同時に基板領域はソース電極25に接続される。この
結果基板のいわゆるベース抵抗は小さく抑えられ、寄生
バイポーラトランジスタ動作も発生しにくい。 欣に本発明の他の実施例を第8図を用いて説明する。同
図(a)はパワーMO8FET、ドライバMO8FET
からなる回路図、(b)はその集積回路の断面図である
。p形半導体基板26の上にn層高濃度領域27をドレ
インとするパワーMO5FET30およびドライバMO
8FET31が形成され、アイソレーション29もU溝
構造を利用して形成されている。この結果、パワーMO
8FETのドライブが容易になると共に、実装密度は従
来の構造の約2倍向上し、かつ破壊耐量も低下すること
はなかった。 次に本発明による応用について説明する。第一の実施例
で述べたパワーMO8FETを、モータ制御装置のHブ
リッジ出力回路に用いたところ。 動作周波数20KHz出力50W、効率95%が得られ
、定格の2倍の負荷試験に耐えることが出来た。これら
の性能は従来のパワーMO8FETを用いた場合に比べ
て、効率で5%、過負荷試験で約20%の向上が図れた
。 また、第一の実施例で述べたパワーMO5FETを、出
力500Wの低電圧電源装置の出力側同期整流回路に用
いたところ、効率90%が得られた。この効率は、従来
のショトキ接合ダイオードを整流回路に用いた場合に比
較して、約10%の改善である。この結果、放熱系が小
型化出来、電源装置の約20%の小型化が図れた。 以上の実施例ではnチャネルパワーMO8FETを例に
とって説明したが、pチャネル形でも同様な効果がある
。またゲート酸化膜としてシリコン酸化膜および酸化タ
ンタル膜を含む高誘電率複合膜を用いたが他の高誘電率
複合膜、例えはや酸化チタン膜やオキシナイトライド膜
を含む腹などでもよい。ゲート電極としては、多結晶シ
リコンを用いたが、他の材料、例えば、アルミニウム、
タングステン、モリブデン、タングステンシリサイド、
モリブデンシリサイド、あるいはチタンシリサイド等で
も本発明の思想を逸脱しない限りにおいて変更可能であ
る。
本発明によれば、ソース領域がサイドウオール絶縁物に
よる自己整合U溝コンタクトにより、小さく形成できる
ので、実装密度が向上し、低オン抵抗でかつ従来に比べ
約−桁破壊耐量が大きくなるという効果がある。
よる自己整合U溝コンタクトにより、小さく形成できる
ので、実装密度が向上し、低オン抵抗でかつ従来に比べ
約−桁破壊耐量が大きくなるという効果がある。
第1図は本発明の一実施例の縦型パワーMO8FETで
、同図(a)は主要部の平面図、同図(b)はA−A’
縦断面図、第2図は上記縦型パワーMO8FETの製造
プロセスを示す主要部の縦断面図、第3図ないし第7図
は本発明の他の実施例の縦型パワーMO8FETの主要
部の縦断面図、第8図は本発明の他の実施例で同図(a
)は回路図、同図(b)はその主要部の縦断面図である
。 符号の説明 1・・・高濃度半導体・基板、2・・・n形ドレイン領
域、3・・・p形ベース領域、4・・・n形ソース領域
、5・・・ゲート絶縁膜、6・・・ゲート電極、7・・
・スペーサ絶縁膜、8・・・絶縁膜、9・・・ソース電
極、10・・・ドレイン電極、11・・・低濃度ソース
領域、12・・・高濃度ソース領域、13・・・ライフ
タイムキラ−14・・・p層高濃度ベース領域、15・
・・ショトキ接合、16・・・p形半導体基板、17・
・・n形ソース領域、18・・・低濃度ドレイン領域、
19・・・高濃度ドレイン領域、20・・・ゲート絶縁
膜、21・・・ゲート電極、23・・・スペーサ絶縁膜
、24・・・ドレイン電極、25・・・ソース電極、2
6・・・p形半導体基板、27・・・n層高濃度領域、
28・・・ドレイン取り出し領域、29・・・アイソレ
ーション、100・・・U溝部分 早 図 第3UgJ 第4図 第 S 図 第 図 第7図
、同図(a)は主要部の平面図、同図(b)はA−A’
縦断面図、第2図は上記縦型パワーMO8FETの製造
プロセスを示す主要部の縦断面図、第3図ないし第7図
は本発明の他の実施例の縦型パワーMO8FETの主要
部の縦断面図、第8図は本発明の他の実施例で同図(a
)は回路図、同図(b)はその主要部の縦断面図である
。 符号の説明 1・・・高濃度半導体・基板、2・・・n形ドレイン領
域、3・・・p形ベース領域、4・・・n形ソース領域
、5・・・ゲート絶縁膜、6・・・ゲート電極、7・・
・スペーサ絶縁膜、8・・・絶縁膜、9・・・ソース電
極、10・・・ドレイン電極、11・・・低濃度ソース
領域、12・・・高濃度ソース領域、13・・・ライフ
タイムキラ−14・・・p層高濃度ベース領域、15・
・・ショトキ接合、16・・・p形半導体基板、17・
・・n形ソース領域、18・・・低濃度ドレイン領域、
19・・・高濃度ドレイン領域、20・・・ゲート絶縁
膜、21・・・ゲート電極、23・・・スペーサ絶縁膜
、24・・・ドレイン電極、25・・・ソース電極、2
6・・・p形半導体基板、27・・・n層高濃度領域、
28・・・ドレイン取り出し領域、29・・・アイソレ
ーション、100・・・U溝部分 早 図 第3UgJ 第4図 第 S 図 第 図 第7図
Claims (1)
- 【特許請求の範囲】 1、高濃度ドレイン領域が基板部に位置する縦型絶縁ゲ
ート電界効果トランジスタにおいて、ソース領域の横方
向の長さがソース電極部を有するU溝形成によって自己
整合的に規定された絶縁ゲート半導体装置。 2、高濃度ドレイン領域が基板部に位置し、ソース領域
の横方向の長さがソース電極部を有するU溝形成によっ
て自己整合的に規定された絶縁ゲート半導体装置の製造
方法において、 (1)ゲート電極上に絶縁膜を被着する工程、(2)ゲ
ート電極側面部の絶縁膜を自己整合的に残し、その絶縁
膜をマスクとする工程、 (3)上記マスクを用いてU溝構造を形成する工程、(
4)上記U溝内にソース電極を形成する工程、 を含むことを特徴とする絶縁ゲート半導体装置の製造方
法。 3、請求項第1項において、ゲート電極がソース領域を
平面上で取り囲み、そのソース領域が円環およびそれに
類する構造であることを特徴とする絶縁ゲート半導体装
置。 4、請求項第1項において、ソース領域が少なくとも浅
い低濃度及び深い高濃度の領域より成っていることを特
徴とする絶縁ゲート半導体装置。 5、請求項第1項において、少なくともベース領域にラ
イフタイムキラーを導入したことを特徴とする絶縁ゲー
ト半導体装置。 6、請求項第1項において、ドレイン・ベース間のブレ
ークダウンが、ソース領域から離れている場所で発生す
ることを特徴とする絶縁ゲート半導体装置。 7、請求項第1項において、U溝領域の一部が低濃度ド
レイン領域とショットキ接合していることを特徴とする
絶縁ゲート半導体装置。 8、同一チップ上に複数個配置されたことを特徴とする
請求項第1項記載の縦型絶縁ゲート半導体装置。 9、モータ制御用途に用いられることを特徴とする請求
項第1項記載の絶縁ゲート半導体装置。 10、整流ダイオード用途に用いられることを特徴とす
る請求項第1項記載の絶縁ゲート半導体装置。 11、請求項第1項において、ゲート絶縁膜が高誘電率
絶縁膜を含むことを特徴とする絶縁ゲート半導体装置。 12、ドレイン領域が2重構造を有する絶縁ゲート電界
効果トランジスタにおいて、少なくともソース領域の長
さがソース電極部を有するU溝形成によって自己整合的
に規定された絶縁ゲート半導体装置。 13、ドレイン領域が2重構造を有し、少なくともソー
ス領域の長さがソース電極部を有するU溝形成によって
自己整合的に規定された絶縁ゲート半導体装置の製造方
法において、 (1)ゲート電極上に絶縁膜を被着する工程、(2)ゲ
ート電極側面部の絶縁膜を自己整合的に残し、その絶縁
膜をマスクとする工程、 (3)上記マスクを用いてU溝構造を形成する工程、(
4)上記U溝内にソース電極を形成する工程、 を含むことを特徴とする絶縁ゲート半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63270661A JPH02119184A (ja) | 1988-10-28 | 1988-10-28 | 絶縁ゲート半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63270661A JPH02119184A (ja) | 1988-10-28 | 1988-10-28 | 絶縁ゲート半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02119184A true JPH02119184A (ja) | 1990-05-07 |
Family
ID=17489196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63270661A Pending JPH02119184A (ja) | 1988-10-28 | 1988-10-28 | 絶縁ゲート半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02119184A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
US5545915A (en) * | 1995-01-23 | 1996-08-13 | Delco Electronics Corporation | Semiconductor device having field limiting ring and a process therefor |
FR2756102A1 (fr) * | 1996-10-25 | 1998-05-22 | Int Rectifier Corp | Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication |
KR100273688B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 모스펫및그제조방법 |
EP1215731A2 (en) * | 2000-12-14 | 2002-06-19 | Kabushiki Kaisha Toshiba | Offset-gate-type semiconductor device |
KR100341213B1 (ko) * | 1999-12-23 | 2002-06-20 | 오길록 | 트렌치 드레인 구조를 갖는 전력소자 |
WO2021092117A1 (en) * | 2019-11-06 | 2021-05-14 | Silicet, LLC | Devices and methods for ldmos and other mos transistors with hybrid contact |
CN113964186A (zh) * | 2021-10-15 | 2022-01-21 | 芯立嘉集成电路(杭州)有限公司 | 一种肖特基超结半导体器件及其制造方法 |
US11522053B2 (en) | 2020-12-04 | 2022-12-06 | Amplexia, Llc | LDMOS with self-aligned body and hybrid source |
-
1988
- 1988-10-28 JP JP63270661A patent/JPH02119184A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
US5569949A (en) * | 1992-09-02 | 1996-10-29 | Texas Instruments Incorporated | Area efficient high voltage MOSFETs with vertical RESURF drift regions |
US5696010A (en) * | 1992-09-02 | 1997-12-09 | Texas Instruments Incorporated | Method of forming a semiconductor device including a trench |
US5545915A (en) * | 1995-01-23 | 1996-08-13 | Delco Electronics Corporation | Semiconductor device having field limiting ring and a process therefor |
US5672528A (en) * | 1995-01-23 | 1997-09-30 | Delco Electronics Corporation | Method for making semiconductor device having field limiting ring |
FR2756102A1 (fr) * | 1996-10-25 | 1998-05-22 | Int Rectifier Corp | Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication |
US6043126A (en) * | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
US6144065A (en) * | 1996-10-25 | 2000-11-07 | International Rectifier Corporation | MOS gated device with self aligned cells |
KR100273688B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 모스펫및그제조방법 |
KR100341213B1 (ko) * | 1999-12-23 | 2002-06-20 | 오길록 | 트렌치 드레인 구조를 갖는 전력소자 |
EP1215731A2 (en) * | 2000-12-14 | 2002-06-19 | Kabushiki Kaisha Toshiba | Offset-gate-type semiconductor device |
EP1215731A3 (en) * | 2000-12-14 | 2008-06-04 | Kabushiki Kaisha Toshiba | Offset-gate-type semiconductor device |
WO2021092117A1 (en) * | 2019-11-06 | 2021-05-14 | Silicet, LLC | Devices and methods for ldmos and other mos transistors with hybrid contact |
US11322611B2 (en) | 2019-11-06 | 2022-05-03 | Silicet, LLC | Methods for LDMOS and other MOS transistors with hybrid contact |
US11646371B2 (en) | 2019-11-06 | 2023-05-09 | Amplexia, Llc | MOSFET transistors with hybrid contact |
US11522053B2 (en) | 2020-12-04 | 2022-12-06 | Amplexia, Llc | LDMOS with self-aligned body and hybrid source |
CN113964186A (zh) * | 2021-10-15 | 2022-01-21 | 芯立嘉集成电路(杭州)有限公司 | 一种肖特基超结半导体器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9941365B2 (en) | Method for forming a stress-reduced field-effect semiconductor device | |
US7417298B2 (en) | High voltage insulated-gate transistor | |
US20200273981A1 (en) | Power device having super junction and schottky diode | |
US20120126311A1 (en) | Power transistor with metal source and method of manufacture | |
EP1128443A1 (en) | Field-effect semiconductor device | |
JPH08222735A (ja) | 縦型トレンチmisfetおよびその製造方法 | |
JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
KR20070095233A (ko) | 개선된 성능을 갖는 파워 반도체 장치 및 방법 | |
EP1535344B1 (en) | Vertical gate semiconductor device with a self-aligned structure | |
JP2000269487A (ja) | 半導体装置及びその製造方法 | |
US6858499B2 (en) | Method for fabrication of MOSFET with buried gate | |
JPH02119184A (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
KR102088181B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
US20110207296A1 (en) | Fabrication method for semiconductor device | |
JP2941823B2 (ja) | 半導体装置及びその製造方法 | |
US11929420B2 (en) | Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices | |
JPH09260648A (ja) | 半導体装置及びその製造方法 | |
CN115917755A (zh) | 碳化硅半导体装置 | |
CN117577680B (zh) | 氮化镓双向功率器件 | |
CN117577642B (zh) | 氮化镓功率器件 | |
JPH03105979A (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
CN116190451B (zh) | 栅源结构及制造方法、非对称沟槽型mosfet及制造方法 | |
JP4193662B2 (ja) | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 | |
JP3031282B2 (ja) | 半導体装置 |