CN1835194A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN1835194A
CN1835194A CNA2006100088802A CN200610008880A CN1835194A CN 1835194 A CN1835194 A CN 1835194A CN A2006100088802 A CNA2006100088802 A CN A2006100088802A CN 200610008880 A CN200610008880 A CN 200610008880A CN 1835194 A CN1835194 A CN 1835194A
Authority
CN
China
Prior art keywords
mentioned
film
silicon
groove
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100088802A
Other languages
English (en)
Inventor
岛田浩行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1835194A publication Critical patent/CN1835194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

提供一种半导体装置的制造方法和由此而得到的半导体装置。本发明的半导体装置至少形成一个晶体管(10)而构成，该晶体管(10)在单一的晶粒(大致单晶粒42)内具有源区域(11)及漏区域(12)、和沟道区域(13)而构成。沟道区域(13)，蚀刻大致单晶粒(42)而形成为排列多个散热片形状的沟道部(15)的状态而形成。在各沟道部(15)的各个表面部设置栅绝缘膜(16)，覆盖各沟道部(15)的各个栅绝缘膜(16)的一部分而设有栅电极(14)。本发明能够使沟道宽度充分地变大，谋求由此而得到晶体管的作用的提高。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种半导体装置的制造方法和根据该制造方法得到的半导体装置。
背景技术
在将代表多晶硅薄膜晶体管(p-SiTFT)的薄膜半导体装置以低于可使用通用玻璃基板的600℃左右、或低于与非晶质硅薄膜晶体管(a-SiTFT)的制造温度相同程度的425℃左右的低温制造的情况下，以往采用了下面的制造方法。
首先，在玻璃基板上作为基础保护膜沉积作为绝缘膜的氧化硅膜，在其之上沉积成为半导体膜的非晶质硅膜。接着，对该非晶质硅膜照射XeCl脉冲受激准分子激光(波长308nm)，将上述非晶质硅膜制成多晶硅膜(激光热处理工序)。在该激光热处理工序中，吸收了激光的非晶质硅膜的温度上升，非晶质硅膜熔融，其后，通过随着温度下降使熔融后的硅膜结晶化，形成多晶硅膜。
在该激光热处理工序之后，根据化学气相沉积法(CVD法)或物理气相沉积法(PVD)形成成为栅绝缘膜的氧化硅膜。接着，通过用钽等形成栅电极，得到由金属(栅电极)-氧化膜(栅绝缘膜)-半导体(多晶硅膜)构成的场致效应晶体管(MOS-FET)。最后在这些膜上沉积层间绝缘膜，并开设接触孔之后用金属薄膜施加布线。由此完成薄膜半导体装置。
但是，在上述以往的薄膜半导体装置的制造方法中，由于很难控制受激准分子激光的能量密度，因此在激光热处理时存在能量密度的变动，由此对半导体膜质产生很大的偏差。特别是半导体膜质的偏差在得到比较良好的多晶半导体膜的激光照射条件(照射能量密度)的附近更明显。由此，在实际的制造工序中，为了减少该偏差的影响，使能量密度设定为比最适值还要稍微低的值而进行激光照射。因此，由能量密度的不足就很难得到良好的多晶薄膜。
另外，假设用得到比较良好的多晶膜的最适合的照射能量密度来进行照射，得到的硅膜也是多晶，根据晶界的存在例如在该晶界中产生漏电流等、形成在那里的薄膜半导体装置的特性比单晶硅薄膜半导体装置的特性变差。并且，不能控制产生晶界的场所，因此形成在该多晶硅膜中的薄膜半导体装置的特性在同一个基板内也具有很大的偏差的情况多。
对此，公开了以下的技术：在基板上的绝缘膜上开设孔，在该绝缘膜上形成非晶质硅膜之后，通过对该非晶质硅膜以规定条件照射激光，一边将上述孔的底部内的非晶质硅保持非熔融状态，一边使其他部分的非晶质硅膜成为熔融状态而产生将保持非熔融状态的非晶质硅作为晶核的晶体生长，并将非晶质硅膜的面内的上述孔作为中心的区域大致作成单晶状态的硅膜(例如，参照专利文献1)。
专利文献1：特开2003-92260号公报
但是，在形成上述的大致单晶状态的硅膜的技术中存在如下所述的应该改善的问题。
在上述技术中得到的硅膜中的单一的晶粒(大致单晶粒)，对于其粒径的界限(上限)最多也是7μm左右，从而在该单一的晶粒内形成晶体管的情况下，不能使沟道宽度充分地变大。并且，如果不能使沟道充分地变大，则不能实现无法使流向沟道的电流值变大等、作为晶体管的作用的进一步的提高。
发明内容
本发明是鉴于上述问题而作成的，其目的在于提供一种能够使沟道宽度充分地变大，谋求由此而得到的提高晶体管的作用的半导体装置的制造方法、和由此而得到的半导体装置。
本发明的半导体装置的制造方法，其特征在于，具备：通过沉积法形成结晶性硅膜的工序；在上述结晶性硅膜上设置源区域和漏区域的工序；对上述结晶性硅膜进行蚀刻而形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态的工序；在上述各沟道部的各个表面部形成栅绝缘膜的工序；通过沿着上述结晶性硅膜的面方向、覆盖上述各沟道部的各个栅绝缘膜的一部分而形成栅电极，形成晶体管的工序。
根据该半导体装置的制造方法，形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态，通过形成在这些各沟道部的每个表面部的栅绝缘膜，覆盖各自的一部分而形成栅电极，因此各沟道部的沟道部的沟道宽度的总计成为得到的晶体管的整体的沟道宽度。从而根据使沟道部的数目增多而能够使沟道宽度充分地增大，能够谋求由此而得到的晶体管的作用的提高。
另外，对于排列而形成的多个沟道部，沿着结晶性硅膜的面方向覆盖各沟道部的各自的一部分而形成栅电极，因此通过在散热片形状的沟道部的两侧配置栅电极，在各沟道部中形成双控制极结构。由此，由于在栅长度比较短的情况下沟道部成为完全耗尽状态，因此抑制产生穿孔，从而通过将栅长度形成短，能够谋求晶体管的微细化。
另外，在上述的制造方法中优选具备：作为上述结晶性硅膜的形成方法，在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上，形成相对上述面大致垂直地延伸的孔的工序；在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜的工序；通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持为非熔融状态，一边使其他部分的非晶质硅成为熔融状态，使保持为非熔融状态的非晶质硅作为晶核产生晶体生长，将非晶质硅膜的面内的上述孔为中心的区域成为大致单晶状态的结晶性硅膜的工序。
根据上述，结晶性硅膜处于大致单晶状态，因此通过在该结晶性硅膜上形成晶体管，进一步提高晶体管的特性。
特别是通过将上述源区域及漏区域、和沟道部形成在上述结晶性硅膜的、单一的大致单晶粒内，能够显著地提高例如消除在晶界中所产生的漏电等、晶体管的特性。
本发明的半导体装置，其至少形成一个晶体管而构成，该晶体管在单一的晶粒内具有源区域及漏区域、和沟道区域而构成，其特征在于，
上述沟道区域，蚀刻上述晶粒而形成为排列多个散热片形状的沟道部的状态而形成，在上述各沟道部的各个表面部设置栅绝缘膜，覆盖上述各沟道的各个栅绝缘膜的一部分而设有栅电极。
根据该半导体装置，沟道部区域被形成为并列了多个散热片形状的沟道部的状态，在这些各沟道部的各个表面部通过栅绝缘膜设有栅电极，因此各沟道部的沟道宽度的总计成为晶体管的整体的沟道宽度。从而，如果形成多个沟道部则该分沟道部宽度充分地变大，提高由上述而得到的晶体管的作用。
另外，对于通过蚀刻而形成为排列的状态的多个沟道部，覆盖各沟道部的各自的一部分而形成栅电极，因此通过在散热片形状的沟道部的两侧配置栅电极，在各沟道部中的每一个都成为双控制极结构。由此，由于在栅长度比较短的情况下沟道部成为完全耗尽状态，因此抑制产生穿孔，从而通过将栅长度形成短，能够谋求晶体管的微细化。
另外，由于晶体管被形成在单一的大致单晶粒内，因此能够显著地提高例如消除在晶界中所产生的漏电等、晶体管的特性。
另外，上述的半导体装置中，上述单一的晶粒优选是：在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上形成相对上述面大致垂直地延伸的孔，在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜，通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持非熔融状态，一边将其他部分的非晶质硅作成熔融状态，将保持非熔融状态的非晶质硅作为晶核产生晶体生长，非晶质硅膜的面内的上述孔为中心的区域被形成在大致单晶状态的结晶性硅膜上时的、构成该结晶性硅膜的大致单晶粒。
根据如此进行，由于在基板上容易形成大致单晶粒状态的结晶性硅膜，因此通过在构成该结晶性硅膜的大致单晶粒内形成晶体管，能够进一步提高该晶体管的特性。
附图说明
图1(a)～(f)是结晶性硅膜的形成方法的第1例的工序说明图。
图2(a)、(b)是说明大致单晶状态的硅膜的生长的剖面图。
图3是表示在已规则正确地配置孔的情况下的结晶性硅膜的立体图。
图4(a)～(f)是结晶性硅膜的形成方法的第2例的工序说明图。
图5是表示成为本发明的半导体装置的晶体管的概略构成的立体图。
图6(a)～(c)是在图5中所示的晶体管的制造工序图。
图中：1-玻璃基板，2-氧化硅膜，3-抗蚀剂图案，4-非晶质硅，10-晶体管，11(11a)-源区域，12(12a)-漏区域，13(13a)-沟道区域，14-栅电极，15(15a)-沟道部，16-栅绝缘膜，17-取出部，21-孔，31-贯通孔，41-非晶质硅，42-大致单晶粒。
具体实施方式
下面，基于半导体装置的制造方法对本发明进行详细的说明。
首先，对通过沉积法形成结晶性硅膜的工序进行说明。形成该结晶性硅膜的工序是尤其在本实施方式中的玻璃基板上形成大致单晶状态的结晶性硅膜的工序。
(第1例)
下面，对在玻璃基板上形成大致单晶状态的结晶性硅膜的方法的、第1例进行说明。
首先，如图1(a)所示，在玻璃基板1上形成氧化硅膜(绝缘膜)2。作为向玻璃基板1的氧化硅膜2的形成方法，适当地利用等离子体化学气相沉积法(PECVD法)、低压化学气相沉积法(LPCVD法)、和溅射法等的气相沉积法。对于氧化硅膜2的膜厚，例如作成100nm～10μm。在此，通过PECVD法形成了厚度为1μm的氧化硅膜2。
接着，如图1(b)所示，通过光刻技术在氧化硅膜2上形成抗蚀剂图案3。该抗蚀剂图案3在形成氧化硅膜2的面内的孔的位置上具有贯通孔31。
接着，如图1(c)所示，对贯通孔31的下侧的氧化硅膜2进行蚀刻而在氧化硅膜2的所定位置上开设孔21。通过使用了CF4气体和H2气体的等离子体的反应性离子蚀刻进行了该蚀刻。
另外，通过在该蚀刻中导入抗蚀剂剥离用气体(例如，氧的放电气体或NF3气体的放电气体、和与水蒸气的混合气体等)，逐渐地剥离(灰化)在氧化硅膜2上的抗蚀剂图案3，随着氧化硅膜2的蚀刻的进行，氧化硅膜2的孔21的剖面变大。
其结果，如图1(d)所示，在抗蚀剂图案3的贯通孔31的位置上，相对硅膜2的面正交地延伸的、四角锥形状的(即，与氧化硅膜2的面平行的剖面向着基板1侧变小的形状的)孔21被形成在氧化硅膜2上。孔21的尺寸作成例如深度：500nm、形成开口端的正方形的一边的长度：1μm。此外，孔21的形状除了四角锥形状以外也可以作成三角锥形状或圆锥形状等。
接着，在剥离了抗蚀剂图案3之后，如图1(e)所示，在氧化硅膜2上以规定的厚度(大于孔21的深度的尺寸，例如50nm～500nm)形成非晶质硅膜4。作为非晶质硅膜4的形成方法，能够采用PECVD法或LPCVD法、常压化学气相沉积法(APCVD法)、和溅射法。在此，为了容易地、并且可靠地向四角锥形状的孔21的底部的顶端为止沉积高纯度的硅膜而采用了LPCVD法。此外，也可以形成多晶硅膜来代替非晶质硅膜4。
接着，如图1(f)所示，对非晶质硅膜4照射激光。在此，使用XeCl脉冲受激准分子激光(波长308nm，脉冲宽度30nsec)，并以能量密度：0.4～2.0j/cm2(与非晶质硅膜4的膜厚50nm～500nm对应)进行了激光照射。由此，如图2(a)所示，一边将氧化硅膜2的孔21的底部内的非晶质硅41保持非熔融状态，一边使其他部分的非晶质硅膜4完全变为熔融状态。
即，被照射后的XeCl脉冲受激准分子激光在非晶质硅膜4的表面附近几乎被吸收。这是因为XeCl脉冲受激准分子激光的波长(308nm)中的非晶质硅及结晶性硅的吸收系数分别为0.139nm-1及0.149nm-1。
由此，在激光照射后非晶质硅膜4的温度下降而产生晶体生长时，将氧化硅膜2的孔21的底部内的、保持了非熔融状态的非晶质硅41作为晶核而产生晶体生长，如图2(b)所示，非晶质硅膜4的面内的上述孔21作为中心的区域42成为大致单晶状态的硅(大致单晶粒)。
即，通过作为四角锥形状将孔21的底部变窄，使非熔融状态的硅41的体积与熔融状态的硅的体积的比极其变小，相对于熔融硅膜，晶核的场所成为已确定的场所。另外，尤其以使非熔融状态的硅41的体积十分地变小的方式，通过选择孔21的形状和激光的照射能量密度，能够将有助于晶体生长的晶核实际上看作是一个，孔21内被从晶核生长的晶粒占有而成为大致单晶状态。并且，该晶体生长也对孔21上部的熔融状态的硅膜扩散，最后形成以孔21为中心的大的大致单晶粒42。
从而，通过预先将孔21以规定的间隔规则正确地形成配置，如图3所示，得到大致单晶状态的晶粒42与孔21的配置对应而规则正确地排列的、结晶性硅膜45。
根据该方法，能够实现以孔21为中心的4μm左右的大晶粒的生长。另外，通过在进行激光热处理工序时将样品的温度控制为例如400℃左右，能够得到7μm左右的更大的晶粒。
在以该孔21为中心的晶粒的内部中缺陷少，该晶粒处于大致单晶状态。由此，在半导体膜的电气特性的这一点上得到能带中的禁止带中央部附近的捕获能级密度变少的效果。另外，由于没有晶界，因此得到能够大大减少称为电子或空穴的载流子流过时的障碍。从而，通过将上述的半导体膜使用在后述的薄膜晶体管的有源层(源区域或漏区域、和沟道形成区域)，得到反向电流值小而移动度大的良好的晶体管。
此外，在上述的方法中，如图1(a)所示，在玻璃基板1上形成氧化硅膜2，在该氧化硅膜2上形成了孔21，但是也可以代替此，在玻璃基板1上形成氮化硅膜并且在其之上形成了氧化硅膜2之后，在该氧化硅膜2上形成孔21。在这种情况下，将氮化硅膜的膜厚设为例如50nm、氧化硅膜2的膜厚设为100nm～10μm。
根据上述，由于使基板1上的绝缘膜为氮化硅膜和氧化硅膜2之间的2层结构，因此与上述的例相比，绝缘膜从基板遮蔽在激光热处理时产生的热，减少向基板的热损害的效果高。另外，对半导体膜来说不希望的杂质、即钠或铝或硼等被包含在基板上的情况下，根据将基板上的绝缘层作成2层结构，有效地防止这些杂质从基板向半导体扩散。
另外，由于在完全熔融孔21的底部以外的非晶质硅膜的条件下实施激光热处理，因此基板容易受到由热引起的比较大的损害，但是通过将基板上的绝缘层作成2层结构而减少该热损害。根据该热损害减少效果及上述的杂质扩散防止效果得到特性良好的薄膜晶体管。
并且，也可以使用绝缘性的基板来代替在基板上沉积绝缘膜而在此基板上直接形成孔。
(第2实施例)
下面，对在玻璃基板上形成大致单晶状态的结晶性硅膜的方法的、第2例进行说明。
首先，如图4(a)所示，在玻璃基板1上通过光刻技术形成抗蚀剂图案3。该抗蚀剂图案3在形成玻璃基板1的面内的孔的位置上具有贯通孔31。接着，如图4(b)所示，对贯通孔31的下侧的玻璃基板1进行蚀刻而在玻璃基板1的所定位置上开设孔11。
该蚀刻已通过使用了CF4气体和H2气体的等离子体的反应性离子蚀刻进行。另外，通过在该蚀刻中导入抗蚀剂剥离用气体(例如，氧的放电气体或NF3气体的放电气体、和与水蒸气的混合气体等)，逐渐地剥离(灰化)在玻璃基板1上的抗蚀剂图案3，随着玻璃基板1的蚀刻的进行，玻璃基板1的孔11的剖面变大。
其结果，如图4(c)所示，在抗蚀剂图案3的贯通孔31的位置上，相对基板面正交地延伸的、四角锥形状的孔11被形成在玻璃基板1上。孔11的尺寸为例如深度：1μm、形成开口端的正方形的一边的长度：1μm。
接着，在剥离了抗蚀剂图案3之后，通过PECVD法在玻璃基板1上以厚度400nm～600nm形成氧化硅膜(绝缘膜)25。由此，如图4(d)所示，上述孔11被氧化硅膜25覆盖，从上述孔11在基板内的所定位置上形成了尺寸的大小低于100nm的四角锥形状的孔27。
接着，如图4(e)所示，在氧化硅膜2上以规定厚度(大于孔27的深度的厚度的尺寸，例如50nm～500nm)并通过LPCVD法形成非晶质硅膜4。此外，也可以形成多晶硅膜来代替非晶质硅膜4。
接着，如图4(f)所示，对非晶质硅膜4照射激光。在此，使用XeCl脉冲受激准分子激光(波长308nm，脉冲宽度30nsec)，并以能量密度：0.4～2.0j/cm2(与非晶质硅膜4的膜厚50nm～500nm对应)进行了激光照射。
由此，一边将被氧化硅膜2覆盖了的孔27的底部内的非晶质硅保持非熔融状态，一边将其他部分的非晶质硅膜4完全成为熔融状态。并且，在激光照射后非晶质硅膜4的温度下降而产生晶体生长时，产生将保持被氧化硅膜2覆盖了的孔27的底部内的非熔融状态的非晶质硅作为晶核的晶体生长，以非晶质硅膜4的面内的上述孔27为中心的区域成为大致单晶状态的硅(大致单晶粒)。
从而，通过预先将孔27以规定的间隔规则正确地形成配置，与第1例相同地得到大致单晶状态的晶粒与孔27的配置对应而规则正确地排列的、结晶性硅膜。
接着，对在如上所述而得到的结晶性硅膜上形成晶体管(薄膜晶体管)的方法进行说明。
在该晶体管的形成中，特别是在上述的结晶性硅膜的形成中，通过在进行激光热处理工序时将样品的温度控制为例如400℃左右，得到厚度为250nm左右的、直径为5μm左右的晶粒，在该单一的晶粒(大致单晶粒)内形成晶体管的有源层、即源区域及漏区域、和沟道区域。
首先，对形成的晶体管的结构参照附图5进行说明。
在图5中编号42是大致单晶粒，在该大致单晶粒42内形成成为本发明中的半导体装置的晶体管(薄膜晶体管)10。该晶体管10在大致单晶粒42内，即单一的晶粒内具有源区域11及漏区域12、和沟道区域13，并且形成了栅电极14，因此以在图5中用L1表示的源区域11和漏区域12之间的距离变为3μm左右的方式形成。
沟道区域13通过蚀刻上述大致单晶粒42被形成在源区域11和漏区域12之间，通过以散热片形状、即板状的多个沟道部15，在本实施方式中的图5中以W1表示的宽度为30nm的50个沟道部排列形成为平行的状态而构成。在此，构成该沟道区域13的各沟道部15、上述源区域11及漏区域12被形成在形成大致单晶粒42的结晶性硅膜的厚度的整体上，从而这些沟道部15的厚度或源区域11及漏区域12的厚度(在图5中用t表示的厚度)变成250nm左右。此外，在如此的构成的基础上，上述的各沟道部15在上述结晶性硅膜的面方向上以多个排列的状态下形成。
另外，在上述各沟道部15的每个表面部形成有栅绝缘膜16，上述栅电极14覆盖上述各沟道部15的每个栅绝缘膜16的一部分而形成。该栅电极14是向与沟道部15正交的方向延伸而形成的板状的电极，其覆盖各沟道部15的大约中央部(源区域11和漏区域的大约中间部)而形成。从而，各沟道部15及其表面部的栅绝缘膜16被配置为贯通了栅电极15内的状态。在此，栅电极14被形成为在图5中用L2表示的宽度为30nm左右，从而该栅电极14的栅长度变成30nm左右。在该栅电极14中，在其他一方侧设有取出部17。
在这种构成之下，晶体管10覆盖构成沟道区域13的各沟道部15的、各个栅绝缘膜16的一部分而形成有栅电极14，因此通过在散热片形状的沟道部15的两侧配置栅电极14，在各沟道部15中的每一个成为双控制极结构。
此外，在图5中所示的晶体管10中，在构成沟道区域13的各沟道部15中被栅电极14覆盖的部分成为实质上的沟道区域，基本上由此在源区域11侧作为源区域，而在漏区域侧作为漏区域而起作用。
另外，将散热片形状的沟道部15形成为多个排列的状态，在这些各沟道部15的每个表面部通过栅绝缘膜16设置有栅电极14，因此在沟道区域13整体中的沟道宽度、即晶体管10的整体的沟道宽度成为整个沟道部15的沟道宽度的总计。即各沟道部15的一方的面的各沟道宽度变成在图5中用t表示的厚度的250nm，从而各沟道部15作为双控制极结构而其两面作为沟道来起作用，因此变成250nm×2而得到500nm。并且，通过形成有上述的沟道部15而变成500nm×50而得到25μm，从而沟道区域13实际上具有25μm的沟道宽度。
要将这种构成的晶体管10形成在上述的结晶性硅膜中的大致单晶粒42内时，首先，对该大致单晶粒42进行图案形成，如图6(a)所述，形成由源区域11a及漏区域12a、并且多个沟道部15a构成的沟道区域13a。此外，这些源区域11a、漏区域12a、沟道区域13a，形成在未图示的、在图1中所示的玻璃基板上的氧化硅膜2上。另外，在这些源区域11a、漏区域12a、沟道区域13a的形成区域内，使上述的氧化硅膜2的孔21不位于那样，在大致单晶粒42中分割成各区域11a、12a、13a。
接着，如图6(b)所示，通过热氧化法或根据高密度等离子体的直接等离子氧化法，在各沟道部15a的表面部、即至少其两侧形成厚度为2nm左右的氧化膜并成为栅氧化膜16。此外，此时在源区域11a或漏区域12a的表面也形成氧化膜(未图示)。
接着，将由钛或钨等构成的金属薄膜根据CVD法形成，其后，通过以与形成源区域11a或漏区域12a、和沟道区域13a的硅充分地得到选择比的条件下的反应性离子蚀刻来形成图案，如图6(c)所示形成栅电极14及其取出部17。
接着，将该栅电极14作为掩模而注入成为施主或受主的杂质离子，将源区域11及漏区域12、和沟道区域13相对栅电极14自匹配地制作。
在此，制作NMOS晶体管，作为杂质元素将磷(P)以1×1016cm-2的浓度打入在源/漏区域中。其后，通过将XeCl受激准分子激光以照射能量密度200mj/cm2以上、400mj/cm2以下的程度下照射、或以从250℃到500℃左右的温度进行热处理而进行上述杂质元素的活性化，并得到晶体管10。
接着，该晶体管10、即将源区域11及漏区域12、沟道区域13、栅电极14及其取出部17覆盖，并以PECVD法形成氧化硅膜(未图示)。
接着，对氧化硅膜进行蚀刻而形成到达在源区域11及漏区域12的接触孔(未图示)、和到达在栅电极14的取出部17的接触孔(未图示)。
其后，在接触孔内及氧化硅膜上的接触孔的周边部根据溅射法沉积铝，形成通过源区域11的源电极和通过漏区域12的漏电极，并且形成通过栅电极14的取出部17的端子电极。
由此而制作的晶体管10，如上所述，沟道区域13被形成为排列了多个散热片形状的沟道部15的状态，在这些沟道部15的各个表面部通过栅绝缘膜16设有栅电极14，因此在沟道区域13的整体中的沟道宽度，即晶体管10的整体的沟道宽度成为整个沟道部15的沟道宽度的总计。从而形成50个沟道部15，如上所述具有非常大的沟道宽度，因此例如能够使流向沟道的电流值变大等、充分地提高晶体管10的作用。
另外，对于通过蚀刻形成为排列后的状态的多个沟道部15，覆盖各沟道部15的各个的一部分而形成栅电极14，因此通过在散热片形状的沟道部15的两侧配置栅电极14，在各沟道部15中的每一个成为双控制极结构。因此，即使如本实施方式那样将栅长度作成小于30nm，也能够可靠地抑制产生穿孔。从而，例如通过将栅长度形成为比上述的长度短，能够谋求晶体管的微细化，并由此能够提高频率。
并且，将晶体管10形成在单一的大致单晶粒42内，因此能够将成为在载流子流过时的大的障碍的晶界或晶粒内的缺陷达到极少的区域作为沟道区域13，从而能够显著地提高消除漏电路等、晶体管10的特性。
此外，本发明并不局限于上述实施方式，只要不脱离本发明的要点就能够进行各种变更。在上述实施方式中，对单一的晶粒(大致单晶粒42)只形成了一个晶体管，但是能够形成2个例如p沟道MOS晶体管和n沟道MOS晶体管。
另外，在上述实施方式中作为基板使用了玻璃基板，但是本发明并不局限于此，例如能够使用例如石英玻璃基板或硅基板、并且也能够使用耐热性高的塑料基板。
进而，在上述实施方式中，形成50个散热片形状的沟道部15而构成了沟道区域13，但是有关该沟道部15的数目，根据形成的晶体管所需要的沟道宽度而适当地设定并形成。
另外，在本发明的实施方式中，特别是将形成在氧化硅膜(绝缘膜)上的孔以越向基板侧越变小地形成的，但是本发明并不局限于此，也可以使内径大致一定的孔。

Claims (5)

1、一种半导体装置的制造方法，其特征在于，具备：
通过沉积法形成结晶性硅膜的工序；
在上述结晶性硅膜上设置源区域和漏区域的工序；
对上述结晶性硅膜进行蚀刻而形成为向该结晶性硅膜的面方向排列多个散热片形状的沟道部的状态的工序；
在上述各沟道部的各个表面部形成栅绝缘膜的工序；和
通过沿着上述结晶性硅膜的面方向、覆盖上述各沟道部的各个栅绝缘膜的一部分而形成栅电极，形成晶体管的工序。
2、根据权利要求1所述的半导体装置的制造方法，其特征在于，其中作为上述结晶性硅膜的形成方法，具备：
在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上，形成相对上述面大致垂直地延伸的孔的工序；
在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜的工序；
通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持为非熔融状态，一边使其他部分的非晶质硅成为熔融状态，使保持为非熔融状态的非晶质硅作为晶核产生晶体生长，将非晶质硅膜的面内的上述孔为中心的区域成为大致单晶状态的结晶性硅膜的工序。
3、根据权利要求2所述的半导体装置的制造方法，其特征在于，
在形成为大致单晶状态的结晶性硅膜的、单一的大致单晶粒内，形成上述源区域及漏区域、和沟道部。
4、一种半导体装置，其至少形成一个晶体管而构成，该晶体管在单一的晶粒内具有源区域及漏区域、和沟道区域而构成，其特征在于，
上述沟道区域，蚀刻上述晶粒而形成为排列多个散热片形状的沟道部的状态而形成，
在上述各沟道部的各个表面部设置栅绝缘膜；
覆盖上述各沟道的各个栅绝缘膜的一部分，设有栅电极。
5、根据权利要求4所述的半导体装置，其特征在于，
上述单一的晶粒是：
在绝缘性的基板上或沉积在基板上的绝缘膜上的面内的所定位置上，形成相对上述面大致垂直地延伸的孔，
在上述绝缘性基板或绝缘膜上，通过沉积法形成非晶质硅膜，
通过对上述非晶质硅膜照射激光，一边将上述孔的底部内的非晶质硅保持为非熔融状态，一边使其他部分的非晶质硅成为熔融状态，从而将保持为非熔融状态的非晶质硅作为晶核来产生晶体生长，使非晶质硅膜的面内的上述孔为中心的区域被形成在大致单晶状态的结晶性硅膜上时的、构成该结晶性硅膜的大致单晶粒。
CNA2006100088802A 2005-03-15 2006-02-23 半导体装置的制造方法及半导体装置 Pending CN1835194A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005072711 2005-03-15
JP2005072711A JP2006261188A (ja) 2005-03-15 2005-03-15 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN1835194A true CN1835194A (zh) 2006-09-20

Family

ID=37002882

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100088802A Pending CN1835194A (zh) 2005-03-15 2006-02-23 半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US7268026B2 (zh)
JP (1) JP2006261188A (zh)
KR (1) KR100750318B1 (zh)
CN (1) CN1835194A (zh)
TW (1) TWI307116B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543753A (zh) * 2010-12-29 2012-07-04 新加坡商格罗方德半导体私人有限公司 改善之鳍式场效晶体管
CN110660789A (zh) * 2018-06-28 2020-01-07 艾普凌科有限公司 半导体装置及半导体芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844866B2 (en) * 2007-10-02 2010-11-30 International Business Machines Corporation Mechanism to report operating system events on an intelligent platform management interface compliant server
US7456471B2 (en) * 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR100886643B1 (ko) * 2007-07-02 2009-03-04 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
JP2011003742A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US10700170B2 (en) * 2014-04-29 2020-06-30 Globalfoundries Inc. Multiple fin finFET with low-resistance gate structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
JP2001210017A (ja) 2000-01-27 2001-08-03 Matsushita Electric Ind Co Ltd 動画データ管理方法
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4137461B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
JP4329312B2 (ja) * 2002-07-02 2009-09-09 株式会社日立製作所 薄膜半導体装置、その製造方法及び画像表示装置
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US6949768B1 (en) * 2004-10-18 2005-09-27 International Business Machines Corporation Planar substrate devices integrated with finfets and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543753A (zh) * 2010-12-29 2012-07-04 新加坡商格罗方德半导体私人有限公司 改善之鳍式场效晶体管
CN110660789A (zh) * 2018-06-28 2020-01-07 艾普凌科有限公司 半导体装置及半导体芯片
CN110660789B (zh) * 2018-06-28 2023-09-12 艾普凌科有限公司 半导体装置及半导体芯片

Also Published As

Publication number Publication date
US7268026B2 (en) 2007-09-11
KR100750318B1 (ko) 2007-08-20
JP2006261188A (ja) 2006-09-28
KR20060101215A (ko) 2006-09-22
TW200633017A (en) 2006-09-16
US20060208286A1 (en) 2006-09-21
TWI307116B (en) 2009-03-01

Similar Documents

Publication Publication Date Title
CN1270380C (zh) 半导体器件及其制造方法
CN1835194A (zh) 半导体装置的制造方法及半导体装置
CN1187791C (zh) 一种用于结晶硅层的方法
CN1156015C (zh) Mis半导体器件及其制造方法
CN1858900A (zh) 在存储器件中制造三沟道晶体管的方法
CN1356729A (zh) 半导体器件
CN1822349A (zh) 半导体元件之电容器与金属栅极之制造方法
CN1120240A (zh) 半导体器件及其制造方法
CN1815728A (zh) 半导体器件以及其制造方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1700430A (zh) 半导体装置的制造方法
CN1531014A (zh) 半导体衬底及其制造方法、半导体器件及其制造方法
CN1627535A (zh) 金刚石半导体器件及其制造方法
CN1763909A (zh) 绝缘硅基板上单片集成铅直装置制造方法
CN1875475A (zh) 形成具有不同高度的升高的漏极与源极区域的晶体管的先进方法
CN101076894A (zh) 绝缘膜半导体装置及方法
CN1279621C (zh) 包括薄膜晶体管的电子器件及其制造方法
CN1717793A (zh) 用于生产双极晶体管的方法
CN1540742A (zh) 半导体装置及其制造方法
CN1310304C (zh) 半导体器件及其制造方法
CN1925168A (zh) 半导体装置及其制造方法
CN1122311C (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1210813C (zh) 半导体器件和其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication