TWI331366B - Method of semiconductor thin film crystallization and semiconductor device fabrication - Google Patents

Method of semiconductor thin film crystallization and semiconductor device fabrication Download PDF

Info

Publication number
TWI331366B
TWI331366B TW094147013A TW94147013A TWI331366B TW I331366 B TWI331366 B TW I331366B TW 094147013 A TW094147013 A TW 094147013A TW 94147013 A TW94147013 A TW 94147013A TW I331366 B TWI331366 B TW I331366B
Authority
TW
Taiwan
Prior art keywords
layer
fabricating
forming
amorphous
heat retaining
Prior art date
Application number
TW094147013A
Other languages
English (en)
Other versions
TW200713452A (en
Inventor
Jia Xing Lin
Chi Lin Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW200713452A publication Critical patent/TW200713452A/zh
Application granted granted Critical
Publication of TWI331366B publication Critical patent/TWI331366B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

1331366 九、發明說明： 【發明所屬之技術領域】 本發明一般係和半導體製造有關，更明確地說，係關 於利用保熱層來晶化一非晶矽膜以製造一半導體元件的方 法。 【先前技術】
由於對具有更高解析度顯示器之小型電子產品的需 求，激起液晶顯示器（LCD)領域中不斷地進行研發。lCD 中有一重要組件為薄膜電晶體(TFT)。TFT通常係製作於一 透明基板（如玻璃或塑膠基板）之上，且運用一薄臈矽半導
薄膜石夕半導體通常包含非晶石夕(a_Si)半導體及多晶石夕 (P-Si)半導體。非晶♦半導體最常使用，因為它們可經由量 產以非常低廉的成本來製作。卜Si半導體具有優於㈣半 導體的物理特性，如導電性。然而，製造㈣半導體卻比 —半導體還要困難。由於㈣半導體具有優越的特性， 許多研究均集中在改善製作p_Si半導體的製程上。 入製造P_SlTFTLCD的方法包含長晶製程。該項製程包 玻璃基板上形成—心賴，且將該薄膜形成於 膜之中。長晶方法的f知範例包含則目長晶法(咖） ί二f射退火法(ELA)1些方法均使用很低的熱預 '就tc，ELA方法為高溫及短退火時間，❿方法 =為非常低溫及較長的退火時間。該低熱預算製 重 要，因為LCD中通常會使用的玻璃基板並無法耐受高退火 IT0127 1331366 溫度及/或長退火時間而不變形或破裂。舉例來說，玻璃通 常會於約60〇°c(於不變形該玻璃基板下通常允許的最高溫 度)溫度處破裂或變形。 SPC法包含於約400°C至800°C的溫度處對該玻璃基 板上所开)成的a-Si膜進行退火，以便獲得一 p_si膜。因為 SPC法可能涉及使用高溫製程，所以，便必須於該玻璃基 板中使用昂貴的石英玻璃，其成本通常非常昂責而無法適 用於LCD元件中。 ELA法包含利用短脈衝準分子雷射來照射該a_Si膜， 以便獲得該p_Si膜’該脈衝寬度約20至200ns。ELA法係 目前多晶矽TFT製作中最常用的方法。p_Si薄膜的晶粒尺 寸可達300至600nm，而p-Si TFT的載子移動率則可達2〇〇 em2/V-s。不過’此數值並不敷未來高效能平面顯示器的需 求再者，ELA不穩定的雷射能量輸出通常會將製程視窗 ~百小至數十個mj/cm2的程度。所以，必須進行頻繁的雷射 照射以重新熔化該不規律雷射能量波動所造成的有瑕疵精 、、田曰日粒，使得該ELA法的成本提高’進而較不具競爭力。 於p-Si TFTLCD中，不論是由SPC法或ELA法所製 成’均強烈需要進一步放大p-Si膜的晶粒尺寸。於習知的 方法中，晶粒尺寸約為300至600nm。為增強p-Si TFT LCD 的功此，必須將晶粒尺寸放大至數微米以上。下文說明要 放大晶粒尺寸的理由。有一移動率數值係影響一半導體元 件功能的因素。移動率代表的係電子漂移速度。當晶粒尺 寸很小時，漂移速度便會下降，且於該電子路徑中會有許 IT0127 6 1331366 多晶粒場。當漂移速度下降時，便無法預期該半導體元件 的功能可以強化。 相較於透過習知的準分子雷射長晶所形成的晶粒尺 寸，有一種稱為超橫向成長(SLG)的已知技術係用來形成較 大的晶粒。雖然可獲得非常大的晶粒，不過，可達slg效 果的雷射束能量強度區卻遠高於常用的準分子雷射長曰中 所用的能量。另外，該能量強度區的範圍還非常狹窄:從 晶粒的位置控制觀點來看，可能無法控制獲得大型晶粒的 位置。結果，晶粒的大小便不均勻且晶體表面的粗糙度亦 非常地大。 所以已經有人開發出序列式橫向固化（SLS)法以人為 的方式來控制要發生於預期位置處的SLG。根據SLS法， 會透過一狭縫狀遮罩將一脈衝振盪準分子雷射光束照射在 一材料上。當該材料與該雷射光束間的相對位置於每次照 射中位移略等於透過該SLG所形成之晶體的長度時便完成 該長晶作用。不過，該SLS法可能會因該材料表面上光束 點與該材料基板間的雷射光束的饋孔距(也就是，相對的偏 移距離）非常小的關係而導致處理量不足。 所以，需要有一種半導體薄膜長晶的方法，能夠以成 本較低的方式達成較高處理量以及更大且均勻的晶粒尺 寸、且不會損失預期的電特性。 【發明内容】 本發明係有關一種解決因先前技術之限制與缺點所造 成的種種問題之方法。 IT0127 1331366 根據本發明一具體實施例，提供一種製作一半導體元 件的方法，其包括：提供一基板；於該基板上形成一非晶 矽層；於該非晶矽層上形成一保熱層；圖案化該保熱層； 以及照射該已圖案化的保熱層。 另外，根據本發明，提供一種製作一半導體元件的方 法’其包括：提供一基板；於該基板上形成一緩衝層；於 該緩衝層上形成一非晶矽層；於該非晶矽層上形成一保熱 層；圖案化該保熱層；以及利用雷射來照射該非晶矽層與 該已圖案化的保熱層。 進一步，根據本發明，提供一種製作一半導體元件的 方法，其包括：於一基板上形成一非晶石夕層；於該非晶石夕 層上形成一保熱層；圖案化該保熱層；以及照射該非晶矽 層與該保熱層。 於下文的說明中將部份提出本發明的其他特點與優 點，而且從該說明中將瞭解本發明其中一部份，或者藉由 實施本發明亦可習得。藉由隨附之申請專利範圍中特別列 出的元件與組合將可暸解且達成本發明的特點與優點。 應該瞭解的係，上文的概要說明以及下文的詳細說明 都僅供作例示與解釋，其並未限制本文所主張之發明。 【實施方式】 圖1A至1G為根據本發明一具體實施例用於製作一半 導體元件之方法的圖示。參考圖1A，舉例來說，藉由沖洗 與烘乾來界定一基板10。基板10包含一半導體晶圓、石 英、玻璃、塑膠、或金屬箔中其中一者。基板10的厚度可 IT0127 8 1331366 能隨著材料不同而改變。於其中一項觀點中，對4英时半 導體晶圓而言，基板10的厚度約為0.525毫米（mm)，或對 8英吋半導體晶圓而言’基板的厚度則約為〇 625mm。於 其它觀點中，由玻璃、塑膠、或金屬箔所製成的基板1〇的 厚度分別約為0.5、0.2、以及0.05mm。 參考圖1B，視情況可於基板10上形成一緩衝層12。 緩衝層12(如二氧化矽（Si02)層）係用來避免基板10中的金 屬離子污染基板10上所形成的後續層。緩衝層12的厚度 約為3000埃。 接著，參考圖1C ’利用化學氣相沉積法(CVD)於緩衝 層12上形成一半導體前驅層14。於根據本發明的其中一 具體實施例中，半導體前驅層14包含非晶矽，厚度約為 500 埃。 *’、、 參考圖1D，利用CVD於半導體前驅層14上形成一保 熱層16。製作保熱層16的材料可吸收一部份照射光束且 透射该光束。根據本發明其中—具體實施例，保熱層16包 含石夕的氮氧化合物（Si〇xNy) ’ χ與丫為合宜整數，該層會 吸收30/。的照射光束。保熱層16的厚度約為μ㈨至 埃。 >考图1Ε，舉例來說，利用一圖案化與银刻製程來界 定保熱層I6’朗製程蚊非^讀Μ上的初始成長部 B 。已界定的保熱層16-1係充當一遮罩以控制一 動區的大小。明確地說，位於該已界定的保熱層 w於部位A與B之間的—部份非晶矽層14於稍後 IT0127 1331366 會成為一電晶體的主動區。 樣係用來控制形成於非晶石夕’已界f的保熱層16-1同 後。 s中的晶粒邊界，其說明如 破壞為=加且同時防止基板_ 破環要使用到—雷射退火製程，发合 週期中產生雷射光束。失考S】F Ό議衝的方式在短 的保熱層16-i均裸露於二射’非晶矽層14及已界定 路於雷射18之中。在上述的雷射光束
V月確地說’以倍頻嫩AG雷射光束或準二=
光束。實行雷射退火的方式係利用-光子^姻中未顯示）來處理㈣18，俾使於要被照射的 表面處將其設計成點狀形狀或祕形狀。絲10上要被昭 射的表面會被雷射18掃^也就是，該雷射光束的照射位 置=依據要被照射的表面來移動。而後，便會反覆地利用 該雷射光錢行照紅步轉動基板10,直到位於已界定 的保熱層16-1下方的非晶矽層14被多晶化為止。 於根據本發明的其中一具體實施例中，係以每秒20次 的方式來照射光束直徑2〇em的能量短脈衝。雷射18會 以約0.2# m或該雷射直徑1%的照射位置重疊的方式依據 非晶矽層M與已界定的保熱層16-1來移動。相較於照射 位置重疊約介於50%至95%間的習知技術，根據本發明的 1%重疊有助於大幅改善處理量。 雷射18提供必要的能量以炼化位於已界定的保熱層 IT0I27 10 1331366 16-1下方的非晶矽層14。結晶成長係利用超橫向成長法從 初始成長部位A與B處開始。於該超橫向成長法中，會形 成一部份因雷射光束照射的關係而被完全熔化的半導體以 及一部份仍保留固態半導體區，接著，便會於當作晶核的 固態半導體區附近開始進行結晶成長。因為於被完全熔化 的區域中進行結核需要一段特定的時間週期，所以於該被 完全熔化的區域中進行結核的時間週期期間，便已經於上 述半導體的膜表面的水平或橫向方向中在當作晶核的上述 固態半導體區附近長出晶體。所以，晶粒的長度會成長至 該膜厚度的數十倍長。該現象稱為受控式超橫向成長法 (C-SLG)。 接著，參考圖1G，未被已界定的保熱層16-1覆蓋的 非晶矽層14其它部份會被蝕除。已界定的保熱層16-1係 充當該蝕刻製程中的遮罩，所以便無需任何額外的遮罩。 蝕刻後剩餘的非晶矽層14會於稍後成為一 TFT的主動層。 圖2為根據圖1A至1G的方法所形成的主動層14-1 的概略示意圖。1A to 1G.參考圖2，於晶體成長期間會於主 動層14-1中形成晶粒邊界20與22。明確地說，平行初始 成長部位A或B延伸的垂直晶粒邊界22預期會形成於部 位A或B間的中間區域處。一晶粒的晶粒邊界所指的係晶 體的轉換對稱性遭到破壞的區域。已知的係，由於載子的 再結合中心或陷捕中心的影響，或因晶體缺陷或類似因素 於晶粒邊界中所造成的電位屏障的影響，載子的電流傳輸 特徵會下降。舉例來說，垂直晶粒邊界22可能會對於電流 IT0127 11 1331366 傳輸期間移動跨越該中心區域的載子的移動率造成負面影 響。 圖3A與3B分別為一單閘極結構30與一雙閘極結構 40的概略示意圖。參考圖3A，單閘極結構30包含一閘極 31、閘極指狀部32、以及一主動層14-1。於移除用來決定 主動層14_1的保熱層16_1之後，舉例來說，便可利用負 離子對主動層14-1進行離子植入，然後利用複數個熱循環 進行退火，以便形成重度η摻雜(n+)層。離子植入會被閘 極指狀部32阻隔。於主動層14-1内，會於閘極指狀部32 下方形成一通道區（圖中未編號）。該通道區會隔離一第一 擴散區36(如源極區）與一第二擴散區38(如汲極區）。 參考圖3B，雙閘極結構40包含一閘極41、一第一閘 極指狀部42、一第二閘極指狀部43、以及一主動層14-1。 於主動層14-1内，會在第一閘極指狀部41與第二閘極指 狀部42下方形成兩個通道區（圖中未編號）。該等兩個通道 區會將主動層14-1分成三個區域，一第一擴散區44(如源 極區）、一第二擴散區48(如汲極區）、以及一第三區46(也 就是，n+區）。雙閘極結構40可呈現優於圖3A所示之單閘 極結構30的電氣特性，因為雙閘極結構40中的載子移動 率並不會受到垂直延伸晶粒邊界22的負面影響。 熟習此項技藝者應即瞭解可對上述各項具體實施例進 行變化，而不致悖離其廣義之發明性概念。因此，應瞭解 本發明並不限於本揭之特定具體實施例，而係為涵蓋歸屬 如後載各請求項所定義之本發明精神及範圍内的修飾。 IT0127 12 1331366 另外，在說明本發明之代表性具體實施例時，本說明 書可將本發明之方法及/或製程表示為一特定之步驟次 序；不過，由於該方法或製程的範圍並不繫於本文所提出 之特定的步驟次序，故該方法或製程不應受限於所述之特 定步驟次序。身為熟習本技藝者當會了解其它步驟次序也 是可行的。所以，不應將本說明書所提出的特定步驟次序 視為對申請專利範圍的限制。此外，亦不應將有關本發明 之方法及/或製程的申請專利範圍僅限制在以書面所載之 步驟次序之實施，熟習此項技藝者易於瞭解，該等次序亦 可加以改變，並且仍涵蓋於本發明之精神與範疇之内。 【圖式簡單說明】 當併同各隨附圖式而閱覽時，即可更佳瞭解本發明之 前揭摘要以及上文詳細說明。為達本發明之說明目的，各 圖式裏圖繪有現屬較佳之各具體實施例。然應暸解本發明 並不限於所繪之精確排置方式及設備裝置。 現將詳細參照於本發明具體實施例，其實施例圖解於 附圖之中。盡其可能，所有圖式中將依相同元件符號以代 表相同或類似的部件。 在各圖式中： 圖1A至1G為根據本發明一具體實施例用於製作一半 導體元件之方法的圖示； 圖2為根據圖1A至1G的方法所形成的主動層的概略 不思圖，以及 圖3A與3B分別為一單閘極結構與一雙閘極結構的概 IT0127 13 1331366 略示意圖。 【主要元件符號說明】
10 基板 12 緩衝層 14 非晶矽層 14-1 主動層 16 保熱層 16-1 保熱層 A 初始成長部位 B 初始成長部位 18 雷射 20 晶粒邊界 22 晶粒邊界 30 單閘極結構 31 閘極 32 閘極指狀部 36 第一擴散區 38 第二擴散區 40 雙閘極結構 41 閘極 42 第一閘極指狀部 43 第二閘極指狀部 44 第一擴散區 46 第三區 IT0127 14 1331366 48 弟二擴散區
IT0127 15

Claims (1)

  1. 叫1366 第94147013號 修正日期:99.2.26 修正本 十、申請專利範圍： I一種製作一半導體元件的方法，其包括： 提供一基板； 於該基板上形成一非晶矽層； 於该非晶石夕層上形成一保熱層； 圖案化該保熱層； % 石夕層 照射該已圖案化的保熱層：以及 利用該已圖案化的保熱層作為遮罩來移除部份該非 〇 晶 2·如申請專利範圍第丨項所述之一種製作一半導體元 件的方法，其進一步包括於形成該非晶矽層以前先於該基 板上形成一緩衝層。 如申《月專利範圍帛1項所述之一種製作_半導體元 2的方法，其進—步包括细料魏化物來形成該保熱 你4.如申請專利範圍第1項所述之-種製作-半導體元 的方法其進—步包括利用準分子雷射或YAG雷射來照 射該已圖案化的保熱層。 如U利㈣第丨項所述之-種製作_半導體元 4=法’其進_步包括以約ι%的照射位置重疊來照射該 已圖案化的保熱層。 6.如申請專利範圍第 1項所述之一種製作一半導體元【 1331366 ' 第94147013號 修正曰期:99.2.26 修正本 .件的方法，其進一步包括於圖案化該保熱層中在非晶矽層 上決定一初始成長部位。 7·如申請專利範圍第1項所述之一種製作一半導體元 件的方法，其進一步包括： 於該剩餘的非晶矽層中形成一第一擴散區；以及 於該剩餘的非晶矽層中形成一第二擴散區，與該第一 擴散區隔開。 _ 8.如申請專利範圍第1項所述之一種製作一半導體元 件的方法’其進一步包括： 於該剩餘的非晶矽層中形成一第一擴散區； 於該剩餘的非晶矽層中形成一第二擴散區，與該第一 擴散區隔開；以及 於該剩餘的非晶石夕層中形成一第三擴散區，位於該等 第-與第二·區之間且與該等第一與第二擴散區隔開。 9. 如申μ專利範圍帛1項所述之—種製作—半導體元 件的方法’其進—步包括提供該基板，其包含晶®、石英、 玻璃、塑膠、或金屬箔中其中一者。 10. -種製作-半導體元件的方法，其包括： 提供一基板； 於该基板上形成一緩衝層； 於該緩衝層上形成一非晶矽層; i S 17 1331366 ' 第94147013號 修正日期:99.2.26 修正本 於該非晶碎層上形成一保熱層； 圖案化該保熱層； 利用雷射來照射該非晶矽層與該已圖案化的保熱層； 以及 ^ 利用該已圖案化的保熱層作為遮罩來移除部份該非晶 碎層。 11. 如申請專利範圍第10項所述之一種製作一半導體 元件的方法，其進一步包括以約1%的照射位置重疊，相對 於該已圖案化的保熱層來移動該雷射。 12. 如申請專利範圍第1G項所述之—種製作一半導體 元件的方法，其進-步包括利时的氮氧化物來形成 熱層。 ' 1J.如甲請專利
    ......〜叫不' γ w丨地〈一禋製作一半 元件的方法，其進-步包括於圖案化該保熱層中在非 層上決定一初始成長部位。 曰曰 14.一種製作一半導體元件的方法，其包括： 於一基板上形成一非晶矽層； 於該非晶石夕層上形成一保熱層； 圖案化該保熱層； 照射該非晶石夕層與該保熱層；以及 利用該已圖案化的保熱層作為遮罩來移除部份該非 1331.366 石夕層。 第94147013號 修正曰期:99 2 26 修正本 —15·如申請專利範圍第14項所述之—種製作一半導體 凡件的方法，其進-步包括利用石夕的氮氧化物來形成該保 熱層。 K如申請專利範㈣14項所述之— 元件的—方法，其進-步包括於圖案化該保熱層中在非晶石夕 層上决疋—初始成長部位。 ' R如中請專利範圍第14項所述之—種製作一半導體 兀件的方法，其進一步包括： 利用雷射來照射該非晶碎層與該保熱層；以及 以約】％的照射位置重疊，相對於該非晶㈣與該已圖 案化的保熱層來移動該雷射。
TW094147013A 2005-09-14 2005-12-28 Method of semiconductor thin film crystallization and semiconductor device fabrication TWI331366B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/226,679 US7560365B2 (en) 2005-09-14 2005-09-14 Method of semiconductor thin film crystallization and semiconductor device fabrication

Publications (2)

Publication Number Publication Date
TW200713452A TW200713452A (en) 2007-04-01
TWI331366B true TWI331366B (en) 2010-10-01

Family

ID=37830534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147013A TWI331366B (en) 2005-09-14 2005-12-28 Method of semiconductor thin film crystallization and semiconductor device fabrication

Country Status (3)

Country Link
US (1) US7560365B2 (zh)
CN (1) CN1933104A (zh)
TW (1) TWI331366B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
US20070243670A1 (en) * 2006-04-17 2007-10-18 Industrial Technology Research Institute Thin Film Transistor (TFT) and Method for Fabricating the Same
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN104465401A (zh) * 2014-12-15 2015-03-25 信利（惠州）智能显示有限公司 一种薄膜晶体管低温多晶硅薄膜制备方法
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
TWI253179B (en) * 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
TWI244214B (en) * 2004-09-23 2005-11-21 Au Optronics Corp Semiconductor device and method of fabricating a LTPS film

Also Published As

Publication number Publication date
TW200713452A (en) 2007-04-01
US20070054473A1 (en) 2007-03-08
US7560365B2 (en) 2009-07-14
CN1933104A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
TWI331366B (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
JP3522441B2 (ja) 半導体装置
TW535295B (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
JP2006060185A (ja) 薄膜トランジスタの製造方法
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
JPH0437144A (ja) 薄膜トランジスタの作製方法
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
WO2011078005A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP4357006B2 (ja) 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2709376B2 (ja) 非単結晶半導体の作製方法
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
JP5077511B2 (ja) 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2002100637A (ja) 薄膜トランジスタ及びその作製方法
JPH02224339A (ja) 薄膜トランジスタの作製方法
JP2007115786A (ja) 半導体基板の製造方法及び半導体基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees