JP2008147680A - 薄膜トランジスタを製造する方法 - Google Patents

薄膜トランジスタを製造する方法 Download PDF

Info

Publication number
JP2008147680A
JP2008147680A JP2007324732A JP2007324732A JP2008147680A JP 2008147680 A JP2008147680 A JP 2008147680A JP 2007324732 A JP2007324732 A JP 2007324732A JP 2007324732 A JP2007324732 A JP 2007324732A JP 2008147680 A JP2008147680 A JP 2008147680A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
plasma
manufacturing
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007324732A
Other languages
English (en)
Other versions
JP4158055B2 (ja
Inventor
Chia-Tien Peng
彭佳添
Ta-Shun Lin
林大舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2008147680A publication Critical patent/JP2008147680A/ja
Application granted granted Critical
Publication of JP4158055B2 publication Critical patent/JP4158055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Abstract

【課題】 この発明は、イオン注入工程を行わず、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
【解決手段】 基板１００を提供することと、前記基板１００の上に非晶質シリコン層１１４を堆積することと、プラズマを前記非晶質シリコン層１１４と接触させることによって、前記薄膜トランジスタ１０１の閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層１１４を多結晶シリコン層１１４に変換することを含む。
【選択図】 図９

Description

本発明は、薄膜トランジスタ液晶ディスプレーに関し、特に低温多結晶薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ ＴＦＴ）を製造する方法に関する。
現在のフラットディスプレー技術の中では、液晶ディスプレーに関する技術が最も注目される。日常生活の中でよく見られる携帯電話から、デジタルカメラ、ビデオカメラ、ノートパソコン、モニターに至るまでは、すべてこの技術によって製造されるものである。人々はディスプレーの視覚官能に対する要求が高まることと、新しい技術における応用領域が絶え間なく開発されることは、新しいディスプレー技術の発展の原動力になり、高画質、高解析度、高輝度と低価格のフラットディスプレーは、未来のディスプレー技術の発展方向である。フラットディスプレーの中にある低温多結晶シリコン薄膜トランジスタ液晶ディスプレーは、能動デバイスの特徴を具え、上述した目標を達成する。
図１から図８までを参照するに、図１から図８までは、従来技術による低温多結晶薄膜トランジスタを製造する方法を表す説明図である。図１に開示するように、従来技術による低温多結晶薄膜トランジスタ１は、絶縁基板１０の上に製造され、絶縁基板１０は、透明材質から構成され、通常がガラス基板か石英基板或いはプラスチック基板である。まず、絶縁基板１０の表面にバッファー層１２を堆積する。バッファー層１２は窒化珪素膜か酸化珪素膜或いは窒化珪素/酸化珪素膜二重膜である。続いて、バッファー層１２の上に非晶質シリコン膜１４を形成し、更に脱水素工程を行う。
図２に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１４を多結晶シリコン層１４’に再結晶させる。図３に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１４’を複数の多結晶シリコンアイランド１６の能動領域パターンになるように定める。図４に示すように、イオン注入工程を行い、ホウ素イオン或いはリンイオンを多結晶シリコンアイランド１６に注入することによって、薄膜トランジスタの閾値電圧を調整する。従来技術による複数の工程の中で、薄膜トランジスタの閾値電圧を調整するイオン注入工程は、非晶質シリコン膜１４が堆積されてから、行うこともできる。
図５に示すように、続いてレジスト１８でＮＭＯＳドーピング領域を定めて、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図６に示すように、続いてゲート電極絶縁層２２を堆積し、更にゲート電極絶縁層２２の上にレジスト２６でＰＭＯＳドーピング領域を定めて、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
図７に示すように、レジスト２６を除去してから、活性化（activation）工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図８に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層２２の上にゲート電極２８を形成する。
上述した従来技術では、イオン注入工程を行うことによって、薄膜トランジスタの閾値電圧を調整することが必要である。しかし、イオン注入設備の値段が高くて、パネルの製造コストが増す。
この発明は、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、基板を提供することと、前記基板の上に非晶質シリコン層を堆積することと、プラズマを前記非晶質シリコン層に接触させることによって、前記薄膜トランジスタの閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することとを含む方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
従来技術と比べて、本発明は、プラズマにより閾値電圧を調整する目的を達成する。アンモニアプラズマでＩ−Ｖ曲線をプラス方向に偏移することができ、亜酸化窒素プラズマでＩ−Ｖ曲線をマイナス方向に偏移することができる。ＲＦパワーとプラズマ処理時間を調整することにより、閾値電圧の偏移量を決めることができる。
図９から図１５までを参照するに、図９から図１５までは、本発明による好ましい実施例の断面図である。図９に示すように、本発明による低温多結晶シリコン薄膜トランジスタ１０１は、絶縁基板１００の上に製造され、絶縁基板１００が透明材質から構成され、通常がガラス基板か石英或いはプラスチック基板である。まず、絶縁基板１００の表面にバッファー層１１２を堆積する。バッファー層１１２は窒化珪素膜か酸化珪素膜或いは窒化珪素/酸化珪素膜二重膜である。続いて、バッファー層１１２の上に非晶質シリコン膜１１４を形成する。非晶質シリコン膜１１４はプラズマ化学気相成長装置（PECVD）の中で形成され、続いて、プラズマ化学気相成長装置の中で亜酸化窒素プラズマより非晶質シリコン膜１１４の表面とを接触させることによって、薄膜トランジスタの閾値電圧を調整する。本発明による好ましい実施例により、亜酸化窒素プラズマは、亜酸化窒素の気体流量が1000sccmであり、温度が３８０度である状態の下で、無線電波パワーが５００ワットより小さく、１００ワット程度好ましい。４０ｃｍ×３２ｃｍのパネルを例として、パワー密度（power
density）に換算すると、パワー密度が１００ワット/（４０ｃｍ×３２ｃｍ）＝０.０７８ワット/ｃｍ２である。Ｎ型薄膜トランジスタにとって、図１６は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｎ型薄膜トランジスタの閾値電圧が最初の２.５ボルトからそれぞれ１.４ボルトと０.４ボルトに下がる。Ｐ型薄膜トランジスタにとって、図１７は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｐ型薄膜トランジスタの閾値電圧が最初の−２.４ボルトからそれぞれ−４.２ボルトと−５.６ボルトに下がる。その後、脱水素工程を行う。
亜酸化窒素プラズマは半導体工程の中によく使われる気体プラズマであるが、薄膜トランジスタの閾値電圧を調整するのに使われることを見たことがない。比較的に値段の高いイオン注入工程を使わず、閾値電圧の調整をすることができる。即ち、非晶質シリコン膜１１４を堆積してから、同じＣＶＤプロセスチャンバーの中で閾値電圧の調整が行われ、コスト削減と生産性向上ができる。Ｎ型薄膜トランジスタにとって、閾値電圧を上げるために、本発明による好ましい実施例としてアンモニアプラズマを採用する。亜酸化窒素プラズマの他に、酸素プラズマでも同様に薄膜トランジスタの閾値電圧を調整することができる。プラズマで閾値電圧を調整するもう一つの長所は、非晶質シリコン膜１１４の表面に厚さが僅か十数オングストロームの酸化膜を形成することができ、その後の結晶工程により、非晶質シリコンを比較的大きい多結晶構造に変え、薄膜デバイスの効率を上げる。
図１０に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１１４を多結晶シリコン層１１４’に再結晶させる。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）が行われてから行うことができる。図１１に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１１４’を複数の多結晶シリコンアイランド１１６の能動領域パターンになるように定める。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも複数の多結晶シリコンアイランド１１６の形成が完成してから行うことができる。
図１２に示すように、続いてレジスト１１８でＮＭＯＳドーピング領域を定め、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図１３に開示するように、続いてゲート電極絶縁層１２２を堆積し、更にゲート電極絶縁層１２２の上にレジスト１２６でＰＭＯＳドーピング領域を定め、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
図１４に示すように、レジスト１２６を除去してから、活性化工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図１５に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層１２８の上にゲート電極１２８を形成する。
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
従来技術による低温多結晶薄膜トランジスタを製造する方法の第一段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第二段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第三段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第四段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第五段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第六段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第七段階を表す説明図である 従来技術による低温多結晶薄膜トランジスタを製造する方法の第八段階を表す説明図である 本発明による好ましい実施例の第一段階の断面図である。 本発明による好ましい実施例の第二段階の断面図である。 本発明による好ましい実施例の第三段階の断面図である。 本発明による好ましい実施例の第四段階の断面図である。 本発明による好ましい実施例の第五段階の断面図である。 本発明による好ましい実施例の第六段階の断面図である。 本発明による好ましい実施例の第七段階の断面図である。 Ｎ型薄膜トランジスタが、パワー密度が０.０７８ワット/ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。 Ｐ型薄膜トランジスタが、パワー密度が０.０７８ワット/ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
符号の説明
１、１００ 絶縁基板
１０、１０１ 低温多結晶薄膜トランジスタ
１２、１１２ バッファー層
１４、１１４ 非晶質シリコン層
１４’、１１４’ 多結晶シリコン層
１６、１１６ 多結晶シリコンアイランド
１８、２６、１１８、１２６ レジスト
２２、１２２ ゲート電極絶縁層
２８、１２８ 金属ゲート電極

Claims (8)

  1. 薄膜トランジスタを製造する方法であって、
    基板を設置するステップと、
    前記基板の上に非晶質シリコン層を堆積するステップと、
    アンモニアプラズマ又は酸素を含むプラズマを前記非晶質シリコン層と接触させることによって、前記薄膜トランジスタの閾値電圧を調整するステップと、
    結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することを含んでなることを特徴とする薄膜トランジスタを製造する方法。
  2. 前記非晶質シリコン層を堆積する前に、更に前記基板の上に少なくとも一つのバッファー層を堆積するステップを含むことを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
  3. 前記バッファー層が窒化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
  4. 前記バッファー層が酸化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
  5. 前記プラズマは、酸素を含むプラズマであり、前記薄膜トランジスタの閾値電圧をマイナス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
  6. 前記酸素を含むプラズマが亜酸化窒素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
  7. 前記酸素を含むプラズマが酸素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
  8. 前記プラズマは、アンモニアプラズマであり、前記薄膜トランジスタの閾値電圧をプラス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
JP2007324732A 2003-03-07 2007-12-17 薄膜トランジスタを製造する方法 Expired - Lifetime JP4158055B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092105009A TWI222752B (en) 2003-03-07 2003-03-07 Method for manufacturing a thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003143449A Division JP4079364B2 (ja) 2003-03-07 2003-05-21 薄膜トランジスタを製造する方法

Publications (2)

Publication Number Publication Date
JP2008147680A true JP2008147680A (ja) 2008-06-26
JP4158055B2 JP4158055B2 (ja) 2008-10-01

Family

ID=32924607

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003143449A Expired - Fee Related JP4079364B2 (ja) 2003-03-07 2003-05-21 薄膜トランジスタを製造する方法
JP2007324732A Expired - Lifetime JP4158055B2 (ja) 2003-03-07 2007-12-17 薄膜トランジスタを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003143449A Expired - Fee Related JP4079364B2 (ja) 2003-03-07 2003-05-21 薄膜トランジスタを製造する方法

Country Status (3)

Country Link
US (1) US20040175870A1 (ja)
JP (2) JP4079364B2 (ja)
TW (1) TWI222752B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081474A1 (ja) * 2010-12-14 2012-06-21 シャープ株式会社 結晶性半導体膜の形成方法
CN106062251A (zh) * 2014-02-26 2016-10-26 株式会社Eugene科技 多晶硅膜的形成方法
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7600999B2 (en) * 2003-02-26 2009-10-13 Align Technology, Inc. Systems and methods for fabricating a dental template
TWI247432B (en) * 2004-12-03 2006-01-11 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor and poly-silicon layer
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
TW200924033A (en) * 2007-11-16 2009-06-01 Tpo Displays Corp Method for forming a polysilicon thin film layer
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
CN108335969B (zh) * 2018-02-05 2020-08-18 信利（惠州）智能显示有限公司 改善tft器件阈值电压的处理方法
CN109616476A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012081474A1 (ja) * 2010-12-14 2012-06-21 シャープ株式会社 結晶性半導体膜の形成方法
CN106062251A (zh) * 2014-02-26 2016-10-26 株式会社Eugene科技 多晶硅膜的形成方法
JP2017513209A (ja) * 2014-02-26 2017-05-25 ユ−ジーン テクノロジー カンパニー．リミテッド ポリシリコーン膜の形成方法
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
TWI222752B (en) 2004-10-21
JP4079364B2 (ja) 2008-04-23
JP4158055B2 (ja) 2008-10-01
US20040175870A1 (en) 2004-09-09
TW200418190A (en) 2004-09-16
JP2004274012A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
JP4158055B2 (ja) 薄膜トランジスタを製造する方法
TWI227565B (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
US8637866B2 (en) Thin film transistor
US7592628B2 (en) Display with thin film transistor devices having different electrical characteristics in pixel and driving regions
TWI416588B (zh) 用於製造結晶矽膜及薄膜電晶體的方法
US5834071A (en) Method for forming a thin film transistor
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
Oana Current and future technology of low‐temperature poly‐Si TFT‐LCDs
KR20080102029A (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW202338467A (zh) 液晶顯示裝置
JP2009032757A (ja) 薄膜半導体装置の製造方法
JP2002176003A (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
US20070176180A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
US20070254399A1 (en) Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same
CN101123258B (zh) 影像显示系统及其制造方法
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
JP2009260328A (ja) 薄膜半導体装置およびその製造方法
US6887745B2 (en) Polysilicon thin film transistor and method of forming the same
JP2004055838A (ja) 薄膜トランジスタの製造方法
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
CN1265428C (zh) 一种制作薄膜晶体管的方法
WO2019062260A1 (zh) 薄膜晶体管及其制作方法、以及阵列基板与显示装置
CN107946367A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
Yoneda Recent progress of low temperature poly si TFT technology

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4158055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term