CN106952861B - 一种绝缘体上锗衬底结构及其制备方法 - Google Patents

一种绝缘体上锗衬底结构及其制备方法 Download PDF

Info

Publication number
CN106952861B
CN106952861B CN201710219299.3A CN201710219299A CN106952861B CN 106952861 B CN106952861 B CN 106952861B CN 201710219299 A CN201710219299 A CN 201710219299A CN 106952861 B CN106952861 B CN 106952861B
Authority
CN
China
Prior art keywords
layer
alternating
germanium
dielectric
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710219299.3A
Other languages
English (en)
Other versions
CN106952861A (zh
Inventor
王桂磊
亨利·雷德森
李俊峰
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710219299.3A priority Critical patent/CN106952861B/zh
Publication of CN106952861A publication Critical patent/CN106952861A/zh
Application granted granted Critical
Publication of CN106952861B publication Critical patent/CN106952861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明属于半导体集成技术领域，公开了一种绝缘体上锗衬底结构及其制备方法，制备方法包括：在第二硅层上制备锗层；制备隔离层，隔离层包括n个交替层，每个交替层包括一层绝缘层和一层高k介质层；隔离层位于第一硅层和锗层之间。结构包括：第一硅层；锗层；第二硅层，第二硅层位于锗层的底部；隔离层，隔离层位于第一硅层和锗层之间；隔离层包括n个交替层，每个交替层包括一层绝缘层和一层高k介质层。本发明解决了现有技术中采用晶圆键合的方法形成绝缘体上锗的过程中隔离层的层厚影响键合的质量的问题，达到了获得高质量的键合晶圆的技术效果。

Description

一种绝缘体上锗衬底结构及其制备方法
技术领域
本发明涉及半导体集成技术领域，尤其涉及一种绝缘体上锗衬底结构及其制备方法。
背景技术
随着MOS器件的特征尺寸已经进入到纳米量级，传统的SiO2/Si系统已经不能满足集成电路发展的要求。而高k栅介质的使用在降低栅极漏电的同时也减小了沟道载流子迁移率，使器件驱动能力下降。因此，需要采用高迁移率的沟道材料和新的器件结构来提高器件的综合性能。其中，绝缘体上锗(GeOI)衬底既具有高迁移率，又具备静电完整性，因此，成为近几年人们研究的热点之一。
采用晶圆键合的方法形成绝缘体上锗(GeOI)的过程中，隔离层的层厚存在一个域值，如果隔离层的层厚低于这个域值厚度就会影响键合的质量，在后续的减薄或者化学机械抛光(CMP)表面处理过程中引起锗薄膜的大量脱落。
发明内容
本申请实施例通过提供一种绝缘体上锗衬底结构及其制备方法，解决了现有技术中采用晶圆键合的方法形成绝缘体上锗的过程中隔离层的层厚影响键合的质量的问题。
本申请实施例提供一种绝缘体上锗衬底的制备方法，包括：
在第二硅层上制备锗层；
制备隔离层，所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层；所述隔离层位于第一硅层和所述锗层之间。
优选的，所述绝缘层采用的介质材料为SiO2、SiN、SiON中的一种；所述高k介质为氧化铝、氧化铪中的一种。
优选的，在所述第一硅层上制备所述隔离层；将所述隔离层和所述锗层键合。
优选的，所述交替层的制备为：
制备所述绝缘层；
在所述绝缘层上制备所述高k介质层。
优选的，在所述锗层上制备所述隔离层；将所述隔离层和所述第一硅层键合。
优选的，所述交替层的制备为：
制备所述高k介质层；
在所述高k介质层上制备所述绝缘层。
优选的，在所述第一硅层上制备s个所述交替层，所述s个交替层构成第一交替结构；在所述锗层上制备t个所述交替层，所述t个交替层构成第二交替结构；将所述第一交替接结构和所述第二交替结构键合，键合后的所述s个交替层和所述t个交替层共同构成所述隔离层，s和t的总和为n。
优选的，所述第一交替结构中的所述交替层的制备为：制备所述绝缘层；在所述绝缘层上制备所述高k介质层；
所述第二交替结构中的所述交替层的制备为：制备所述高k介质层；在所述高k介质层上制备所述绝缘层。
另一方面，本申请实施例提供一种绝缘体上锗衬底结构，包括：
第一硅层；
锗层；
第二硅层，所述第二硅层位于所述锗层的底部；
隔离层，所述隔离层位于所述第一硅层和所述锗层之间；所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层。
优选的，所述绝缘层采用的介质材料为SiO2、SiN、SiON中的一种；所述高k介质为氧化铝、氧化铪中的一种。
优选的，所述隔离层位于所述第一硅层上；所述绝缘层与所述交替层中的高k介质层连接；第一绝缘层与所述第一硅层连接；所述锗层与所述隔离层键合连接。
优选的，所述隔离层位于所述锗层上；所述绝缘层与所述交替层中的高k介质层连接；第一高k介质层与所述锗层连接；所述隔离层与所述第一硅层键合连接。
优选的，所述隔离层包括第一交替结构和第二交替结构，所述第一交替结构位于所述第一硅层上，所述第二交替结构位于所述锗层上，所述第一交替结构和所述第二交替结构键合连接；所述第一交替结构包括s个所述交替层，所述第二交替结构包括t个所述交替层，s和t的总和为n；所述绝缘层与所述交替层中的高k介质层连接；所述第一交替结构中的第一绝缘层与所述第一硅层连接，所述第二交替结构中的第一高k介质层与所述锗层连接。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的绝缘体上锗衬底的制备方法，通过绝缘层和高k介质层交替的方式构建一种新型的隔离层膜层结构，能够调节隔离层厚度，从而获得高质量的键合晶圆。另一方面，本申请实施例提供的绝缘体上锗衬底结构包括绝缘层和高k介质层交替结构的隔离层，能够有效减少键合过程中热量的损失，获得高质量的键合晶圆。
附图说明
为了更清楚地说明本实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种绝缘体上锗衬底的制备方法的流程图；
图2为本发明实施例二提供的一种绝缘体上锗衬底的制备方法的流程图；
图3为本发明实施例提供的一种绝缘体上锗衬底结构的示意图；
图4为本发明实施例提供的一种绝缘体上锗衬底结构在隔离层包括两个交替层的情况下的结构示意图。
其中，10-第一硅层、20-隔离层、21-绝缘层、22-高k介质层、30-锗层、40-第二硅层。
具体实施方式
本申请实施例通过提供一种绝缘体上锗衬底结构及其制备方法，解决了现有技术中采用晶圆键合的方法形成绝缘体上锗的过程中隔离层的层厚影响键合的质量的问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种绝缘体上锗衬底的制备方法，包括：
在第二硅层上制备锗层；
制备隔离层，所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层；所述隔离层位于第一硅层和所述锗层之间。
另一方面，一种绝缘体上锗衬底结构，包括：
第一硅层；
锗层；
第二硅层，所述第二硅层位于所述锗层的底部；
隔离层，所述隔离层位于所述第一硅层和所述锗层之间；所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一：
本实施例提供了一种绝缘体上锗衬底的制备方法，如图1所示，包括：
步骤100：在第二硅层上制备锗层。
步骤200：在第一硅层上制备隔离层。
其中，制备所述隔离层包括制备n个交替层，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层。
所述交替层的制备为：
制备所述绝缘层；
在所述绝缘层上制备所述高k介质层。
所述隔离层的厚度为100-200nm，该隔离层的厚度高于隔离层的阈值厚度，因此，能有效地保证键合质量，防止在后续的减薄或者化学机械抛光表面处理过程中引起锗薄膜的大量脱落。
隔离层包括n个交替层，每个所述交替层包括一层绝缘层和一层高k介质层。不同交替层中的所述绝缘层的厚度可以相同也可以不同，即第一个交替层中的所述绝缘层的厚度与第二个交替层中的所述绝缘层的厚度可以相同也可以不同。
同样的，不同交替层中的所述高k介质层的厚度可以相同也可以不同，即第一个交替层中的所述高k介质层的厚度与第二个交替层中的所述高k介质层的厚度可以相同也可以不同。
所述绝缘层采用的介质材料优选为SiO2、SiN、SiON中的一种，但所述绝缘层采用的介质材料不限于SiO2、SiN、SiON。
所述高k介质优选为氧化铝、氧化铪中的一种，但所述高k介质不限于氧化铝、氧化铪。
不同交替层中的绝缘层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述绝缘层采用的介质材料与第二个交替层中的所述绝缘层采用的介质材料可以相同也可以不同。
不同交替层中的高k介质层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述高k介质层选用的介质材料与第二个交替层中的所述高k介质层选用的介质材料可以相同也可以不同。
可以通过CVD、ALD制备所述绝缘层和所述高k介质层，以形成所述隔离层。
步骤300：将所述隔离层和所述锗层键合。
键合的方法有直接键合、场助键合，但不局限于上述键合的方法。
此外，所述锗层表面可采用Al2O3进行界面处理。
下面提供实施例二，实施例二和实施例一在制备过程上存在区别。
实施例二：
本实施例提供了一种绝缘体上锗衬底的制备方法，如图2所示，包括：
步骤100：在第二硅层上制备锗层。
步骤200：在所述锗层上制备隔离层。
其中，制备所述隔离层包括制备n个交替层，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层。
所述交替层的制备为：
制备所述高k介质层；
在所述高k介质层上制备所述绝缘层。
所述隔离层的厚度为100-200nm，该隔离层的厚度高于隔离层的阈值厚度，因此，能有效地保证键合质量，防止在后续的减薄或者化学机械抛光表面处理过程中引起锗薄膜的大量脱落。
隔离层包括n个交替层，每个所述交替层包括一层绝缘层和一层高k介质层。不同交替层中的所述绝缘层的厚度可以相同也可以不同，即第一个交替层中的所述绝缘层的厚度与第二个交替层中的所述绝缘层的厚度可以相同也可以不同。
同样的，不同交替层中的所述高k介质层的厚度可以相同也可以不同，即第一个交替层中的所述高k介质层的厚度与第二个交替层中的所述高k介质层的厚度可以相同也可以不同。
所述绝缘层采用的介质材料优选为SiO2、SiN、SiON中的一种，但所述绝缘层采用的介质材料不限于SiO2、SiN、SiON。
所述高k介质优选为氧化铝、氧化铪中的一种，但所述高k介质不限于氧化铝、氧化铪。
不同交替层中的绝缘层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述绝缘层采用的介质材料与第二个交替层中的所述绝缘层采用的介质材料可以相同也可以不同。
不同交替层中的高k介质层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述高k介质层选用的介质材料与第二个交替层中的所述高k介质层选用的介质材料可以相同也可以不同。
可以通过CVD、ALD制备所述绝缘层和所述高k介质层，以形成所述隔离层。
步骤300：将所述隔离层和所述第一硅层键合。
键合的方法有直接键合、场助键合，但不局限于上述键合的方法。
此外，所述锗层表面可采用Al2O3进行界面处理。
实施例三：
实施例一在所述第一硅层上制备交替层，实施例二在所述锗层上制备交替层，与上述实施例一和实施例二不同的是，实施例三分别在所述第一硅层和所述锗层上制备交替层，即在所述第一硅层和所述锗层上各自生长一定周期的交替层。
本实施例提供了一种绝缘体上锗衬底的制备方法，包括：
步骤100：在第二硅层上制备锗层。
步骤200：制备隔离层。
其中，制备所述隔离层包括制备n个交替层，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层。
所述隔离层位于第一硅层和所述锗层之间。
步骤200中的制备隔离层具体为：
在所述第一硅层上制备s个所述交替层，所述s个交替层构成第一交替结构；
在所述锗层上制备t个所述交替层，所述t个交替层构成第二交替结构；
将所述第一交替结构和所述第二交替结构键合，键合后的所述s个交替层和所述t个交替层共同构成所述隔离层，s和t的总和为n。
其中，所述第一交替结构中的所述交替层的制备为：
制备所述绝缘层；
在所述绝缘层上制备所述高k介质层。
其中，所述第二交替结构中的所述交替层的制备为：
制备所述高k介质层；
在所述高k介质层上制备所述绝缘层。
其中，键合的方法有直接键合、场助键合，但不局限于上述键合的方法。
此外，所述锗层表面可采用Al2O3进行界面处理。
得到的所述隔离层的厚度为100-200nm，该隔离层的厚度高于隔离层的阈值厚度，因此，能有效地保证键合质量，防止在后续的减薄或者化学机械抛光表面处理过程中引起锗薄膜的大量脱落。
隔离层包括n个交替层，每个所述交替层包括一层绝缘层和一层高k介质层。不同交替层中的所述绝缘层的厚度可以相同也可以不同，即第一个交替层中的所述绝缘层的厚度与第二个交替层中的所述绝缘层的厚度可以相同也可以不同。
同样的，不同交替层中的所述高k介质层的厚度可以相同也可以不同，即第一个交替层中的所述高k介质层的厚度与第二个交替层中的所述高k介质层的厚度可以相同也可以不同。
所述绝缘层采用的介质材料优选为SiO2、SiN、SiON中的一种，但所述绝缘层采用的介质材料不限于SiO2、SiN、SiON。
所述高k介质优选为氧化铝、氧化铪中的一种，但所述高k介质不限于氧化铝、氧化铪。
不同交替层中的绝缘层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述绝缘层采用的介质材料与第二个交替层中的所述绝缘层采用的介质材料可以相同也可以不同。
不同交替层中的高k介质层可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述高k介质层选用的介质材料与第二个交替层中的所述高k介质层选用的介质材料可以相同也可以不同。
可以通过CVD、ALD制备所述绝缘层和所述高k介质层，以形成所述隔离层。
上述实施例提供的绝缘体上锗衬底的制备方法，通过绝缘层和高k介质层交替的方式构建一种新型的隔离层膜层结构，能够调节隔离层厚度，从而获得高质量的键合晶圆。在相同厚度下，绝缘层比高k介质层的热导系数小，如果单独采用绝缘层做为隔离层，薄的绝缘层将热量快速传向硅衬底，实际用于晶圆界面键合的热量减少，影响键合质量。
上述实施例最终获得的绝缘体上锗衬底结构，如图3和图4所示，包括：第一硅层10、隔离层20、锗层30、第二硅层40。
所述隔离层20包括n个交替层，其中，n为大于1的整数。每个所述交替层包括一层绝缘层21和一层高k介质层22。
一种情况下，绝缘体上锗衬底结构，包括：
第一硅层10；
隔离层20，所述隔离层20位于所述第一硅层10上；所述隔离层20包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层21和一层高k介质层22；所述绝缘层21与所述交替层中的高k介质层22连接；第一绝缘层与所述第一硅层10连接；
锗层30，所述锗层30与所述隔离层20键合连接；
第二硅层40，所述第二硅层40位于所述锗层30的底部。
一种情况下，绝缘体上锗衬底结构，包括：
第一硅层10；
锗层30；
第二硅层40，所述第二硅层40位于所述锗层30的底部；
隔离层20，所述隔离层20位于所述锗层30上；所述隔离层20包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层21和一层高k介质层22；所述绝缘层21与所述交替层中的高k介质层22连接；第一高k介质层与所述锗层30连接；所述隔离层20与所述第一硅层10键合连接。
一种情况下，绝缘体上锗衬底结构，包括：
第一硅层10；
锗层30；
第二硅层40，所述第二硅层40位于所述锗层30的底部；
隔离层20，所述隔离层20包括第一交替结构和第二交替结构，所述第一交替结构位于所述第一硅层10上，所述第二交替结构位于所述锗层30上，所述第一交替结构和所述第二交替结构键合连接；所述第一交替结构包括s个所述交替层，所述第二交替结构包括t个所述交替层，s和t的总和为n；每个所述交替层包括一层绝缘层21和一层高k介质层22，所述绝缘层21与所述交替层中的高k介质层22连接；所述第一交替结构中的第一绝缘层与所述第一硅层10连接，所述第二交替结构中的第一高k介质层与所述锗层30连接。
上述实施例中的所述隔离层20的厚度为100-200nm，该隔离层的厚度高于隔离层的阈值厚度，因此，能有效地保证键合质量，防止在后续的减薄或者化学机械抛光表面处理过程中引起锗薄膜的大量脱落。
隔离层20包括n个交替层，每个所述交替层包括一层绝缘层21和一层高k介质层22。不同交替层中的所述绝缘层21的厚度可以相同也可以不同，即第一个交替层中的所述绝缘层21的厚度与第二个交替层中的所述绝缘层21的厚度可以相同也可以不同。
同样的，不同交替层中的所述高k介质层22的厚度可以相同也可以不同，即第一个交替层中的所述高k介质层22的厚度与第二个交替层中的所述高k介质层22的厚度可以相同也可以不同。
所述绝缘层21采用的介质材料优选为SiO2、SiN、SiON中的一种，但所述绝缘层21采用的介质材料不限于SiO2、SiN、SiON。
所述高k介质优选为氧化铝、氧化铪中的一种，但所述高k介质不限于氧化铝、氧化铪。
不同交替层中的绝缘层21可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述绝缘层21采用的介质材料与第二个交替层中的所述绝缘层21采用的介质材料可以相同也可以不同。
不同交替层中的高k介质层22可以采用同样的介质材料，也可以选用不同的介质材料。即第一个交替层中的所述高k介质层22选用的介质材料与第二个交替层中的所述高k介质层22选用的介质材料可以相同也可以不同。
此外，所述锗层30上可设置氧化铝层，用于界面处理。
图4显示的是n为2的情况下，即所述隔离层20包括2个交替层的情况下，得到的绝缘体上锗衬底结构。所述绝缘体上锗衬底结构从上到下依次为：所述第一硅层10、第一绝缘层、第一高k介质层、第二绝缘层、第二高k介质层、锗层30、所述第二硅层40。
不同交替层中的绝缘层21可以采用同样的介质材料，也可以选用不同的介质材料。例如，第一绝缘层可采用SiO2，第二绝缘层可采用SiN。
不同交替层中的高k介质层22可以采用同样的介质材料，也可以选用不同的介质材料。例如，第一高k介质层可采用氧化铪，第二高k介质层可采用氧化铝。其中，与所述锗层30接触的所述高k介质层22优选的采用氧化铝。
不同交替层中的所述绝缘层21的厚度可以相同也可以不同，即所述第一绝缘层的厚度与所述第二绝缘层的厚度可以相同也可以不同。
同样的，不同交替层中的所述高k介质层22的厚度可以相同也可以不同，即所述第一高k介质层的厚度与所述第二高k介质层的厚度可以相同也可以不同。
在相同厚度下，绝缘层比高k介质层的热导系数小，如果单独采用绝缘做为隔离层，薄的绝缘层将热量快速传向硅衬底，实际用于晶圆界面键合的热量减少，影响键合质量。本申请实施例提供的绝缘体上锗衬底结构包括绝缘层和高k介质层交替结构的隔离层，能够有效减少键合过程中热量的损失，获得高质量的键合晶圆。
本发明实施例提供的一种绝缘体上锗衬底结构及其制备方法至少包括如下技术效果：
本申请实施例提供的绝缘体上锗衬底的制备方法，通过绝缘层和高k介质层交替的方式构建一种新型的隔离层膜层结构，能够调节隔离层厚度，从而获得高质量的键合晶圆。另一方面，本申请实施例提供的绝缘体上锗衬底结构包括绝缘层和高k介质层交替结构的隔离层，能够有效减少键合过程中热量的损失，获得高质量的键合晶圆。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种绝缘体上锗衬底的制备方法，其特征在于，包括：
在第二硅层上制备锗层；
制备隔离层，所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层；所述隔离层位于第一硅层和所述锗层之间；
所述方法还包括：在所述第一硅层上制备所述隔离层；将所述隔离层和所述锗层键合；在所述锗层上制备所述隔离层；将所述隔离层和所述第一硅层键合。
2.根据权利要求1所述的绝缘体上锗衬底的制备方法，其特征在于，所述绝缘层采用的介质材料为SiO2、SiN、SiON中的一种；所述高k介质为氧化铝、氧化铪中的一种。
3.根据权利要求1所述的绝缘体上锗衬底的制备方法，其特征在于，所述交替层的制备为：
制备所述绝缘层；
在所述绝缘层上制备所述高k介质层。
4.根据权利要求1所述的绝缘体上锗衬底的制备方法，其特征在于，所述交替层的制备为：
制备所述高k介质层；
在所述高k介质层上制备所述绝缘层。
5.根据权利要求1所述的绝缘体上锗衬底的制备方法，其特征在于，在所述第一硅层上制备s个所述交替层，所述s个交替层构成第一交替结构；在所述锗层上制备t个所述交替层，所述t个交替层构成第二交替结构；将所述第一交替接结构和所述第二交替结构键合，键合后的所述s个交替层和所述t个交替层共同构成所述隔离层，s和t的总和为n。
6.根据权利要求5所述的绝缘体上锗衬底的制备方法，其特征在于，所述第一交替结构中的所述交替层的制备为：制备所述绝缘层；在所述绝缘层上制备所述高k介质层；
所述第二交替结构中的所述交替层的制备为：制备所述高k介质层；在所述高k介质层上制备所述绝缘层。
7.一种绝缘体上锗衬底结构，其特征在于，包括：
第一硅层；
锗层；
第二硅层，所述第二硅层位于所述锗层的底部；
隔离层，所述隔离层位于所述第一硅层和所述锗层之间；所述隔离层包括n个交替层，其中，n为大于1的整数，每个所述交替层包括一层绝缘层和一层高k介质层；
所述隔离层位于所述第一硅层上；所述绝缘层与所述交替层中的高k介质层连接；第一绝缘层与所述第一硅层连接；所述锗层与所述隔离层键合连接。
8.根据权利要求7所述的绝缘体上锗衬底结构，其特征在于，所述绝缘层采用的介质材料为SiO2、SiN、SiON中的一种；所述高k介质为氧化铝、氧化铪中的一种。
9.根据权利要求7所述的绝缘体上锗衬底结构，其特征在于，所述隔离层位于所述锗层上；所述绝缘层与所述交替层中的高k介质层连接；第一高k介质层与所述锗层连接；所述隔离层与所述第一硅层键合连接。
10.根据权利要求7所述的绝缘体上锗衬底结构，其特征在于，所述隔离层包括第一交替结构和第二交替结构，所述第一交替结构位于所述第一硅层上，所述第二交替结构位于所述锗层上，所述第一交替结构和所述第二交替结构键合连接；所述第一交替结构包括s个所述交替层，所述第二交替结构包括t个所述交替层，s和t的总和为n；所述绝缘层与所述交替层中的高k介质层连接；所述第一交替结构中的第一绝缘层与所述第一硅层连接，所述第二交替结构中的第一高k介质层与所述锗层连接。
CN201710219299.3A 2017-04-06 2017-04-06 一种绝缘体上锗衬底结构及其制备方法 Active CN106952861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710219299.3A CN106952861B (zh) 2017-04-06 2017-04-06 一种绝缘体上锗衬底结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710219299.3A CN106952861B (zh) 2017-04-06 2017-04-06 一种绝缘体上锗衬底结构及其制备方法

Publications (2)

Publication Number Publication Date
CN106952861A CN106952861A (zh) 2017-07-14
CN106952861B true CN106952861B (zh) 2020-04-21

Family

ID=59475150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710219299.3A Active CN106952861B (zh) 2017-04-06 2017-04-06 一种绝缘体上锗衬底结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106952861B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
CN1577809A (zh) * 2003-07-01 2005-02-09 国际商业机器公司 绝缘体上SiGe衬底材料的制作方法及衬底材料
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN105789208A (zh) * 2014-12-23 2016-07-20 旺宏电子股份有限公司 存储元件及其制造方法
CN106206862A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 半导体发光器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
CN1577809A (zh) * 2003-07-01 2005-02-09 国际商业机器公司 绝缘体上SiGe衬底材料的制作方法及衬底材料
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN105789208A (zh) * 2014-12-23 2016-07-20 旺宏电子股份有限公司 存储元件及其制造方法
CN106206862A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 半导体发光器件

Also Published As

Publication number Publication date
CN106952861A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
US9337260B2 (en) Shallow trench isolation in bulk substrate
US20070275538A1 (en) Method with High Gapfill Capability for Semiconductor Devices
JPH113936A (ja) 半導体装置の製造方法
CN108807532B (zh) 半导体装置及其制造方法
CN109686702B (zh) 半导体结构及其形成方法
CN106952861B (zh) 一种绝缘体上锗衬底结构及其制备方法
CN109830484B (zh) 一种soi结构及其制作工艺
WO2016124110A1 (zh) 半导体器件及其制造方法、电子装置
TW201546983A (zh) 半導體裝置及其製造方法
WO2017048531A1 (en) Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers
WO2023130580A1 (zh) 半导体结构及其制备方法、数据存储装置及数据读写装置
CN113471214B (zh) 一种多层绝缘体上硅锗衬底结构及其制备方法和用途
CN105097517A (zh) 一种FinFET器件及其制造方法、电子装置
CN106601679B (zh) 一种半导体器件及其制作方法、电子装置
CN101246853A (zh) 互补式金属氧化物半导体晶体管的制作方法及其结构
CN104716029B (zh) 半导体器件的制作方法
CN109727919B (zh) 一种半导体器件及其制造方法和电子装置
CN105489556B (zh) 一种半导体器件及其制造方法、电子装置
WO2012088778A1 (zh) 半导体器件及其形成方法
CN215069994U (zh) 半导体材料的键合结构
CN105789131A (zh) 一种半导体器件及其制备方法、电子装置
WO2023138228A1 (zh) 一种半导体结构及其制备方法
CN105097500B (zh) 一种半导体器件及其制造方法、电子装置
WO2024045870A1 (zh) 半导体器件及其制作方法、芯片、电子设备
US20210225693A1 (en) Thin glass or ceramic substrate for silicon-on-insulator technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant