TW201025445A - Method for fabricating a semiconductor substrate and semiconductor substrate - Google Patents

Description

201025445 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造一半導體基板之方法，其包括步 驟：在絕緣體型基板上提供一半導體，其具有一美底’ 絕緣層及具有一第一摻雜劑濃度之一第一半導體層；且提 供-第二半導體層，尤其是與該第一半導體層之材料相同 並具有與該第一摻雜劑濃度不同之第二摻雜劑濃度之第二 半導體層。本發明進-步係關於一對應之半導體基板。 【先前技術】 在光電子裝置中，如同例如在用於數位（：1^1〇8/〇(：1)視訊 或攝影照相機中的影像感測器中，需要特殊之基板，例如 SOI基板。在-SCH基板之裝置層中形成的影像感測器被轉 移到一最終基板以使該等感測器的背側暴露於該感測器的 光進入側。已提議使用在一基底上提供一埋入氧化層 (BOX)之SOI型基板，這是因為該Β〇χ可被用作為一蝕刻 終止層。 在忒等裝置中，一薄形高度摻雜ρ++(或η++)之第一半導 體層被直接提供在該埋入氧化層上且具有一較低度摻雜劑 濃度（ρ-/η-層）之一第二半導體層接著被直接提供在該第一 半導體層上。該高度摻雜層之角色係鈍化該半導體層與該 埋入氧化物之間的介面以限制由介面缺陷所產生的暗電 流。該第二半導體層係對應於光子被轉換為電子的區域。 【發明内容】 根據上文描述之基板’觀察到尤其在短波長區域（例如 143234.doc 201025445

藍先區域）右 _ X ^ 不令人滿意的光子/電子轉換效率。由此，， 因此本發明+ u v ' 好乃之目的係提供一種製造上文描述種類的具有一 改良之光子/電子轉換效率的半導體基板之方法。 本發明夕U· „ 此一目的係可以技術方案1之方法而達成。是 以，忒方法包括步驟：a)在絕緣體型（SOI)基板上提供一半 導體’尤其是在絕緣體基板上具有矽之半導體，該半導體 基底、一絕緣層及具有一第一摻雜劑濃度之一第一 半導體層，b)提供一擴散障壁層，及c)提供-第二半導體 層，尤其是與該第一半導體層之材料相同並在該擴散障壁 曰彳】（尤其在其上）具有與該第一摻雜劑濃度不同之第二 掺雜劑濃度之第二半導體層。 藉由在該第一半導體層與該第二半導體層之間提供—擴 散障壁層，可減少在該等兩個摻雜劑濃度之間的過渡區域 之厚度。其結果，可改良該光子/電子轉換效率。 有利的是，該擴散障壁層與該第一半導體層具有本質上 相同的晶格參數。該半導體基板將經歷進一步之處理步驟 以形成所需之光電裝置。在此等進一步之處理步驟期間， 該基板亦將經歷溫度梯度之變化。藉由提供具有類似或相 Π晶格參數之結構，在5亥等層之間的介面處且可能導致產 生晶體缺陷之不必要應力的出現可被抑制。 有利的是，該擴散障壁層可為一 SiixyGexCy層，其_ OSxSl且0<y$0.04，較佳地為〇.〇3sys〇 〇4 ,尤其是當該等 第一及第二摻雜劑係硼及磷中之一者時。尤其，在矽作為 第一及/或第二半導體層之情況中，將碳插入矽或鍺化矽 143234.doc -4- 201025445 中將'導致一降低的擴散係數，尤其是相對於推雜劑棚及填 而5。該等第一及第二摻雜劑之種類宜為相同以促進處 理。 較佳的是，該擴散障壁層之組成滿足條件X = ，其中 8<α<11。此指出於添加！個碳原子到該矽結晶結構時必須 • 添加《個（尤其是9個）鍺原子。在此情況中，該第一半導體 -層及該擴散障壁層的晶格參數係匹配的（在的情況中） 或至少幾乎匹配。 參 較佳的是，該擴散障壁層可具有〇5 μηι或更小之一厚 度且為更小，尤其是10 11111至5〇〇 Iim，更尤其是20 nm至 50 nm。尤其是與可降低發生在隨後熱處理步驟期間的基 板中之關於應變所產生的風險之一晶格匹配擴散障壁層組 合時，該擴散障壁層可生長到一厚度致使可達成一所需之 摻雜劑濃度分佈’尤其是相對於在高度與低度摻雜區域之 間的過渡區域之寬度的摻雜劑濃度分佈。 〇 較佳的是，該第一半導體層可為一高度摻雜n++或p++半 導體層’因此具有在 1〇17 原子/cm3(at〇ms/cm3g1〇2〇at〇ms/cm3 之一範圍中的一摻雜劑濃度，且該第二半導體層之該第二 推雜劑濃度可導致一…或卜半導體層，因此具有在1χ1〇13 atoms/cm3至5χ 1〇丨6 atoms/cm3之一範圍中的一摻雜劑濃 度。藉由在該等兩個半導體層之間提供該擴散障壁層，因 而當該過渡區域被定義為摻雜劑濃度從在該第一半導體層 中之最大摻雜劑濃度的90%開始以至在該第二半導體層中 之濃度的110%之區域時，將可形成可被用於光電裝置製 143234.doc 201025445 造中且具有—厚度本f上對應於該擴散障壁層之—厚度^ 過渡區域之基板。 、 有利的是’該第一及/或第二半導趙層之掺雜係由原位 摻雜(ISD)而得。原位摻雜係特徵為在一加熱的基板上流 過一掺雜劑前驅體之-程序’其中並無沉積。在si之情形 下，溫度通常係高達刚(TC或更高，在Ge之情形下更適 合高達隊c或更高。對比於需要―進—步蟲晶步驟時之 以離子植入作為摻雜方法，原位摻雜較為有利。 有利的是’該等第-及第二半導體層之摻雜可在相同的 製k裝置中實行’尤其在—a晶爐中。歸因於無額外植入 步驟及一額外熱處理以活化該等摻雜劑係必須的之事實， 使用用於蠢晶生長該第二半導體層之該蟲晶爐進一步促進 生產線之運作。此外亦不必提供一額外工具，諸如用於摻 雜之一擴散室。 根據一較佳具體實施例，該基底可為一非透明材料。例 如，可利用石英型基板以提供相對於可見波長範圍之該基 底基板的透明度’其係光電應用所必須的。 較佳的是’該擴散障壁層可為包括至少兩層之一多層結 構°在此情況中’便可進一步修整該擴散障壁層以符合該 最終裝置的需要。該等多種層可為不同的或相同的材料。 有利的是’該第一半導體層可具有在50 nm至800 nm之 一範圍中的一厚度，較佳地為55 nm至200 nm，及/或該第 '一半導體層可具有高至10 μιη之一範圍内的一厚度，及/或 該絕緣層可具有10⑽至1500 nm之一厚度，尤其是100 nm 143234.doc -6 - 201025445 至4(K) rnn。使用該有利方法，便可在一寬廣範圍之厚度内 提供高度摻雜及低度摻雜之半導體層，而不必擔心該摻雜 劑分布巧染。尤其是，可藉由保持所需之播雜劑分布而在 一較厚的低度摻雜層之存在下提供一薄形高度摻雜層。 較佳的是，步驟a)可包含步驟：al)提供一施體基板， a2)在该施體基板上提供一絕緣層，a3)在該施體基板内建 立一預定分裂區域，a4)接合該施體基板至該基底基板， φ 從在該預定分裂區域之該接合施體基底基板分離該施體基 板之其餘部分以藉此形成該S〇i基板並對至少一部分經轉 移之半導體層進行摻雜。使用此所謂的智切（Smart CutTM) 技術’可完成在上文描述之有利方法中運用的高品質SOI 晶圓。 有利的是，該第一層之生長、該擴散障壁層之生長及該 第二半導體層之生長可在相同磊晶爐中實行，其進一步最 優化該製程。甚至更佳的是，亦可在相同反應器（爐）中實 _ 行原位摻雜。 本發明之目的亦可根據技術方案14之半導體基板而達 成。本發明的半導體基板包括一基底、一絕緣層、具有一 第一摻雜劑濃度之一第一半導體層（尤其是一矽層）、一擴 散障壁層及一第二半導體層，尤其是與該第一半導體層之 材料相同並具有在該擴散障壁層上方（尤其是在其上）與該 第一摻雜劑濃度不同之一第二掺雜劑濃度之第二半導體 層。藉由提供該擴散障壁層，該光子到電子之轉換效率可 保持為高’這是因為在不同掺雜劑漢度之間的污染效應可 143234.doc 201025445 被降低。 ， 有利的是，該擴散障壁層及該第一半導體層可具有本質 上相同之晶格參數。因此，可減少在後續製造步驟期間可 能損害該基板的應變之出現。 較佳的是，該擴散障壁可為一 SiixyGexCy層，其中〇 1且0<y < 0.04，較佳地為0〇3 <y<〇〇4。藉由導入 碳到矽或鍺化矽中，可大幅度減少硼或磷之擴散。 有利的是，鍺及碳之含量滿足以下關係：x=ay，其中 8<α<11。在此情況中，該鍺化矽碳層之晶格常數與該矽半 導體層之晶格常數相當。因此，擴散障壁層之厚度不限於 塑性弛緩厚度之厚度或通常稱為臨界層厚度之晶體缺陷產 生厚度。因此可提供在高達若干μιη之一範圍中的厚度。 然而事實是在成本觀點上該擴散障壁之厚度必須非常接近 其最小厚度以防止Β或Ρ之擴散以具有最大磊晶產量及因此 最小的磊晶生長成本。 本發明亦關於光電感測器，尤其是一影像感測器，包括 如上文描述而製造之該半導體基板。如已提及，所發明之 方法容許建立一優越之基板，其繼而亦將改良最終產品之 品質，因而改良使用該基板的影像感測器之品質。 【實施方式】 本發明之有利具體實施例將對應圖示而在下文中描述。 圖la至lc說明用於根據本發明之方法製造一半導體基板 之一具體實施例。根據本發明之方法的技術方案丨的步驟 a)，在絕緣體型基板丨上提供一半導體。在此具體實施例 143234.doc • 8 - 201025445 中，，在絕緣體型基板上之該半導體係為在絕緣體基板上之 石夕。 製造此一基板1之一方式係所謂的智切（gmart CutTM)技 術。此方法通常包括以下步驟：提供一施體基板，例如一 矽晶圓或一透明基板（諸如玻璃或石英），在該施體基板上 提供一絕緣體層（例如使用自然氧化層）及/或在一基底基板 ,(如一矽晶圓）上提供一絕緣體層，以及在該施體基板内建 ❹ 立一預定分裂區域。可藉由植入原子種類或離子（諸如氦 或氫）到該施體基板中以提供該預定分裂區域。在下一步 驟中，該施體基板被接合至該基底基板，致使該絕緣層被 夾在該基底基板與該施體基板之間。其後，在該預定分裂 區域上進行一熱及/或機械處理之後，在該預定分裂區域 處將該施體基板之其餘部分從所接合之施體基底基板分 離。結果，獲得如圖1 a中所說明的在絕緣體基板上之一半 導體（SOI)。使用此方法’發現該絕緣層係在從該施體基 φ 板轉移之該半導體層及該基底基板之間，在所描述之實例 中該半導體層係一矽層。該絕緣層形成所謂的埋入氧化層 . (BOX)。 .因此’在圖la中說明之該SOI型基板1包括一基底3，其 通常為石夕。然而，取決於應用，其他材料亦適合，像是例 如在光電裝置中獲得其等應用之透明材料，諸如玻璃或石 英。 在該基底3上提供一絕緣層5，即上文提及之埋入氧化 層。該絕緣層5通常係氧化矽’但其他絕緣材料諸如氮化 143234.doc -9- 201025445 石夕或具有若干層之一堆疊亦可形成該絕緣層5。 * 在該絕緣層5上提供一第一半導體層7。如上文已提及， 在此具體實施例中，該半導體層7係一矽層。然而，亦可 使用其他半導體材料，諸如鍺。 對於光電應用，該絕緣層5之厚度通常係從約10 nm至 1500 nm ’較佳地為在1〇〇 nm至400 nm之一範圍中。該半 導體層7通常具有5〇 nm至800 nm之一厚度，較佳地為55 nm至 200 nm ° 在本具體實施例中之該半導體層7為一高摻雜n++或p++ 層’其具有在10丨7 atoms/cm3至1020 atoms/cm3之一範圍内 的一掺雜劑濃度。較佳言之’如上文所述，摻雜係經由原 位摻雜（in situ doping，ISD)而完成的。 例如’該摻雜可在該擴散室中使用硼或磷原子於1〇 sec

至4 min之一持續時間内在約900eC至1200。〔：（較佳為i〇50°C 至1160。〇之溫度下的一氫氣流中獲得n型或p型之摻雜類 型而實行。 隨後’在該絕緣體基板1上之該半導體的該第一半導體 層7上提供一擴散障壁層9。在此具體實施例中，該擴散障 壁層係一 Sik—yGexCy層，其中oysi且0<%〇 〇4，較佳地 為Ο·03^^〇·〇4。較佳言之，該擴散障壁層係磊晶地生長 在該第一半導體層上。藉由將碳導入至一矽或鍺化矽晶體 中，可大幅下降該摻雜劑之擴散係數。此係尤其對於硼及 磷的情況。此外，藉由生長該擴散障壁層9致使碳及鍺滿 足x=x=ay之關係，其中8<α<η，該擴散障壁層9及該第一 143234.doc 201025445 半導禮層7具有本質上相同的晶格參數。 該Si^x-yGexCy層可由一 CVD程序使用有機金屬前驅物 (像是例如SiHsCH3及/或GeH^CHs及/或SiH4及/或GeH4)而 得。 這係有利的，這是由於在後續之製造程序步驟中該基板 、 可能經歷熱處理步驟’在此情況下在該等晶格常數中之任 - 何差異可導致在該基板中之應力。 φ 在此具體實施例中’具有與該下方第一半導體層7相同 之晶格參數的該擴散障壁層9生長到〇.5 μιη或更小之一厚 度，尤其是10 nm至500 nm，更尤其是2〇 11111至5〇 nm。但 小於0.1 μηι之厚度亦適合於獲得所需之摻雜劑分佈。 根據一變型，若提供具有一不同材料組成的另一類型之 擴散障壁層9，仍可達到擴散抑制的有利效應，但為降低 不同晶格常數的影響，該擴散障壁層之厚度應不超過用於 錯位成核之臨界層厚度。 • 該擴散障壁層可由複數個不同層形成以形成一多層結 構.。 。在使用Ge第一半導體層7的情況下，該擴散障壁層亦 .可為-SlKx-yGexCy層’尤其係一應力層，其可例如由一層 轉移方法而提供，例如像—智切（s腑t CutTM)類型程序。 lyGexCy可經-Ge層而轉移，其通常在轉移前係高摻雜 的’否貝|J頂部SWACy轉移層將防止摻雜劑在此特殊情 況中在一假設的原位換雜步驟期間擴散到該以層。 隨後’如圖le所說明，在該擴散障壁層9上提供一第二 143234.doc 201025445 半導體層11。在此具體實施例中，該第二半導體層η在二 蟲晶爐中磊晶地生長。對於一矽層，所使用的前驅物氣體 可為TCS、DCS或矽烷且對於原位摻雜該層，再次使用硼 或填p型或η型摻雜劑。該生長通常發生在1〇〇〇它至1200。〇 之一溫度下且可達到具有高達8 μιη之一厚度的一層。該摻 雜劑濃度係低於在該第一半導體層7之濃度且大約係 lxlO13至5xl016 atoms/cm3。圖lc亦說明根據本發明之半導 體基板13的最終結果。 藉由根據此具體實施例的本發明之方法及所發明之半導 體基板13，完成一優越的基板，由於其具有夾在該等第一 及第一半導體層7及11之間的該擴散障壁層9，可抑制由該 高摻雜第一半導體層7到該第二半導體層丨丨中的摻雜劑之 一擴散。因此，該第二半導體層丨丨可作用為在保持轉換效 率最優化之其整個厚度上的一光子到電子轉換提供層。此 外，所獲得的摻雜劑分佈保持穩定，甚至是在隨後製程步 驟期間在該第二半導體層1丨上製造光電裝置所必須的高溫 下。 圖2說明一摻雜劑濃度分佈，其可在圖le中所說明的半 導體基板11中達成》在該第一半導體層7中，該摻雜劑濃 度係〜1019 atm/cm3，而在該第二半導體層中該摻雜劑濃度 係〜1014 atm/cm3。該過渡區域實際上被定義為在層7中之 濃度的90%與在層！1中之濃度的11〇%之間的區域之厚度， 其在此情況中可對應於該擴散障壁層9的厚度，因而具有 0·5 μπι或更小之一厚度。 143234.doc •12- 201025445 本發明不限制於上述具體實施例，因為該方法可根據其 他變型而實行。例如可能的是，層7及丨丨之摻雜可在相同 腔室中實行’即用於生長該擴散障壁層9及該第二半導體 層11兩者的磊晶爐。 使用所發明之方法，具有一改良之摻雜劑濃度分佈的本 發明之基板亦改良具有一高的光子到電子轉換效率之光電 裝置且可達成低的暗電流。 【圖式簡單說明】 圖la至lc說明用於製造一半導體基板的根據本發明之方 法的一具體實施例的步驟，及 圖2說明在根據本發明之一半導體基板中之一典型摻雜 劑濃度分佈。 【主要元件符號說明】 1 3 5 7 9 11 13 絕緣體型基板 基底 絕緣層 第一半導體層 擴散障壁層 第二半導體層 第二半導體層/半導體基板 143234.doc -13-

Claims (1)

1. 201025445 七、申請專利範圍·· 種用於裝W半導體基板的方法，其包括下列步驟： a) 在絕緣體型基板上提供一半導體_)，尤其在絕緣 體基板上提供一石夕，其包括一基底、一絕緣層及具有 一第一摻雜劑濃度之一第一半導體層， b) 提供一擴散障壁層，及 C)提供"'第二半導體層，尤其是與該第-半導體層之材 料相同並（特別）在該擴散障壁層上具有與該第一摻雜 劑濃度不同之一第二摻雜劑濃度。 2.如請求項丨之方法，其中該擴散障壁層及該第一半導體 層具有本質上相同的晶格參數。 3·如研求項1或2之方法，其中該擴散障壁層係一 Si^GhC 層，其中〇Wi且0<yS0.〇4，較佳地為〇 〇3私〇 〇:， 其當該等第一及第二摻雜劑係硼或磷中之一者時。 4. 如凊求項3之方法，其中x=ay，而8<a<u，較佳地為 x=9y。 … 5. 如响求項1或2之方法，其中該擴散障壁層具有10 nmi 〇〇 nm的一厚度，尤其是20 nm至50 nm。 6·如π求項1或2之方法，其中在摻雜後，該第一半導體濃 度導致~高摻雜η++或ρ++半導體層，且該第二半導體層 (13)之該第二摻雜劑濃度導致一 η_4ρ_半導體層。 7.如請求項1或2之方法，其中該第一及/或第二半導體層之 捧雜係由原位掺雜而得。 8·如凊求項1或2之方法’其中該等第一及第二半導體層之 143234.doc 201025445 摻雜係在相同製造裝置⑴)中實行，尤其一磊晶爐。 9 :請求項1或2之方法，其中該基底(3)係來自-透明材 10.如請求項1或2之方法’其中該擴散障壁層係包括至少兩 層之一多層結構。 11·如β求項1或2之方法，其中該改良之第一半導體層（7、 9)具有在l〇nm至80〇11111之—範圍中的一厚度較佳地為 55 nm至200 nm，及/或該第二半導體層（13)具有在高達 1〇 之一範圍中的一厚度，及/或該絕緣層（5)具有ι〇 nm至 150〇nm之一厚度，尤其是1〇〇11111至4〇()11111。 12. 如請求項1或2之方法，其中步驟a)包括： al)提供一施體基板， a2)在該施體基板或一基底基板上提供一絕緣層， a3)在該施體基板内建立一預定分裂區域， a4)接合該施體基板至該基底基板， a5)在該預定分裂區域處從該接合之施體基底基板分離 該施體基板之一剩餘部分，以藉此將包含該絕緣層 的一施體基板層轉移到該基底基板上以形成該s〇I基 板，及 a6)摻雜至少一部分經轉移之該半導體層。 13. 如請求項1或2之方法，其中摻雜該第一半導體層、生長 該擴散障壁層及生長该第二半導體層係在相同的磊晶爐 中實行。 14. 一種半導體基板’其包括 143234.doc -2 - 201025445 * a) ·—基底（3)， b) —絕緣層（5)， c) 一第一半導體層（7)，尤其一 “層，具有一第一摻雜劑 濃度， d) 一擴散障壁層（9)，及 ， e) 一第二半導體層（11)，尤其是與該第一半導體層之材 ，料相同，並在該擴散障壁層上（尤其在其上）具有與該 ©第一摻雜劑濃度不同之一第二摻雜劑濃度。 15.如請求項13之半導體基板，其中該擴散障壁層（9)及該第 一半導體層（7)具有本質上相同之晶格參數。 16_如請求項13或14之半導體基板，其中該擴散障壁層係一 Sij-x-yGexCy 層’其中 〇$χ<ι 且 〇<5^〇 〇4，較佳地為 0.03SyS〇. ° 17.如請求項15之半導體基板，其中x=ay，其中8<α<η，較 佳地為x=9y。 參18. 一種光電感測器，尤其是影像感測器，其包括根據請求 項1至I2中之一項而製造之該半導體基板。 143234.doc