CN108122966B - 氮化镓基外延结构、半导体器件及其形成方法 - Google Patents

氮化镓基外延结构、半导体器件及其形成方法 Download PDF

Info

Publication number
CN108122966B
CN108122966B CN201611092657.0A CN201611092657A CN108122966B CN 108122966 B CN108122966 B CN 108122966B CN 201611092657 A CN201611092657 A CN 201611092657A CN 108122966 B CN108122966 B CN 108122966B
Authority
CN
China
Prior art keywords
gallium nitride
layer
nitride layer
concentration
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611092657.0A
Other languages
English (en)
Other versions
CN108122966A (zh
Inventor
陈龙
李成
袁理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201611092657.0A priority Critical patent/CN108122966B/zh
Priority to PCT/CN2017/078826 priority patent/WO2018098952A1/zh
Publication of CN108122966A publication Critical patent/CN108122966A/zh
Application granted granted Critical
Publication of CN108122966B publication Critical patent/CN108122966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请提供一种氮化镓基外延结构、半导体器件及其形成方法,该氮化镓(GaN)基外延结构包括:第一氮化镓层,其掺杂有第一浓度的碳(C)原子;第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及,碳原子掺杂阻挡层,其位于所述第一氮化镓层和所述第二氮化镓层之间,用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。本申请能够实现极大C掺杂的用于缓冲的高阻GaN层,同时能够获得低C掺杂且厚度较小的用于产生沟道的本征GaN层。

Description

氮化镓基外延结构、半导体器件及其形成方法
技术领域
本申请涉及半导体技术领域,尤其涉及一种氮化镓基外延结构、半导体器件及其形成方法。
背景技术
氮化镓(GaN)基异质结构场效应晶体管(field-effect transistors,HFETs)被认为是下一代半导体器件,尤其在高功率和高频应用领域正受到广泛关注。GaN基异质结构场效应晶体管的主要优势,来自于GaN材料本身的优越材料特性(相比传统Si、Ge等传统半导体材料),例如极佳的热力学和化学稳定性、高击穿电场、极化诱导的二维电子气(two-dimensional electron gas,2DEG,产生于AlGaN/GaN异质界面,既具有极高的载流子浓度又具备很高的迁移率)。
非故意掺杂的GaN由于N原子空位和背景O原子,都呈现为n型导电特性,这就阻碍器件的绝缘性能。在功率器件领域,良好的电学隔离性能可以减小截止漏电流,形成良好的沟道夹断性能和高击穿电压。因此,半绝缘的GaN材料在GaN基异质结构场效应晶体管制造中非常重要。通常,半绝缘的GaN材料通过故意引入受主态来补偿背景施主。常见的几种途径包括:一种是改变生长条件来引入本征缺陷,例如刃位错或其他位错,形成自我补偿效应;另一种是在GaN中外部掺入深能级掺杂原子,例如铁(Fe)或碳(C)原子,作为深能级受主。
然而,采用本征位错技术会导致比较差的器件可靠性,而且高压下本征位错会俘获电荷从而造成电流崩塌效应。采用Fe掺杂的GaN缓冲层则受限于很强的记忆效应,而且掺杂范围不能太大,其Fe掺杂的GaN绝缘性也较差,如果用高Fe掺杂,则同样也会造成电流崩塌效应。碳(C)掺杂的GaN则具有比较好的稳定性和更低记忆效应,而且其关断击穿电压也更好。但是,金属有机物化学气相沉积(MOCVD)生长的C掺杂GaN的生长温度低,因此,晶体质量较差。C掺杂引起的缺陷则会导致器件可靠性的衰退和电流崩塌效应。
为了克服上述C掺杂引起的相关问题,通常都会在C掺杂GaN缓冲层上再外延一层本征的GaN沟道层,形成AlGaN/GaN channel/high resistivity c-GaN的结构,二维电子气在AlGaN/uGaN界面形成,这样既通过c-GaN实现了较高的电学隔离性能,又利用本征uGaN作为导通沟道,避免了C掺杂引起的一系列问题。
专利文件1(US 20140209920A1,High Electron Mobility TransistorStructure)描述了一种典型的GaN基异质结构场效应晶体管的结构:第一击穿电压GaN层(GaN channel)/第二击穿电压GaN层/其他缓冲层,其中第一击穿电压GaN层其C掺杂小于1×1017CM-3,第二击穿电压GaN层其C掺杂大于5×1018CM-3
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现,上述专利文件1的结构存在如下问题:
由于存在较大的浓度梯度差,C掺杂GaN中的C原子容易扩散到GaN channel中,而C如果掺入GaN channel中就会引起上述的一系列问题。但是,为了获得更高的击穿电压,C掺杂GaN中C的掺杂浓度甚至会达到1×1019CM-3以上,不可避免的在GaN channel中引入一定C掺杂。C掺杂浓度一定是在界面处最高,而随着GaN channel厚度增大减小的,所以,增大GaNchannel厚度可以在一定程度上解决这个问题,但是同时不可避免的带来其他不良效果,例如破坏了每层应力平衡,导致晶圆易碎等。
本申请提供一种氮化镓基外延结构、半导体器件及其形成方法,通过在高掺杂的第一氮化镓层和低掺杂的第二氮化镓层之间设置碳原子掺杂阻挡层,阻挡碳原子在第一氮化镓层和第二氮化镓层之间扩散,能够实现极大C掺杂的用于缓冲的高阻GaN层,同时能够获得C杂质浓度较低且厚度较小的用于产生沟道的本征GaN层。
根据本申请实施例的一个方面,提供一种氮化镓(GaN)基外延结构,其特征在于,该外延结构包括:
第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
碳原子掺杂阻挡层,其位于所述第一氮化镓层和所述第二氮化镓层之间,用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。
根据本申请实施例的一个方面,其中,所述碳原子掺杂阻挡层为GaN层、AlN层、AlyGa1-yN层、InxGa1-xN层和InxAlyGa1-x-yN中的至少一层,其中,0<x<1,0<y<1。
根据本申请实施例的一个方面,其中,所述碳原子掺杂阻挡层为GaN层、AlN层、AlyGa1-yN层和InxGa1-xN层中的至少两层组成的周期性结构,其中,所述周期性结构中的周期数大于2且小于10。
根据本申请实施例的一个方面,其中,所述第一氮化镓层的厚度为0.5微米-4微米,所述第二氮化镓层的厚度为100纳米-500纳米。
根据本申请实施例的一个方面,其中,所述第一浓度大于5×1018CM-3,所述第二浓度小于1×1017CM-3
根据本申请实施例的一个方面,提供一种半导体器件,其特征在于,该半导体器件包括:
衬底;
位于所述衬底表面的缓冲层;
位于所述缓冲层表面的如权利要求1-5中任一项所述的氮化镓基外延结构;以及
位于所述氮化镓基外延结构的所述第二氮化镓层表面的有源层。
根据本申请实施例的一个方面,其中,所述有源层为AlZGa1-ZN,其中,0.2<Z<0.5。
根据本申请实施例的一个方面,提供一种氮化镓(GaN)基外延结构的形成方法,其特征在于,该形成方法包括:
在衬底表面形成第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
在所述第一氮化镓层表面形成碳原子掺杂阻挡层;以及
在所述碳原子掺杂阻挡层表面形成第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;
其中,所述碳原子掺杂阻挡层用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。
根据本申请实施例的一个方面,其中,形成所述第二氮化镓层时所述衬底的温度高于形成所述第一氮化镓层时所述衬底的温度。
根据本申请实施例的一个方面,提供一种半导体器件的形成方法,其特征在于,该形成方法包括:
在衬底表面形成缓冲层;
在所述缓冲层表面形成第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
在所述第一氮化镓层表面形成碳原子掺杂阻挡层;以及
在所述碳原子掺杂阻挡层表面形成第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
在所述第二氮化镓层表面形成有源层,其中,所述碳原子掺杂阻挡层用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。
本申请的有益效果在于:能够实现极大C掺杂的用于缓冲的高阻GaN层,同时能够获得C杂质浓度较低且厚度较小的用于产生沟道的本征GaN层。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请实施例中氮化镓基外延结构的一个示意图;
图2是本申请实施例中半导体器件的一个示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
实施例1
本申请实施例1提供一种氮化镓(GaN)基外延结构。
图1是本申请实施例中氮化镓基外延结构的一个示意图,如图1所示,该氮化镓基外延结构包括:
第一氮化镓层100,其掺杂有第一浓度的碳(C)原子;
第二氮化镓层200,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
碳原子掺杂阻挡层300,其位于所述第一氮化镓层和所述第二氮化镓层之间,用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。
在本申请的实施例中,通过在高掺杂的第一氮化镓层和低掺杂的第二氮化镓层之间设置碳原子掺杂阻挡层,阻挡碳原子在第一氮化镓层和第二氮化镓层之间扩散,能够获得高阻的第一GaN层,同时能够获得C杂质浓度较低且厚度较小的本征的第二GaN层。
在本实施例中,碳原子掺杂阻挡层300可以是单层结构,例如,可以是GaN层、AlN层、AlyGa1-yN层、InxGa1-xN层和InxAlyGa1-x-yN中的至少一层,其中,0<x<1,0<y<1。此外,该单层的厚度可以是1纳米-15纳米。
在本实施例中,碳原子掺杂阻挡层300可以是多层结构,例如,可以是GaN层、AlN层、AlyGa1-yN层和InxGa1-xN层中的至少两层组成的周期性结构,其中,该周期性结构中的周期数大于2且小于10,比如,该多层结构可以是AlGaN/GaN/AlGaN/GaN等。
在本实施例中,第一氮化镓层100的厚度可以为0.5微米-4微米,第二氮化镓层200的厚度可以为100纳米-500纳米。
在本实施例中,第一氮化镓层100中碳原子的第一浓度可以大于5×1018CM-3,第二氮化镓层200中碳原子的第二浓度可以小于1×1017CM-3
本申请实施例1还提供一种半导体器件,该半导体器件中包含上述氮化镓基外延结构。
图2是本申请实施例1的半导体器件的一个示意图,如图2所示,该半导体器件包括:
衬底400;
位于衬底400表面的缓冲层500;
位于缓冲层500表面的如图1所示的氮化镓基外延结构;以及
位于该氮化镓基外延结构的第二氮化镓层200表面的有源层。
在本实施例中,衬底400可以是异质衬底。
在本实施例中,缓冲层500可以是AlN缓冲层、AlGaN缓冲层、或AlN/AlGaN缓冲层。
在本实施例中,有源层600为AlZGa1-ZN,其中,0.2<Z<0.5。
在本实施例中,可以在有源层600与第二氮化镓层200的界面形成沟道(channel),因此,第二氮化镓层200可以被称为沟道层。
此外,关于图2中第一氮化镓层100、第二氮化镓层200、以及碳原子掺杂阻挡层300的说明,可以参考对图1的相应说明。
本申请实施例1还提供一种氮化镓(GaN)基外延结构的形成方法,该方法用于形成图1所示的氮化镓基外延结构。
该氮化镓(GaN)基外延结构的形成方法包括:
步骤101、在衬底表面形成第一氮化镓层100,其掺杂有第一浓度的碳(C)原子,;
步骤102、在第一氮化镓层100表面形成碳原子掺杂阻挡层300;以及
步骤103、在碳原子掺杂阻挡层300表面形成第二氮化镓层200,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度,其中,所述碳原子掺杂阻挡层用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散。
在本实施例中,形成第二氮化镓层200时衬底的温度可以高于形成第一氮化镓层100时衬底的温度。
在本实施例中,步骤101的具体实施方式例如可以是:衬底为异质衬底,反应器为MOCVD反应器,在形成第一氮化镓层100时,合成气体源为TMGa和NH3,反应腔内衬底表面温度<970℃,C原子掺杂源由TMGa分裂形成,反应腔内气压小于100mbar,由此形成绝缘或半绝缘的碳掺杂的第一氮化镓层100
在本实施例中,步骤103的具体实施方式例如可以是:在形成第二氮化镓层200时,衬底表面温度>970℃,气压大于150mbar,以保证更低的TMGa分裂,形成较低的C掺杂,由此形成本征掺杂或非故意掺杂的第二氮化镓层200。
本申请实施例1还提供一种半导体器件的形成方法,该方法用于形成图2所示的半导体器件。
该半导体器件的形成方法包括:
步骤201、在衬底400表面形成缓冲层500;
步骤202、在缓冲层500表面形成第一氮化镓层100,其掺杂有第一浓度的碳(C)原子;
步骤203、在第一氮化镓层100表面形成碳原子掺杂阻挡层300;以及
步骤204、在碳原子掺杂阻挡层300表面形成第二氮化镓层200,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
步骤205、在第二氮化镓层200表面形成有源层600,其中,碳原子掺杂阻挡层300用于阻挡碳原子在第一氮化镓层100和第二氮化镓层200之间扩散。
在本实施例中,步骤201的具体实施方式例如可以是:衬底为异质衬底,反应器为MOCVD反应器。
在本实施例中,步骤202的具体实施方式例如可以是:在形成第一氮化镓层100时,合成气体源为TMGa和NH3,反应腔内衬底表面温度<970℃,C原子掺杂源由TMGa分裂形成,气压小于100mbar,由此形成第一氮化镓层100。
在本实施例中,步骤204的具体实施方式例如可以是:在形成第二氮化镓层200时,衬底表面温度>970℃,气压大于150mbar,以保证更低的TMGa分裂,形成极低的C掺杂,由此,形成本征掺杂或非故意掺杂的第二氮化镓层200。
在本实施例中,步骤203和205可以采用现有技术中的方法来实现,本实施例不再进行说明。
在本申请中,碳原子掺杂阻挡层300利用界面吸附效应,能够有效阻挡C原子掺杂的扩散,能够在极高的C掺杂第一氮化镓层100上实现低C掺杂、厚度较小的第二氮化镓层200,这种结构能够解决GaN HEMT中C掺杂引起的电流崩塌等一系列问题,同时避免了GaN沟道层过厚所引起的应力不平衡、晶圆易碎等问题。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。

Claims (8)

1.一种氮化镓(GaN)基外延结构,其特征在于,该外延结构包括:
第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
碳原子掺杂阻挡层,其位于所述第一氮化镓层和所述第二氮化镓层之间,用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散,
所述碳原子掺杂阻挡层为GaN层、AlN层、AlyGa1-yN层和InxGa1-xN层中的至少两层组成的周期性结构,其中,所述周期性结构中的周期数大于2且小于10,0<x<1,0<y<1。
2.如权利要求1所述的氮化镓基外延结构,其特征在于,
所述第一氮化镓层的厚度为0.5微米-4微米,
所述第二氮化镓层的厚度为100纳米-500纳米。
3.如权利要求1所述的氮化镓基外延结构,其特征在于,
所述第一浓度大于5×1018CM-3
所述第二浓度小于1×1017CM-3
4.一种半导体器件,其特征在于,该半导体器件包括:
衬底;
位于所述衬底表面的缓冲层;
位于所述缓冲层表面的如权利要求1-3中任一项所述的氮化镓基外延结构;以及
位于所述氮化镓基外延结构的所述第二氮化镓层表面的有源层。
5.如权利要求4所述的半导体器件,
所述有源层为AlZGa1-ZN,其中,0.2<Z<0.5。
6.一种氮化镓(GaN)基外延结构的形成方法,其特征在于,该形成方法包括:
在衬底表面形成第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
在所述第一氮化镓层表面形成碳原子掺杂阻挡层;以及
在所述碳原子掺杂阻挡层表面形成第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;
其中,所述碳原子掺杂阻挡层用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散,
所述碳原子掺杂阻挡层为GaN层、AlN层、AlyGa1-yN层和InxGa1-xN层中的至少两层组成的周期性结构,其中,所述周期性结构中的周期数大于2且小于10,0<x<1,0<y<1。
7.如权利要求6所述的形成方法,其中,
形成所述第二氮化镓层时所述衬底的温度高于形成所述第一氮化镓层时所述衬底的温度。
8.一种半导体器件的形成方法,其特征在于,该形成方法包括:
在衬底表面形成缓冲层;
在所述缓冲层表面形成第一氮化镓层,其掺杂有第一浓度的碳(C)原子;
在所述第一氮化镓层表面形成碳原子掺杂阻挡层;以及
在所述碳原子掺杂阻挡层表面形成第二氮化镓层,其掺杂有第二浓度的碳(C)原子,所述第二浓度小于所述第一浓度;以及
在所述第二氮化镓层表面形成有源层,
其中,所述碳原子掺杂阻挡层用于阻挡碳原子在所述第一氮化镓层和所述第二氮化镓层之间扩散,
所述碳原子掺杂阻挡层为GaN层、AlN层、AlyGa1-yN层和InxGa1-xN层中的至少两层组成的周期性结构,其中,所述周期性结构中的周期数大于2且小于10,0<x<1,0<y<1。
CN201611092657.0A 2016-11-30 2016-11-30 氮化镓基外延结构、半导体器件及其形成方法 Active CN108122966B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611092657.0A CN108122966B (zh) 2016-11-30 2016-11-30 氮化镓基外延结构、半导体器件及其形成方法
PCT/CN2017/078826 WO2018098952A1 (zh) 2016-11-30 2017-03-30 氮化镓基外延结构、半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611092657.0A CN108122966B (zh) 2016-11-30 2016-11-30 氮化镓基外延结构、半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108122966A CN108122966A (zh) 2018-06-05
CN108122966B true CN108122966B (zh) 2020-05-26

Family

ID=62226297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611092657.0A Active CN108122966B (zh) 2016-11-30 2016-11-30 氮化镓基外延结构、半导体器件及其形成方法

Country Status (2)

Country Link
CN (1) CN108122966B (zh)
WO (1) WO2018098952A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009468A (zh) * 2018-10-08 2020-04-14 北京大学 一种半导体异质结构制备方法及其用途
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN111786259A (zh) * 2020-08-25 2020-10-16 北京蓝海创芯智能科技有限公司 一种提高载流子注入效率的氮化镓基激光器外延结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111053A (ja) * 2000-10-02 2002-04-12 Sharp Corp 半導体発光素子
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
CN102214748A (zh) * 2011-06-20 2011-10-12 云峰 一种氮化镓基垂直结构led外延结构及制造方法
US8921209B2 (en) * 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
CN105336673A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN104821313B (zh) * 2015-03-11 2017-12-15 北京工业大学 GaAs基HBT和长波长谐振腔单片集成光探测器

Also Published As

Publication number Publication date
WO2018098952A1 (zh) 2018-06-07
CN108122966A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
JP5259906B2 (ja) 窒化ガリウムベースのhemt素子
JP5465876B2 (ja) 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
US8410525B2 (en) Compound semiconductor substrate and device therewith
US8896122B2 (en) Semiconductor devices having gates including oxidized nickel
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
US9660063B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
KR20120002985A (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
US20160043178A1 (en) Semiconductor component and method of manufacture
TW201320356A (zh) 在碳化矽基板上低差排密度之第三族氮化層及其製造方法
JP2007518266A (ja) 半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
CN113793868B (zh) GaN基HEMT器件、器件外延结构及其制备方法
CN108122966B (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2009021279A (ja) 半導体エピタキシャルウエハ
US20150021665A1 (en) Transistor having back-barrier layer and method of making the same
US11362190B2 (en) Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN112310215B (zh) 增强型高电子迁移率晶体管元件及其制造方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant