CN114999921A - 具有硅锗鳍片的半导体结构及其制造方法 - Google Patents

具有硅锗鳍片的半导体结构及其制造方法 Download PDF

Info

Publication number
CN114999921A
CN114999921A CN202210749712.8A CN202210749712A CN114999921A CN 114999921 A CN114999921 A CN 114999921A CN 202210749712 A CN202210749712 A CN 202210749712A CN 114999921 A CN114999921 A CN 114999921A
Authority
CN
China
Prior art keywords
layer
silicon germanium
strained
fins
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210749712.8A
Other languages
English (en)
Inventor
朱德尚·R·侯尔特
乔迪·A·佛罗霍海瑟
诚康国
绍高·莫基祖基
史蒂芬·W·贝代尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN114999921A publication Critical patent/CN114999921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及具有硅锗鳍片的半导体结构及其制造方法，其一方面包括一种半导体结构，该半导体结构包括：位于衬底上的一组鳍片，该组鳍片包括松弛硅锗层；以及位于该组鳍片中的各鳍片之间的介电质；其中，n型场效应晶体管(nFET)区域中的各鳍片还包括位于该nFET区域中的各鳍片的该松弛硅锗层上方的应变硅层；其中，p型场效应晶体管(pFET)区域中的各鳍片还包括位于该pFET区域中的各鳍片的该松弛硅锗层上方的应变硅锗层。

Description

具有硅锗鳍片的半导体结构及其制造方法
本发明是中国专利申请号为201611175654.3，发明名称为“具有硅锗鳍片的半导体结构及其制造方法”，申请日为2016年12月19日的专利申请的分案申请。
技术领域
本发明涉及半导体结构，尤其涉及具有硅锗鳍片的半导体结构及其制造方法。
背景技术
半导体制造可开始于在硅衬底上设置许多半导体结构，例如电容器、晶体管以及/或者埋置互连。在一些情况下，可能想要为那些半导体结构设置硅锗沟道，以增加装置的迁移率及性能。为实现此目的，可在硅衬底上生长硅锗层。形成硅锗沟道的一个挑战包括在该硅衬底上生长包括低量锗(约5％至约40％锗)的松驰硅锗层。
通常，在该硅衬底上生长极厚的(数微米)、应变松驰的硅锗缓冲层。当该硅锗层生长时，它保持该硅衬底的晶格。为获得松弛的硅锗层，生长该硅锗层直至其所达到的厚度引起足够的应变，从而形成缺陷或裂纹。此制程依赖于缓慢的锗梯度来松弛该膜。此制程不仅耗时而且昂贵。
发明内容
本发明的第一方面包括一种制造半导体结构的方法。该方法可包括：在衬底上方形成硅锗超晶格；在该硅锗超晶格内形成一组鳍片；在该组鳍片中的各鳍片之间形成介电质；在该组鳍片的第一部分及其之间的该介电质上方形成应变硅层；以及在该组鳍片的第二部分及其之间的该介电质上方形成应变硅锗层。
本发明的第二方面包括一种制造半导体结构的方法。该方法可包括：在衬底上形成第一应变硅锗层；注入第一物质(first species)至该第一应变硅锗层与该衬底的界面的深度；在该第一应变硅锗层中形成一组鳍片；在该组鳍片中的各鳍片之间形成介电质；退火该组鳍片；移除各鳍片的一部分；在该组鳍片的第一部分及其之间的该介电质上方形成应变硅层；以及在该组鳍片的第二部分及其之间的该介电质上方形成第二应变硅锗层。
本发明的第三方面包括一种半导体结构，该半导体结构包括：位于衬底上的一组鳍片，该组鳍片包括硅锗层；以及位于该组鳍片中的各鳍片之间的介电质；其中，n型场效应晶体管(nFET)区域中的各鳍片还包括位于该nFET区域中的各鳍片的该硅锗层上方的应变硅层；其中，p型场效应晶体管(pFET)区域中的各鳍片还包括位于该pFET区域中的各鳍片的该硅锗层上方的应变硅锗层。
附图说明
将通过参照下面的附图来详细说明本发明的实施例，该些附图中类似的附图标记表示类似的元件，以及其中：
图1至7显示经历如本文中所述的一种方法的方面的半导体结构。
图8至14显示经历替代如关于图2至7所述的方法的一种方法的方面的半导体结构。
图15至21显示经历如本文中所述的另一种方法的方面的半导体结构。
图22至26显示经历如本文中所述的另一种方法的方面的半导体结构。
具体实施方式
本发明的方面涉及半导体结构，尤其涉及具有硅锗鳍片的半导体结构及其制造方法。具体地说，本文中所述的半导体结构是薄的应变松弛缓冲层，其与用以获得应变松弛缓冲层的传统方法相比可较快地获得且花费较少。
请参照图1至7，现在将说明依据本发明的方面的一种形成半导体结构100(图7)的方法。该方法开始于形成结构90，该结构包括位于衬底102上方的硅锗超晶格110。应当理解，当作为层、区域或衬底的一个元件被称为位于另一个元件“上方”时，它可直接位于该另一个元件上或者可存在中间元件。还应当理解，当一个元件被称为与另一个元件“连接”或“耦接”时，它可直接与该另一个元件连接或耦接，或者可存在中间元件。衬底102可包括但不限于硅、锗、硅锗、碳化硅，以及基本由具有由式AlX1GaX2InX3AsY1PY2NY3SbY4定义的组成的一种或多种III-V族化合物半导体组成的物质，其中，X1、X2、X3、Y1、Y2、Y3及Y4表示相对比例，分别大于或等于0且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1是总的相对摩尔(mole)量)。其它合适的衬底包括具有组成ZnA1CdA2SeB1TeB2的II-VI族化合物半导体，其中，A1、A2、B1及B2是相对比例，分别大于或等于零，且A1+A2+B1+B2＝1(1是总的摩尔量)。结构90可包括n型场效应晶体管(n-type field effect transistor；nFET)区域106以及p型场效应晶体管(p-typefield effect transistor；pFET)区域108。
硅锗超晶格110可包括位于衬底102上方的交替的锗层112与硅层114。硅锗超晶格110可通过例如外延生长和/或沉积形成。术语“外延生长和/或沉积”以及“外延形成和/或生长”是指在半导体材料的沉积表面上生长半导体材料，其中，所生长的该半导体材料可具有与该沉积表面的该半导体材料相同的结晶特性。在外延沉积制程中，控制由源气体提供的化学反应物并设置系统参数，以使沉积原子以足够的能量到达半导体衬底的沉积表面，从而围绕该表面运动并使其自己朝向该沉积表面的原子的晶体排列。因此，外延半导体材料可具有与沉积表面(该外延半导体材料可形成于该沉积表面上)相同的结晶特性。例如，沉积于{100}晶面上的外延半导体材料可呈{100}取向。在一些实施例中，外延生长和/或沉积制程对于形成于半导体表面上可具有选择性，且可不沉积材料于介电表面，例如二氧化硅或氮化硅表面上。
锗层112可例如在约200℃至约600℃的温度下，或者尤其在约350℃的温度下，在约1托至约1000托的压力下，或者尤其300托的压力下形成。在形成锗层112期间可使用的制程气体可包括但不限于氢(H2)、锗烷(GeH4)、氯化锗(GeCl4)以及氯化氢(HCl)。硅层114可例如在约400℃至约900℃的温度下，或者尤其在约700℃的温度下，在约1托至约1000托的压力下，或者尤其10托的压力下形成。在形成硅层114期间可使用的制程气体可包括但不限于：氢(H2)、硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiCl2H2)、氯化氢(HCl)。
与各锗层112的厚度相比，各硅层114的相对厚度可依据想要的锗的最终百分比而变化。例如，若最终组成为25％锗，则硅层114可具有各锗层112的厚度约4倍的厚度。在此实施例中，各锗层112可具有约1纳米(nm)至约10纳米的厚度且各硅层114可具有约4纳米至约40纳米的厚度。硅锗超晶格110可包括约10纳米至约1000纳米的总厚度。尽管图中仅显示三个锗层112及三个硅层114，但可形成任意数目的锗层112及硅层114，而不背离本发明的方面。本文中所使用的“约”意图包括例如在所述值的10％以内的值。
以此方式交替的锗层112与硅层114导致松弛硅锗超晶格110。具体地说，在相应锗层112与硅层114的各界面处，晶格有机会破裂，以解耦硅锗超晶格110的晶体结构，从而导致松弛硅锗超晶格110，其与应变超晶格相反。
如图2中所示，结构90可经历例如退火的热处理制程。例如，在结构90上可执行激光或闪光退火120。退火120可在约900℃至约1200℃的温度下执行约1小时至约24小时。退火120导致锗层112(图1)与硅层114(图1)热混合，从而使硅锗超晶格110由松弛硅锗116的单一组合组成。松弛硅锗116可包括低百分比锗。例如，松弛硅锗116可包括约10％锗至约50％锗，或者尤其25％锗。在一些实施例中，在执行退火120之前，在最上硅层114(图1)上方(例如通过生长和/或沉积)可首先形成氧化物层(未显示)，例如二氧化硅。
除非另外指出，否则本文中所使用的术语“沉积”可包括适于材料沉积的任意当前已知或以后开发的技术，包括但不限于例如化学气相沉积(chemical vapor deposition；CVD)、低压CVD(low-pressure CVD；LPCVD)、等离子体增强型CVD(plasma-enhanced CVD；PECVD)、半大气压CVD(semi-atmosphere CVD；SACVD)以及高密度等离子体CVD(highdensity plasma CVD；HDPCVD)、快速加热CVD(rapid thermal CVD；RTCVD)、超高真空CVD(ultra-high vacuum CVD；UHVCVD)、限制反应处理CVD(limited reaction processingCVD；LRPCVD)、金属有机CVD(metalorganic CVD；MOCVD)、溅镀沉积、离子束沉积、电子束沉积、激光辅助沉积、热氧化、热氮化、旋涂方法、物理气相沉积(physical vapordesposition；PVD)、原子层沉积(atomic layer deposition；ALD)、化学氧化、分子束外延(molecular beam epitaxy；MBE)、电镀、蒸镀。
现在请参照图3，在硅锗超晶格110上方可形成应变硅层124。如本文中将说明的那样，应变硅层124可与nFET结合使用。在形成应变硅层124以后，可图案化应变硅层124，如图4中所示。例如，例如硬掩膜的掩膜128可形成于应变硅层124上方、经图案化及蚀刻以暴露其下方的硅锗超晶格110的部分。本文中所使用的“蚀刻”可包括适于材料蚀刻的任意当前已知或以后开发的技术，包括但不限于例如：非等向性蚀刻、等离子体蚀刻、溅镀蚀刻、离子束蚀刻、反应离子束蚀刻以及反应离子蚀刻(reactive-ion etching；RIE)。在图4中所示的实施例中，掩膜128及应变硅层124可经蚀刻以暴露pFET区域108的硅锗超晶格110。
如图5中所示，在暴露硅锗超晶格110上方可形成应变硅锗层132(例如通过外延生长和/或沉积)。也就是说，在pFET区域108的硅锗超晶格110上方可形成应变硅锗层132。应变硅锗层132可包括高百分比锗(约40％至约80％)。尽管已显示并说明了在形成应变硅锗层132之前形成应变硅层124，但应当理解，在其它实施例中，应变硅锗层132可形成于应变硅层124之前，而不背离本发明的方面。也就是说，在执行退火120(图2)以后，在硅锗超晶格110上可形成应变硅锗层132。可如关于图3至4所述图案化应变硅锗层132以暴露nFET区域106的硅锗超晶格110。随后，在nFET区域106的暴露硅锗超晶格110上方可形成应变硅层124。
如图6中所示，在形成应变硅层124及应变硅锗层132以后，例如通过现有技术中已知的和/或本文中所述的传统蚀刻及掩膜技术可形成一组鳍片140。鳍片组140可包括位于nFET区域106中的鳍片142以及位于pFET区域108中的鳍片144。在各鳍片142、144上方可为硬掩膜(未显示)，该硬掩膜可依据已知技术形成，以在后续制程步骤期间遮挡鳍片组140中的各鳍片142、144。应当理解，在一些实施例中，在各鳍片142、144上方使用该硬掩膜是可选的。不使用该硬掩膜的鳍片142、144的部分支持后续形成栅极堆叠(未显示)，该栅极堆叠将包围各鳍片142、144，如现有技术所已知。在暴露鳍片142、144上方形成该栅极堆叠之前，可用与该晶体管类型相反的掺杂物轻掺杂鳍片142、144，其促进沟道区(未显示)的形成。另外，如图7中所示，在鳍片组140中的各鳍片142、144之间，例如通过沉积可形成介电质146。举例来说，介电质146可包括氧化物，如二氧化硅，或氮化物如氮化硅，或其组合。
在经历关于图1至7所示及所述的制程步骤以后所形成的半导体结构100可包括位于衬底102上的一组鳍片140以及位于鳍片组140的各鳍片142、144之间的介电质146。nFET区域106中的各鳍片142可包括硅锗超晶格110的松弛硅锗116以及位于其顶部上的应变硅层142。pFET区域108中的各鳍片144可包括硅锗超晶格110的松弛硅锗116以及位于其顶部上的应变硅锗层144。
图8至14显示经历替代如关于图2至7所述的方法的一种方法的方面的结构90，其中，图14中显示依据此实施例所形成的半导体结构100。在此实施例中，在形成如关于图1所述的硅锗超晶格110以后，可形成鳍片组140，如图8中所示。也就是说，鳍片组140可在形成交替的锗层112与硅层114以后形成。锗层112、硅层114以及鳍片组140可如本文中关于图1至6所述形成。如图9中所示，在各鳍片142、144之间可形成介电质146，如关于图7所述。
现在请参照图10，在结构90上可执行热处理制程，例如退火120，如关于图2所述。也就是说，此实施例与图2至7的实施例不同之处在于退火120执行于形成鳍片组140以后而不是在形成鳍片组140之前。退火120导致锗层112(图9)与硅层114(图9)热混合，从而使硅锗超晶格110由松弛硅锗116的单一组合组成。松弛硅锗116可包括低百分比锗。也就是说，松弛硅锗116可包括约10％锗至约50％锗，或者尤其25％锗。在一些实施例中，在执行退火120之前，在最上硅层114(图9)上方(例如通过生长和/或沉积)可首先形成氧化物层(未显示)，例如二氧化硅。
如图11中所示，例如通过蚀刻可凹入鳍片组140，以使鳍片组140中的各鳍片142、144的高度小于其间的各介电质146的高度。例如，掩膜(未显示)可形成于结构90上方，经图案化及蚀刻以暴露鳍片142、144。接着，可移除鳍片142、144的一部分。在凹入鳍片142、144以后，在各鳍片142、144的暴露硅锗超晶格110上方(例如通过外延生长和/或沉积)可形成应变硅层124至介电质146的高度，如图12中所示。另外，可图案化应变硅层124以暴露松弛硅锗层116的一部分。例如，如图13中所示，例如硬掩膜的掩膜128可形成于应变硅层124上方，经图案化及蚀刻以暴露pFET区域108中的该掩膜下方的鳍片142、144及介电质146。
如图14中所示，在各鳍片142、144的暴露硅锗超晶格110上方(例如通过外延生长和/或沉积)可形成应变硅锗层132至介电质146的高度，如关于图7所述。也就是说，在pFET区域108的硅锗超晶格110上方可形成应变硅锗层132。应变硅锗层132可包括高百分比锗(约40％至约80％)。尽管已显示并说明了在形成应变硅锗层132之前形成应变硅层124，但应当理解，在其它实施例中，应变硅锗层132可形成于应变硅层124之前，而不背离本发明的方面。也就是说，在凹入鳍片组140以后，在硅锗超晶格110上可形成应变硅锗层132。可如关于图13所述图案化应变硅锗层132，以暴露nFET区域106的硅锗超晶格110。随后，在nFET区域106的暴露硅锗超晶格110上方可形成应变硅层124。
在经历关于图8至14所示及所述的制程步骤以后所形成的半导体结构100可包括位于衬底102上的一组鳍片140以及位于鳍片组140的各鳍片142、144之间的介电质146。nFET区域106中的各鳍片142可包括：包括松弛硅锗116的硅锗超晶格110以及位于其顶部上的应变硅层142。pFET区域108中的各鳍片144可包括：包括松弛硅锗116的硅锗超晶格110以及位于其顶部上的应变硅锗层144。
现在请参照图15至19，其显示经历如本文中所述的另一种方法的方面的半导体结构190。在此实施例中，在衬底202上例如通过外延生长和/或沉积形成硅锗碳层204，如图15中所示。衬底202可包括本文中关于衬底102(图1)所列的任意材料。硅锗碳层204可包括约0.5％碳至约1.5％碳。另外，在硅锗碳层204上方例如通过外延生长和/或沉积可形成应变硅锗层210。应变硅锗层210可包括低百分比锗。也就是说，应变硅锗层210可包括约10％锗至约50％锗，或者尤其25％锗。
应变硅锗层210及硅锗碳层204可在约400℃至约800℃的温度下，或者尤其约500℃的温度下，在约1托至约1000托的压力下，或者尤其10托的压力下形成。在形成锗层112期间可使用的制程气体可包括但不限于：氢(H2)、锗烷(GeH4)、氯化氢(HCl)、硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiCl2H2)、甲基硅烷(SiH3CH3)以及乙炔(C2H2)。
如图16中所示，可注入注入物质212至硅锗碳层204与衬底202的界面的深度。注入物质212可包括例如氢(H+)及氦(He)的至少其中一种。注入物质212可以约1e16离子/cm2至约5e16离子/cm2的剂量，或者尤其约2e16离子/cm2的剂量，以例如约10电子伏特(eV)至约30eV的能量范围注入。在另一个实施例中，注入物质212可包括氢(H2)。在此实施例中，可注入的氢(H2)的剂量范围可为关于氢(H+)及氦(He)所述剂量范围的大约一半。该注入导致硅锗碳层204与衬底202的晶格解耦，从而在硅锗碳层204与衬底202的界面处引起缺陷216。具体地说，在硅锗碳层204与衬底202的界面处可形成微腔(未显示)，以使硅锗碳层204的晶格破裂但不会完全与衬底202解耦或引起脱层。
如图17中所示，例如通过现有技术中已知的和/或本文中所述的传统蚀刻及掩膜技术可自应变硅锗层210形成一组鳍片240。鳍片组240可包括nFET区域206中的鳍片242以及pFET区域208中的鳍片244。在各鳍片242、244上方可为硬掩膜(未显示)，该硬掩膜可依据已知技术形成，以在后续制程步骤期间遮挡该组鳍片中的各鳍片242、244。应当理解，在一些实施例中，在各鳍片242、244上方使用该硬掩膜是可选的。不使用该硬掩膜的鳍片242、244的部分支持后续形成栅极堆叠(未显示)，该栅极堆叠将包围各鳍片242、244，如现有技术所已知。在暴露鳍片242、244上方形成该栅极堆叠之前，可用与该晶体管类型相反的掺杂物轻掺杂鳍片242、244，其促进沟道区(未显示)的形成。另外，在鳍片组240中的各鳍片242、244之间，例如通过沉积可形成介电质246，如图18中所示。例如，介电质246可包括氧化物，如二氧化硅，或氮化物如氮化硅，或其组合。
如图19中所示，在半导体结构200上可执行退火250。退火250导致缺陷216(图16至18)延伸穿过硅锗碳层204及应变硅锗层210，从而形成裂纹252。退火可在800℃至约1100℃的温度下执行约60秒至约1200秒。裂纹252引起硅锗碳层204与衬底202进一步解耦。这导致应变硅锗层210(图15至18)变为松弛硅锗层218。现在请参照图20，例如通过蚀刻可凹入鳍片组240，以使鳍片组240中的各鳍片242、244的高度小于其间的各介电质246的高度。在凹入鳍片242、244以后，在鳍片组240中的各鳍片242、244上方可形成应变硅层262，如图21中所示。另外，应变硅层262可经图案化及蚀刻以暴露松弛硅锗层218的一部分。例如，掩膜(未显示)可形成于应变硅层262上方，经图案化及蚀刻以暴露其下方的松弛硅锗层218的部分，如关于图4及13所述。尤其，该掩膜可经蚀刻以暴露pFET区中的松弛硅锗层218。
仍请参照图21，在暴露松弛硅锗层218上方(例如外延生长和/或沉积)可形成另一个应变硅锗层264，如关于图5所述。也就是说，在pFET区域208中的松弛硅锗层218上方可形成应变硅锗层264。应变硅锗层264可包括高百分比锗(约40％至约80％)。尽管已显示并说明了在形成应变硅锗层264之前形成应变硅层262，但应当理解，在其它实施例中，应变硅锗层264可形成于应变硅层262之前，而不背离本发明的方面。也就是说，在凹入鳍片组240以后，在松弛硅锗层218上可形成应变硅锗层264。可如本文中所述图案化并蚀刻应变硅锗层264，以暴露nFET区域206中的松弛硅锗层218。随后，在nFET区域206的暴露松弛硅锗层218上方可形成应变硅层262。
现在请参照图22至26，其显示经历如本文中所述的另一种方法的方面的半导体结构290。此实施例与关于图15至19所述的实施例基本类似，除了硅锗碳层设于应变硅锗层内，与衬底隔开以外。
如图22中所示，在衬底302上例如通过外延生长和/或沉积形成应变硅锗层310。衬底302可包括本文中关于衬底102(图1)所列的任意材料。应变硅锗层310可包括低百分比锗。也就是说，应变硅锗层310可包括约10％锗至约50％锗，或者尤其25％锗。在形成应变硅锗层310期间，可形成硅锗碳层304。也就是说，可形成应变硅锗310的第一层或层组。接着，可形成硅锗碳304的一层或层组。随后，可形成应变硅锗304的第二层或层组。硅锗碳层304可包括约0.25％碳至约1.5％碳。应变硅锗层310及硅锗碳层304可通过本文中关于图15所述的制程条件形成。
如图23中所述，可注入注入物质312至应变硅锗层310与衬底302的界面的深度。注入物质312可以关于图16所述的任意制程条件注入。注入物质212可包括例如氢(H2)与氦(He)的至少其中一种。该注入导致应变硅锗层310与衬底302的晶格解耦，从而引起缺陷316。
如图24中所示，例如通过现有技术中已知的和/或本文中所述的传统蚀刻及掩膜技术可自应变硅锗层310形成一组鳍片340。鳍片组340可包括nFET区域306中的鳍片342以及pFET区域308中的鳍片344。在各鳍片342、344上方可为硬掩膜(未显示)，该硬掩膜可依据已知技术形成，以在后续制程步骤期间遮挡该组鳍片中的各鳍片342、344。应当理解，在一些实施例中，在各鳍片342、344上方使用该硬掩膜是可选的。不使用该硬掩膜的鳍片342、344的部分支持后续形成栅极堆叠(未显示)，该栅极堆叠将包围各鳍片342、344，如现有技术所已知。在暴露鳍片342、344上方形成该栅极堆叠之前，可用与该晶体管类型相反的掺杂物轻掺杂鳍片342、344，其促进沟道区(未显示)的形成。另外，在鳍片组340中的各鳍片342、344之间，例如通过沉积可形成介电质346。例如，介电质346可包括氧化物，如二氧化硅，或氮化物如氮化硅，或其组合。
如图25中所示，在半导体结构290上可执行退火350。退火350导致缺陷316(图23至24)延伸穿过硅锗碳层304及应变硅锗层310，从而形成裂纹352。裂纹352引起应变硅锗层310(图22至24)层304与衬底302进一步解耦。这导致应变硅锗层310变为松弛硅锗层318。另外，例如通过蚀刻可凹入鳍片组340，以使鳍片组340中的各鳍片342、344的高度小于其间的各介电质346的高度。
现在请参照图26，在凹入鳍片342、344以后，在鳍片组340中的各鳍片342、344上方可形成应变硅层362。另外，可图案化应变硅层362以暴露松弛硅锗层318的一部分。例如，掩膜(未显示)可形成于应变硅层362上方，并经蚀刻以暴露其下方的松弛硅锗层318的部分。该掩膜可经蚀刻以暴露pFET区域中的松弛硅锗层318。
在暴露松弛硅锗层318上方(例如外延生长和/或沉积)可形成另一个应变硅锗层364，如关于图5所述。也就是说，在pFET区域308中的松弛硅锗层318上方可形成应变硅锗层364。应变硅锗层364可包括高百分比锗(约40％至约80％)。尽管已显示并说明了在形成应变硅锗层364之前形成应变硅层362，但应当理解，在其它实施例中，应变硅锗层364可形成于应变硅层362之前，而不背离本发明的方面。也就是说，在凹入鳍片组340以后，在松弛硅锗层318上可形成应变硅锗层364。可如本文中所述图案化应变硅锗层364，以暴露nFET区域306中的松弛硅锗层318。随后，在nFET区域306中的暴露松弛硅锗层318上方可形成应变硅层362。
关于图15至26所示并说明的实施例，应当理解，在一些实施例中，可能不包括硅锗碳层304且不背离如本文中所述的揭示的方面。
如上所述的方法用于集成电路芯片的制造中。制造者可以原始晶圆形式(也就是说，作为具有多个未封装芯片的单个晶圆)、作为裸芯片，或者以封装形式分配所得的集成电路芯片。在后一种情况中，该芯片设于单芯片封装件中(例如塑料承载件，其具有附着至母板或其它更高层次承载件的引脚)或者多芯片封装件中(例如陶瓷承载件，其具有单面或双面互连或嵌埋互连)。在任何情况下，接着将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为(a)中间产品例如母板的部分，或者作为(b)最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，涉及范围从玩具及其它低端应用直至具有显示器、键盘或其它输入装置以及中央处理器的先进电脑产品。
对本发明的各种实施例所作的说明是出于说明目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。

Claims (6)

1.一种制造半导体结构的方法，该方法包括：
在衬底上形成第一应变硅锗层；
在该第一应变硅锗层与该衬底之间形成硅锗碳层；
在该第一应变硅锗层中注入第一物质；
在该第一应变硅锗层中形成一组鳍片；
在该组鳍片中的各鳍片之间形成介电质；
退火该组鳍片；
移除各鳍片的一部分；
在该组鳍片的第一部分及其之间的该介电质上方形成应变硅层；以及
在该组鳍片的第二部分及其之间的该介电质上方形成第二应变硅锗层，其中，所述形成该第二应变硅锗层包含在p型场效应晶体管(pFET)区域上方形成该第二应变硅锗层，且该第二应变硅锗层包括从40％到80％的高百分比锗，
其中，该应变硅层及该第二应变硅锗层与该第一应变硅锗层直接接触，以及
其中，该退火导致缺陷延伸穿过该硅锗碳层及该第一应变硅锗层以形成裂纹，且该裂纹引起该硅锗碳层与该衬底解耦，从而导致该第一应变硅锗层变为松弛硅锗层。
2.如权利要求1所述的方法，其中，所述注入该第一物质包括注入该第一物质至该硅锗碳层与该衬底的界面的深度。
3.一种制造半导体结构的方法，该方法包括：
在衬底上形成第一应变硅锗层；
在该第一应变硅锗层内形成硅锗碳层；
在该第一应变硅锗层中注入第一物质；
在该第一应变硅锗层中形成一组鳍片；
在该组鳍片中的各鳍片之间形成介电质；
退火该组鳍片；
移除各鳍片的一部分；
在该组鳍片的第一部分及其之间的该介电质上方形成应变硅层；以及
在该组鳍片的第二部分及其之间的该介电质上方形成第二应变硅锗层，其中，所述形成该第二应变硅锗层包含在p型场效应晶体管(pFET)区域上方形成该第二应变硅锗层，且该第二应变硅锗层包括从40％到80％的高百分比锗，
其中，该应变硅层及该第二应变硅锗层与该第一应变硅锗层直接接触，以及
其中，该退火导致缺陷延伸穿过该硅锗碳层及该第一应变硅锗层以形成裂纹，且该裂纹引起该第一应变硅锗层与该衬底解耦，从而导致该第一应变硅锗层变为松弛硅锗层。
4.如权利要求3所述的方法，其中，所述注入该第一物质包括注入该第一物质至该硅锗碳层与该衬底的界面的深度。
5.如权利要求3所述的方法，其中，所述形成该应变硅层包括在n型场效应晶体管(nFET)区域上方形成该应变硅层。
6.如权利要求3所述的方法，其中，所述注入该第一物质包括注入氢与氦的至少其中一种。
CN202210749712.8A 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法 Pending CN114999921A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/974,136 US20170179127A1 (en) 2015-12-18 2015-12-18 Semiconductor structure having silicon germanium fins and method of fabricating same
US14/974,136 2015-12-18
CN201611175654.3A CN107017302A (zh) 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611175654.3A Division CN107017302A (zh) 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114999921A true CN114999921A (zh) 2022-09-02

Family

ID=59065250

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611175654.3A Pending CN107017302A (zh) 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法
CN202210749712.8A Pending CN114999921A (zh) 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611175654.3A Pending CN107017302A (zh) 2015-12-18 2016-12-19 具有硅锗鳍片的半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US20170179127A1 (zh)
CN (2) CN107017302A (zh)
TW (1) TWI701769B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066516A1 (en) * 2018-08-24 2020-02-27 Micron Technology, Inc. Semiconductor Structures Which Include Laminates of First and Second Regions, and Methods of Forming Semiconductor Structures
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
US11670681B2 (en) * 2021-01-14 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fully strained channels

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011906A1 (en) * 2004-07-14 2006-01-19 International Business Machines Corporation Ion implantation for suppression of defects in annealed SiGe layers
US8994002B2 (en) * 2012-03-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having superlattice stressor
WO2015038309A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US9153647B1 (en) * 2014-03-17 2015-10-06 International Business Machines Corporation Integrated circuit having heterostructure FinFET with tunable device parameters and method to fabricate same
KR101738510B1 (ko) * 2014-03-22 2017-05-22 알테라 코포레이션 고성능 핀펫 및 그 형성 방법
US9484412B1 (en) * 2015-09-23 2016-11-01 International Business Machines Corporation Strained silicon—germanium integrated circuit with inversion capacitance enhancement and method to fabricate same

Also Published As

Publication number Publication date
CN107017302A (zh) 2017-08-04
TW201735267A (zh) 2017-10-01
US20170179127A1 (en) 2017-06-22
TWI701769B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
JP5175367B2 (ja) Ｃｍｏｓ用歪トランジスタの集積化
US7553717B2 (en) Recess etch for epitaxial SiGe
KR101053133B1 (ko) 탄성 에지 이완을 갖는 변형 실리콘
US9698249B2 (en) Epitaxy in semiconductor structure and manufacturing method of the same
US7670934B1 (en) Methods for fabricating MOS devices having epitaxially grown stress-inducing source and drain regions
JP4949628B2 (ja) Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
US10141406B2 (en) Tensile strained NFET and compressively strained PFET formed on strain relaxed buffer
US8987069B1 (en) Semiconductor substrate with multiple SiGe regions having different germanium concentrations by a single epitaxy process
US9245955B2 (en) Embedded shape SiGe for strained channel transistors
US9524969B1 (en) Integrated circuit having strained fins on bulk substrate
US20150187940A1 (en) Semiconductor device structure and method for manufacturing the same
CN114999921A (zh) 具有硅锗鳍片的半导体结构及其制造方法
US9647086B2 (en) Early PTS with buffer for channel doping control
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US20080206965A1 (en) STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY
US9685334B1 (en) Methods of forming semiconductor fin with carbon dopant for diffusion control
US20230411523A1 (en) Vertical field effect transistor with strained channel
US20200105575A1 (en) Method of forming an rf silicon on insulator device
CN105633020A (zh) 嵌入式锗硅的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination