TW202040750A - 形成rf絕緣體上覆矽元件之方法 - Google Patents

形成rf絕緣體上覆矽元件之方法 Download PDF

Info

Publication number
TW202040750A
TW202040750A TW108134169A TW108134169A TW202040750A TW 202040750 A TW202040750 A TW 202040750A TW 108134169 A TW108134169 A TW 108134169A TW 108134169 A TW108134169 A TW 108134169A TW 202040750 A TW202040750 A TW 202040750A
Authority
TW
Taiwan
Prior art keywords
layer
silicon
substrate
resistivity
scheduling
Prior art date
Application number
TW108134169A
Other languages
English (en)
Inventor
紹芳 諸
石井才人
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202040750A publication Critical patent/TW202040750A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

此處所述之實施例大致提供用於RF積體電路的改良的絕緣體上覆矽（SOI）基板，及其製作方法。在一個實施例中，提供一種形成多層結構之方法。方法包括在處理腔室中，於調度基板上形成本質矽層，其中調度基板為標準半導體基板而具有第一電阻率，且本質矽層具有比第一電阻率更高的第二電阻率；在處理腔室中，於本質矽層上形成電荷捕捉層；將調度基板結合至包含元件層及絕緣層的主動基板，其中主動基板的絕緣層與電荷捕捉層實體接觸；及將調度基板的至少一部分移除。

Description

形成RF絕緣體上覆矽元件之方法
本揭露案的實施例大致關於製造用於RF積體電路的改良的絕緣體上覆矽（SOI）基板之方法。
絕緣體上覆矽（SOI）基板為具有矽基板、在矽基板上方具有絕緣體層、及在絕緣體層上方具有主動矽薄層之基板。SOI基板已廣泛地用於允許諸如射頻（RF）電路的積體電路在SOI基板上製作，而具有較快的切換時間及較低的操作電壓。
然而，SOI基板大體比單純塊體半導體基板更昂貴。部分增添的費用歸因於在可開始製作主動矽的薄層之前，需要生產SOI基板的額外的處理步驟。因此，本領域中需要提供用於製造SOI基板的改良的方法。
此處所述之實施例大致提供用於RF積體電路的改良的絕緣體上覆矽（SOI）基板，及其製作方法。在一個實施例中，提供一種形成多層結構之方法。方法包括在處理腔室中，於調度基板上形成本質矽層，其中調度基板具有第一電阻率，且本質矽層具有比第一電阻率更高的第二電阻率；在處理腔室中，於本質矽層上形成電荷捕捉層；將調度基板結合至包含元件層及絕緣層的主動基板，其中主動基板的絕緣層與電荷捕捉層實體接觸；及將調度基板的至少一部分移除。
在另一實施例中，提供一種多層結構。多層結構包括基板，具有第一電阻率；本質矽層，佈置於基板上，其中本質矽層具有比第一電阻率更高的第二電阻率；電荷捕捉層，佈置於本質矽層上；絕緣層，佈置於電荷捕捉層上；及元件層，佈置於絕緣層上，其中元件層包括射頻（RF）部件。
在另一實施例中，提供一種多層結構。多層結構包括矽基板，具有約600Ω-cm或更低的第一電阻率；本質矽層，佈置於矽基板上，而具有約2x105 Ω-cm或更高的第二電阻率、約5µm至約250µm的厚度且包括選自以下構成之群組之半導體材料之一或更多層：矽、矽鍺、碳化矽及鍺；電荷捕捉層，佈置於本質矽層上；絕緣層，佈置於電荷捕捉層上；及元件層，佈置於絕緣層上，其中元件層包括射頻（RF）部件。
第1圖為流程圖，根據本揭露案的實例圖示用於製造絕緣體上覆矽（SOI）基板之範例方法。第2A至2D圖根據第1圖的流程圖，圖示製作的某階段期間簡化的結構的剖面視圖。熟習此項技術者將進一步認知不在圖式中描繪或在此處說明形成SOI基板之全部處理及相關聯的結構。而是，為了簡化且清楚起見，僅描繪且說明了形成半導體元件及相關聯結構的某些處理，此等對於本揭露案是唯一的或對於理解本揭露案是必需的。此外，儘管圖式中描繪且此處說明各種操作，但並非限於暗示關於此等操作的順序或中間操作的存在與否。除非明確說明，以順序描繪或敘述之操作僅出於解釋之目的而這樣做，並不排除相應操作若非全部則至少部分地實際上以並行或重疊的方式進行的可能性。
方法100藉由提供調度基板（handle substrate）200至處理腔室而於方塊102處開始。調度基板200在後續操作中待結合至主動基板。在一個實施例中，調度基板200為半導體基板，例如標準矽基板。此處「標準矽基板」一詞代表藉由捷可拉斯基（Czochralski）生長方法形成的高純度（例如99%或更高的純度）的單晶矽。捷可拉斯基生長方法的範例可包括從熔融多晶矽拉伸單一晶種結晶棒以生長單晶塊。P型或N型雜質可選擇性地添加至熔融多晶矽以改變調度基板200的導電類型及/或電氣特性（例如，電阻率）。接著切片且拋光單晶塊以形成標準矽基板。儘管討論矽基板，但調度基板200可為或包括其他標準半導體材料，例如鍺基板、矽鍺（SiGe）基板、碳化矽鍺（SiGeC）基板、碳化矽（SiC）基板、或III-V族化合物基板、或類似者。
調度基板200可具有約150mm、200mm、300mm、400mm、450mm或更大的直徑，及約500µm或更大的厚度。在一個實施例中，調度基板200具有約600µm至約775µm的厚度。在一個範例中，調度基板200為300mm矽基板，而具有約775µm的標準厚度，且具有（100）或（111）的晶向。取決於雜質的濃度，調度基板200可具有約1000Ω-cm或更低的電阻率，舉例而言，約600Ω-cm或更低，例如約0.01Ω-cm至約500Ω-cm。在一個實施例中，調度基板200具有約10Ω-cm至約200Ω-cm的電阻率。
處理腔室可為任何適合的沉積處理腔室，例如磊晶處理腔室、原子層沉積腔室或化學氣相沉積腔室。在一個實施例中，處理腔室為磊晶處理腔室。範例磊晶處理為從美國加州聖克拉拉市的應用材料公司商業上可取得的Epi CENTURA® 腔室。能夠實行磊晶處理或基於CVD的處理的其他腔室或工具亦可用以執行本揭露案的實施例。
於方塊104處，如第2A圖中所顯示，在調度基板200上沉積高電阻率本質矽202的層。高電阻率本質矽202的層具有顯著高於調度基板200的電阻率。舉例而言，在室溫下，高電阻率本質矽202的層可具有約2x105 Ω-cm或更高的電阻率，例如約3x105 Ω-cm或更高。在一個實施例中，高電阻率本質矽202的層具有約3.5x105 Ω-cm的電阻率。取決於RF半導體元件的應用而考量更高的電阻率。高電阻率本質矽202的層取代藉由RF SOI基板的工業所使用的昂貴高電阻率調度晶圓。結果，可大幅度降低最終RF SOI基板的成本。
高電阻率本質矽202的層可使用任何適合的沉積方法形成於調度基板200上。在一個實施例中，高電阻率本質矽202的層藉由例如在磊晶處理腔室中，將調度基板200暴露至含矽氣體（例如基於矽烷的氣體）及含氫氣體（例如氫氣）而在調度基板200上磊晶生長。適合的含矽氣體可包括矽烷類或鹵代矽烷之一或更多者。矽烷類可包括甲矽烷（SiH4 ）及具有實驗式為Six H(2x+2) 的更高的矽烷，例如乙矽烷（Si2 H6 ）、丙矽烷（Si3 H8 ）或丁矽烷（Si4 H10 ）。鹵代矽烷可包括具有實驗式為X’y Six H(2x+2-y) 的化合物，其中X’＝F、Cl、Br或I，例如六氯二矽烷（Si2 Cl6 ）、四氯矽烷（SiCl4 ）、二氯矽烷（Cl2 SiH2 ）及三氯矽烷（Cl3 SiH）。在各種實施例中，高電阻率本質矽202的層可具有約5µm至約250µm的厚度，例如約5µm至約50µm，或約50µm至約100µm，或約50µm至約200µm。在一個實施例中，高電阻率本質矽202的層具有約25µm的厚度。
在方塊106處，如第2B圖中所顯示，在高電阻率本質矽202的層上形成電荷捕捉層204。電荷捕捉層204具有高密度的電荷載體。電荷捕捉層204配置成沿著調度基板200的上部區域減少表面載體之數量。表面載體的減少可減輕當施加偏壓至隨後形成於調度基板200上方的元件層（例如，第2C圖中所顯示的元件層208）之中的RF部件時可發生的累積/反轉層的形成，而減輕不當的RF訊號損失。
電荷捕捉層204可為一或更多層半導體材料，例如矽、矽鍺、碳化矽或鍺，而可為多晶體或非晶體。電荷捕捉層204可包括摻雜物，例如碳或鍺。在一個實施例中，電荷捕捉層204為以碳摻雜的多晶矽。在電荷捕捉層204中摻雜（例如，碳）的濃度可在約0.1 mole%至約30 mole%的範圍中，例如約2 mole%至約5 mole%。在各種實施例中，電荷捕捉層204可具有約5µm至約250µm的厚度，例如約5µm至約50µm，或約50µm至約100µm，或約50µm至約200µm。在一個實施例中，電荷捕捉層204具有約25µm的厚度。然而，亦考量電荷捕捉層204可具有其他厚度，包括大於及或小於以上所述之厚度。
電荷捕捉層204可使用任何適合的沉積方法形成於高電阻率本質矽202的層上。在一個實施例中，電荷捕捉層204藉由例如在磊晶處理腔室中，將高電阻率本質矽202的層暴露至含矽氣體及含碳氣體，而在高電阻率本質矽202的層上磊晶生長。適合的含矽氣體可包括矽烷類的一或更多者。矽烷類可包括甲矽烷（SiH4 ）及具有實驗式為Six H(2x+2) 的更高的矽烷，例如乙矽烷（Si2 H6 ）、丙矽烷（Si3 H8 ）或丁矽烷（Si4 H10 ）。適合的含碳氣體可包括甲烷、乙烷、乙烯、甲基矽烷或類似者之一或更多者。在一個實施例中，電荷捕捉層204使用矽烷及甲烷形成。
在方塊108處，如第2C圖中所顯示，調度基板200結合至供體或主動基板206以形成積體電路元件。主動基板206可包括元件層208及絕緣層210。元件層208可為半導體層，例如矽層。在一個實施例中，元件層為單晶矽層。元件層208可為n摻雜的或p摻雜的。元件層208可為或包括其他半導體材料，例如鍺、矽鍺（SiGe）、碳化矽鍺（SiGeC）或任何III-V族化合物材料。對於RF應用，元件層208可包括一或更多被動元件及/或射頻（RF）部件，例如電晶體、電容器、二極體、電感器及類似者。
絕緣層210可為介電層，例如氧化層。範例介電層可包括但非限於二氧化矽、氮化矽、氮氧化矽、氧化鉿及其任何結合。絕緣層210可藉由高溫熱氧化處理形成於元件層208上。
一旦在元件層208上形成絕緣層210之後，反轉主動基板206且結合至調度基板200，即，絕緣層210與調度基板200的電荷捕捉層204實體接觸。絕緣層210供以作為結合層，同時將元件層208與調度基板200電氣隔絕。主動基板206及調度基板200可遭受熱處理，例如退火製程，以固化主動基板206及調度基板200之間的結合。熱處理可以約200°C或更高的溫度實行，例如約350°C或更高，舉例而言約650°C至約900°C。
在方塊110處，藉由使用任何適合的蝕刻或研磨方法移除部分的調度基板200。調度基板200可研磨至約600µm或更小的厚度「T」，例如約200µm或更小，例如約10µm至約100µm。在某些情況中，可使用任何物理、機械或化學手段移除整個調度基板200，以暴露高電阻率本質矽202。在此情況中，厚度「T」為0µm。調度基板200的移除使得主動基板206能夠以非常薄的厚度提供，而允許RF元件提供更快速的切換時間及更低的操作電壓。
綜上所述，本揭露案的實施例提供用於RF積體電路的改良的絕緣體上覆矽（SOI）基板及用於製作此之方法。改良的RF SOI基板藉由在標準矽基板上磊晶生長薄的、高電阻率本質矽層而形成。改良的RF-SOI基板以磊晶矽層取代昂貴的高電阻率調度晶圓，而大幅度降低最終RF-SOI基板的成本。此外，標準矽基板的使用允許RF SOI基板以更簡單、更快速且更經濟的方式生產。
儘管以上針對本揭露案的實施例，可設計本揭露案的其他及進一步實施例而不會悖離本揭露案的基本範疇。
100:方法 102:方塊 104:方塊 106:方塊 108:方塊 110:方塊 200:調度基板 202:高電阻率本質矽 204:電荷捕捉層 206:主動基板 208:元件層 210:絕緣層
以上簡要概述且以下將詳細說明的本揭露案的實施例可藉由參考在隨附圖式中描繪的本揭露案的圖示性實施例而理解。然而，應理解隨附圖式僅圖示此揭露案的典型實施例，且因此不應將其視為其範疇之限制，因為本揭露案認可其他同等效果的實施例。
第1圖根據本揭露案的實施例，描繪用於製造絕緣體上覆矽（SOI）基板之流程圖。
第2A至2D圖根據第1圖的流程圖，圖示在製作的某階段期間，簡化的結構的剖面視圖。
為了促進理解，已盡可能地使用相同的元件符號代表共通圖式中相同的元件。圖式並非按比例繪製，且為了清楚而可能簡化。應考量一個實施例的元件及特徵可有益地併入其他實施例中而無須進一步說明。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:調度基板
202:高電阻率本質矽
204:電荷捕捉層
206:主動基板
208:元件層
210:絕緣層

Claims (20)

  1. 一種用於形成一多層結構之方法，包含以下步驟： 在一處理腔室中，於一調度基板（handle substrate）上形成一本質矽層，該調度基板具有一第一電阻率，且該本質矽層具有比該第一電阻率更高的一第二電阻率；在該處理腔室中，於該本質矽層上形成一電荷捕捉層；將該調度基板結合至包含一元件層及一絕緣層的一主動基板，該主動基板的該絕緣層與該電荷捕捉層實體接觸；及將該調度基板的至少一部分移除。
  2. 如請求項1所述之方法，其中該調度基板為單晶矽。
  3. 如請求項1所述之方法，其中該本質矽層在該調度基板上磊晶生長。
  4. 如請求項1所述之方法，其中該本質矽層具有5µm至250µm的一厚度。
  5. 如請求項1所述之方法，其中該本質矽層具有50µm至100µm的一厚度。
  6. 如請求項1所述之方法，其中該第一電阻率為600Ω-cm或更低。
  7. 如請求項1所述之方法，其中該第二電阻率為2x105 Ω-cm或更高。
  8. 如請求項1所述之方法，其中該本質矽層藉由將該調度基板暴露至一含矽氣體及一含氫氣體，而在該調度基板上磊晶生長。
  9. 如請求項1所述之方法，其中該電荷捕捉層藉由將該本質矽層暴露至一含矽氣體及一含碳氣體，而在該本質矽層上磊晶生長。
  10. 如請求項1所述之方法，其中該調度基板遭受一移除處理，以具有600µm或更小的一厚度。
  11. 如請求項1所述之方法，其中移除該調度基板，以暴露該本質矽層之一部分。
  12. 如請求項1所述之方法，其中該元件層包含一射頻（RF）部件。
  13. 一種多層結構，包含： 一矽基板，具有一第一電阻率；一本質矽層，佈置於該矽基板上，該本質矽層具有比該第一電阻率更高的一第二電阻率；一電荷捕捉層，佈置於該本質矽層上；一絕緣層，佈置於該電荷捕捉層上；及一元件層，佈置於該絕緣層上，該元件層包含一射頻（RF）部件。
  14. 如請求項13所述之多層結構，其中該矽基板為單晶矽。
  15. 如請求項13所述之多層結構，其中該第一電阻率為600Ω-cm或更低。
  16. 如請求項13所述之多層結構，其中該第二電阻率為2x105 Ω-cm或更高。
  17. 如請求項13所述之多層結構，其中該本質矽層具有5µm至250µm的一厚度。
  18. 如請求項13所述之多層結構，其中該電荷捕捉層包含選自以下構成之群組之一半導體材料之一或更多層：矽、矽鍺、碳化矽及鍺。
  19. 如請求項13所述之多層結構，其中該電荷捕捉層為多晶體。
  20. 一種多層結構，包含： 一矽基板，具有600Ω-cm或更低的一第一電阻率；一本質矽層，佈置於該矽基板上，該本質矽層具有2x105 Ω-cm或更高的一第二電阻率、5µm至250µm的一厚度且包括選自以下構成之群組之一半導體材料之一或更多層：矽、矽鍺、碳化矽及鍺；一電荷捕捉層，佈置於該本質矽層上，該本質矽層具有；一絕緣層，佈置於該電荷捕捉層上；及一元件層，佈置於該絕緣層上，該元件層包含一射頻（RF）部件。
TW108134169A 2018-10-01 2019-09-23 形成rf絕緣體上覆矽元件之方法 TW202040750A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862739662P 2018-10-01 2018-10-01
US62/739,662 2018-10-01

Publications (1)

Publication Number Publication Date
TW202040750A true TW202040750A (zh) 2020-11-01

Family

ID=69946529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134169A TW202040750A (zh) 2018-10-01 2019-09-23 形成rf絕緣體上覆矽元件之方法

Country Status (3)

Country Link
US (1) US20200105575A1 (zh)
TW (1) TW202040750A (zh)
WO (1) WO2020072212A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US8951896B2 (en) * 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9922866B2 (en) * 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf

Also Published As

Publication number Publication date
WO2020072212A1 (en) 2020-04-09
US20200105575A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
KR100940863B1 (ko) 반도체 장치 형성 방법 및 반도체 장치
US8318575B2 (en) Compressive polycrystalline silicon film and method of manufacture thereof
US8785261B2 (en) Microelectronic transistor having an epitaxial graphene channel layer
TWI484633B (zh) 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法
JP5726796B2 (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
TW201630113A (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
US8890247B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
EP4070368B1 (en) Method for forming a high resistivity handle support for a composite substrate
WO2005078786A1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
US8987069B1 (en) Semiconductor substrate with multiple SiGe regions having different germanium concentrations by a single epitaxy process
KR20060110291A (ko) 고농도로 도핑된 에피택셜 ＳｉＧｅ의 선택적 증착 방법
US11587824B2 (en) Method for manufacturing semiconductor structure
US20070034950A1 (en) Semiconductor wafer and method of fabricating the same
TWI701769B (zh) 具有矽鍺鰭片之半導體結構及其製造方法
US20180308928A1 (en) Structure and formation method of semiconductor device structure
KR20220113445A (ko) Rf 응용을 대상으로 하는 복합 구조체용 핸들 기판을 형성하는 프로세스
US9396935B1 (en) Method of fabricating ultra-thin inorganic semiconductor film and method of fabricating three-dimensional semiconductor device using the same
JP7224325B2 (ja) 半導体基板の製造方法及び半導体基板
JP2007518273A (ja) シャロウトレンチ分離プロセスおよび構造
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
JP2005079134A (ja) 半導体基板およびその製造方法
JP2005005321A (ja) 半導体基体、半導体装置及びこれらの製造方法
CN105938809B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
CN110010445A (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法