CN109791938A - 正面型图像传感器和用于制造这种传感器的方法 - Google Patents
正面型图像传感器和用于制造这种传感器的方法 Download PDFInfo
- Publication number
- CN109791938A CN109791938A CN201780061756.9A CN201780061756A CN109791938A CN 109791938 A CN109791938 A CN 109791938A CN 201780061756 A CN201780061756 A CN 201780061756A CN 109791938 A CN109791938 A CN 109791938A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- support substrate
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000009413 insulation Methods 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 141
- 239000000463 material Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Abstract
本发明涉及一种正面型图像传感器，包括：衬底，所述衬底依次包括P‑型掺杂半导体支撑衬底(1)、电绝缘层(2)和被称作有源层的半导体层(3)；以及位于所述衬底的所述有源层中的光电二极管的矩阵阵列，其特征在于，所述衬底在所述支撑衬底(1)与所述电绝缘层(2)之间包括P+型掺杂半导体外延层(4)。本发明还涉及一种用于制造所述传感器的方法。
Description
技术领域
本发明涉及用于“正面”型图像传感器的衬底、包含这种衬底的图像传感器以及用于制造这种衬底的方法。
背景技术
文献US 2016/0118431描述了一种“正面(front-side)”型图像传感器(也被称作“正面成像器”)。
如图1中所例示，所述传感器包括绝缘体上半导体(SOI)型衬底，所述SOI型衬底从其背面到其正面包括P+掺杂硅的支撑衬底1、氧化硅的层2和被称作P-掺杂硅的有源层的层3，其中，定义了各自定义了像素的光电二极管的矩阵阵列。
按照惯例，P-掺杂对应于P型掺杂剂(例如，硼)的大约1014至几个1015at/cm3的浓度。
P+掺杂对应于P型掺杂剂的大约几个1015至1019at/cm3的浓度。
P+型掺杂支撑衬底的选择旨在使电子从支撑衬底到有源层的迁移最小化，所述迁移即使在没有光的情况下也很可能产生与光电二极管中的载流子的产生相对应的暗电流。另一方面，支撑衬底可以在低于有源层的电压的电压下偏置，以使有源层的多数载流子积聚在有源层3与氧化硅的层2之间的界面处。氧化硅的层2旨在使有源层3与衬底1电绝缘，以用于防止电子从支撑衬底传递到有源层。
然而，在SOI衬底的工业制造线上实现P+掺杂衬底是值得关注的。
实际上，在一些制造工位中，例如在清洁或热处理步骤期间，观察到硼扩散出支撑衬底并散射到制造线的环境中。
但是，制造线通常不专用于单一类型的SOI衬底，并且尤其可导致处理很少或未掺杂的衬底。然而，扩散到环境中的硼会污染所述衬底并且这种扩散不允许准确地控制其掺杂水平，这可能改变其电气性能。
发明内容
本发明的一个目的是为了克服上述问题并且为了提供一种包括衬底的“正面”型图像传感器，所述衬底使得暗电流能够被最小化，而不会对所述衬底的制造线产生污染问题。
为此，本发明提供了一种正面型图像传感器，包括：
衬底，所述衬底依次包括P-型掺杂半导体支撑衬底、电绝缘层和被称作有源层的半导体层，以及
位于所述衬底的所述有源层中的光电二极管的矩阵阵列，
其特征在于，所述衬底在所述支撑衬底与所述电绝缘层之间包括P+型掺杂半导体外延层。
“正面”在本文中意指所述图像传感器的旨在被暴露于光辐射的侧面。
在所述支撑衬底将包括不同材料的堆叠的情况下，“所述支撑衬底的材料”意指位于其正面上的材料，使得以与下层衬底的晶格参数相同(或者足够接近相同)的晶格参数进行外延层的生长。
根据一个实施方式，所述外延层由与所述支撑衬底相同的半导体材料形成。
在一个特定实现中，所述支撑衬底和所述外延层由硅制成。
根据一个实施方式，所述有源层由硅制成。
有利地，所述电绝缘层的厚度在10nm与50nm之间。
优选地，所述外延层的厚度在0.1μm与3μm之间。
本发明的另一目的涉及一种用于制造正面型图像传感器的方法，所述方法包括以下步骤：
-提供P-型掺杂半导体支撑衬底；
-在所述支撑衬底上外延生长P+型掺杂半导体层，
-提供包括半导体材料表(superficial)层的施主衬底；
-将所述外延层接合到半导体材料层，电绝缘层位于接合界面处；
-减薄所述施主衬底以将半导体有源层转移到所述支撑衬底上；以及
-在所述衬底的所述有源层中形成光电二极管的矩阵阵列。
根据一个实施方式，所述方法包括在所述施主衬底中形成脆化区以界定所述表层的步骤，并且减薄所述施主衬底的步骤包括沿着所述脆化区分离。
在一个实现中，形成所述脆化区的步骤包括在所述施主衬底中注入原子物种(species)。
根据一个实施方式，所述方法还包括在所述外延层周围形成掺杂剂扩散阻挡层。
附图说明
在参考附图阅读下面的具体实施方式后，本发明的其他特性和优点将显现，在附图中：
-图1是如文献US 2016/0118431中所描述的用于正面图像传感器的SOI衬底的截面图；
-图2是根据本发明的一个实施方式的衬底的截面图；
-图3A至图3C例示了根据本发明的一个实施方式的用于制造衬底的方法的不同的步骤；
-图4是根据本发明的一个实施方式的包括衬底的“正面”型图像传感器的像素的截面图；
-图5例示了在施加热处理之前(曲线a)和在施加两种常规热处理之后(曲线b和c)的根据本发明的一个实施方式的衬底中的硼原子的浓度的模拟。
为了图的易读性起见，不同的层不一定按比例绘制。
具体实施方式
图2例示了根据本发明的一个实施方式的用于正面图像传感器的衬底。
所述衬底从其背面到其正面依次包括P-型掺杂半导体支撑衬底1、P+型掺杂半导体层4、电绝缘层2和被称作有源层的半导体层3。
层3旨在接收使得图像能够被感测的光电二极管(未示出)的矩阵阵列。有利地但不以限制性方式，所述层3可由硅制成。另一方面，所述层可以是轻微掺杂的。
通常通过切割P-掺杂单晶锭来获得支撑衬底1。有利地，衬底1由硅制成。
P+型掺杂半导体层4通过外延形成在支撑衬底1上。为了使层4的缺陷最小化，层4的晶格参数接近于支撑衬底1的晶格参数。因此，外延层有利地是由与衬底1相同的材料(例如，如果支撑衬底1是由P-掺杂硅制成，则外延层由P+掺杂硅制成)或者是另一材料(例如，如果支撑衬底1是P-掺杂硅制成，则外延层由P+掺杂SiGe制成)制成。当然，这些示例性材料不是限制性的。
外延层4的厚度有利地在0.1μm与3μm之间，优选地，在0.1μm与1μm之间。
夹在外延层4与有源层之间的层2提供所述层之间的电绝缘。
根据一个优选的实施方式，所述层2由氧化硅制成，但是任何其它介质材料都可能是合适的。
电绝缘层2的厚度有利地在10nm与50nm之间。因此，如将看到的，可以使P+掺杂层电偏置在低于有源层3的电压的电压下，以引起有源层的多数载流子积聚在有源层3与氧化硅层2之间的界面处。
与图1所例示的已知衬底相比，其中位于氧化硅层后面的部分是完全P+掺杂的，本发明提供了由具有不同掺杂水平的两个层形成的结构，所述两个层即紧接在电绝缘层2后面的具有有限厚度的P+掺杂层4，以及在所述层4后面的基本上比层4厚的支撑衬底1。
此两部分结构使得在前言中提及的由于掺杂物种从衬底扩散出而导致的污染现象能够被避免-或者至少被最小化。
实际上，相对于现有技术的配置，在本发明的配置中大大减少了P+掺杂材料暴露区域(其与衬底的环境接触)。举例来说：
-对于直径为30cm、厚度为775μm且宽度为1mm的倒角的P+掺杂支撑衬底(对应于根据现有技术的衬底)，暴露面积等于衬底的背面的面积、衬底的侧面积和倒角面积的和，即：
Π*152+2*Π*15*0.0775+Π*(152-14.92)＝724cm2
-对于形成在直径为30cm的P-掺杂衬底上并且具有宽度为1mm的倒角的厚度为1μm的P+掺杂外延层(对应于本发明的一个实施方式)，暴露面积等于所述层的侧面积和倒角面积的和，即：
2＊Π＊15*0.0001+Π＊(152-14.92)＝9cm2。
应提醒的是，因为衬底不是完美圆柱形的而是具有周边倒角，所以通过层转移(例如通过在下面描述的Smart CutTM方法)制造SOI衬底导致将施主衬底的层转移到受主(receiver)衬底的除其倒角之外的中心部分上。换句话说，受主衬底未被转移到倒角区域中的层覆盖。为避免使附图复杂化，倒角未被表示在附图上。
在上面陈述的示例中，P+材料的暴露面积因此在根据本发明的衬底中比在已知衬底中低接近80至100倍。
结果，包含在外延层4中的掺杂物种很可能产生比体支撑衬底低得多的污染。
根据未例示的一个实施方式，将可以通过在P+掺杂外延层周围形成阻挡层来进一步限制掺杂物种向衬底外的扩散。这种阻挡层可尤其由与层1相同的材料或具有与层4的晶格参数相当的晶格参数但没有掺杂的材料形成。然而，这种阻挡层的形成要求增加制造方法的时间段和复杂性的附加制造步骤(例如，在边缘(包括或不包括倒角区)处的光刻和蚀刻步骤)。
现在将参考图3A至图3C描述尤其使用公知Smart CutTM方法来制造根据本发明的用于正面型图像传感器的衬底的方法。
参考图3A，提供P+掺杂支撑衬底1，并且外延生长P+掺杂层4直到达到所期望的厚度为止。由此形成接收结构以转移有源层。层4的厚度取决于其掺杂水平：掺杂水平越高(高达1019at/cm3)，应保持该层的厚度越低，以避免掺杂物种避免太强烈地从衬底上散布出来。取决于预期的掺杂水平以及随后考虑的热处理，之前提及的阻挡层可有助于保持层4的预定厚度。
另一方面，参考图3B，提供包括旨在形成SOI衬底的有源层3的半导体材料表层31的施主衬底30。表层有利地由脆化区32界定。根据一个实施方式，脆化区32是通过注入原子物种(诸如例如氢和/或氦)而形成的。另选地，脆化区可以是多孔区。
施主衬底的表层31有利地包括旨在形成SOI衬底的掩埋绝缘层2的电绝缘层。此电绝缘层2可以是层31的材料的氧化物。可选地，这种电绝缘层可存在于接收结构的外延层4上，或者甚至存在于施主衬底和接收结构二者上。
参考图3C，施主衬底接合到接收结构，电绝缘层在接合界面处。
申请人已经检查过，尽管在支撑衬底上形成外延层很可能引发接收结构的平面性变形，然而施主衬底与接收结构之间的接合质量仍然是合适的。
然后，施主衬底30被减薄以将表面半导体层31转移到支撑衬底1上。根据SmartCutTM方法，这种减薄包括沿着脆化区32分离施主衬底30。在可能的精加工步骤(例如退火、抛光和/或清洁步骤)之后，获得了图2中所例示的衬底。
根据一个另选方案(未示出)，施主衬底不包括任何脆化区，并且表层到施主衬底上的转移是通过借助于通过与接合界面相对的面抛光施主衬底的材料去除来进行的。
然后在有源层3中制作光电二极管的矩阵阵列。这种光电二极管的阵列的制造过程是本领域技术人员已知的并且因此将不在这里进行更详细的描述。
图4例示了根据本发明的正面型图像传感器的一部分。在此图中表示了与像素相对应的传感器的仅一部分，所述像素通过绝缘沟槽7与形成在有源层3中的其它像素电绝缘。
N-掺杂区域33形成在有源层3的正面的表面下方。此N-掺杂区域与P-掺杂有源层3一起形成光电二极管。形成在区域33与层3的正面之间的区域34有利地具有高于区域33的掺杂水平的掺杂水平N，以使界面钝化。钝化层6形成在有源层3上并且可以封装使得所述像素能够被电力地控制的元件。
可选地，其它层(诸如滤波器)可形成在钝化层6上，但是它们未被表示在图4中。
像这样的图像传感器的结构及其制造方法为本领域技术人员所已知并且因此将不进行更详细的描述。
当电绝缘层2足够薄(在大约10nm至50nm)时，因此它起到由层3和层4形成的电容器的介质元件的作用。在操作图像传感器时，有源层3被偏置在通常对应于地的电压下。P+掺杂外延层可有利地被偏置在低于有源层3的电压的电压V4下，V4因此是负的。根据与文献US 2016/0118431中说明的原理相同的原理，负电压V4的施加引起层3的多数载流子(空穴)积聚在电绝缘层2与有源层3之间的界面处。这种电荷积聚在与电绝缘层2的界面处在层3中产生了正电压V3。电容器因此经受电压差V3-V4。要施加的电压V4取决于电绝缘层2的厚度。
图5例示了在施加热处理之前(曲线a)和在一个图像传感器的制造范围内施加两种常规热处理之后(曲线b和c)的根据本发明的一个实施方式的衬底中的硼原子的浓度的模拟。
横坐标轴指示SOI衬底中的深度(以μm为单位)，原点对应于有源层的正面(附图标记1至4对应于图2至图3C中的那些附图标记)。纵坐标轴指示硼原子的浓度(以原子/cm3为单位)。
曲线a具有垛口的形状，其表明高硼浓度限于外延层4。
曲线b和c对应于与曲线a的SOI衬底相同的SOI衬底，但是在施加两种不同的热处理之后，曲线c的SOI衬底表示高于曲线b的热预算的热预算。这两条曲线都示出了硼原子从层4到下面的支撑衬底1的光漫射，但仍然是有限的。因此，外延层的掺杂水平及其对减小暗电流的影响被维持。
如之前所提及的相同类型的附加阻挡层可位于支撑衬底1与外延层4之间以避免如上面所提及的扩散。
另一实施方式可包括具有预定掺杂梯度的外延层4，这种掺杂向与电绝缘层2接触的正面增加。在热处理的影响下，在具有此梯度的层4内部的扩散使得能够为所搜索的应用维持足够的平均掺杂。
参考文献
US 2016/0118431
Claims (10)
1.一种正面型图像传感器，包括：
-衬底，所述衬底依次包括P-型掺杂半导体支撑衬底(1)、电绝缘层(2)和被称作有源层的半导体层(3)，以及
-位于所述衬底的所述有源层(3)中的光电二极管的矩阵阵列，
其特征在于，所述衬底在所述支撑衬底(1)与所述电绝缘层(2)之间包括P+型掺杂半导体外延层(4)。
2.根据权利要求1所述的传感器，其中，所述外延层(4)由与所述支撑衬底(1)相同的半导体材料形成。
3.根据权利要求2所述的传感器，其中，所述支撑衬底(1)和所述外延层(4)由硅制成。
4.根据权利要求1至3中的任一项所述的传感器，其中，所述有源层(3)由硅制成。
5.根据权利要求1至4中的任一项所述的传感器，其中，所述电绝缘层(2)的厚度在10nm与50nm之间。
6.根据权利要求1至5中的任一项所述的传感器，其中，所述外延层(4)的厚度在0.1μm与3μm之间。
7.一种用于制造正面型图像传感器的方法，所述方法包括以下步骤：
-提供P-型掺杂半导体支撑衬底(1)；
-在所述支撑衬底(1)上外延生长P+型掺杂半导体层(4)，
-提供包括半导体材料表层(31)的施主衬底(30)；
-将所述外延层(4)接合到所述半导体材料层(31)，电绝缘层(2)位于接合界面处；
-减薄所述施主衬底(30)以将半导体有源层(3)转移到所述支撑衬底(1)上；以及
-在所述半导体有源层(3)中形成光电二极管的矩阵阵列。
8.根据权利要求7所述的方法，其中，所述方法包括在所述施主衬底(30)中形成脆化区(32)以界定所述表层(31)的步骤，并且其中，减薄所述施主衬底(30)的步骤包括沿着所述脆化区(32)分离。
9.根据权利要求8所述的方法，其中，形成所述脆化区(32)的步骤包括在所述施主衬底(30)中注入原子物种。
10.根据权利要求7至9中的任一项所述的方法，其中，所述方法还包括在所述外延层(4)周围形成掺杂剂扩散阻挡层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1659763A FR3057396B1 (fr) | 2016-10-10 | 2016-10-10 | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| FR1659763 | 2016-10-10 | ||
| PCT/EP2017/075797 WO2018069310A1 (en) | 2016-10-10 | 2017-10-10 | Front-side type image sensor and method for manufacturing such a sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109791938A true CN109791938A (zh) | 2019-05-21 |
| CN109791938B CN109791938B (zh) | 2023-04-28 |
Family
ID=57396731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780061756.9A Active CN109791938B (zh) | 2016-10-10 | 2017-10-10 | 正面型图像传感器和用于制造这种传感器的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10903263B2 (zh) |
| EP (1) | EP3523826B1 (zh) |
| JP (1) | JP7051836B2 (zh) |
| KR (1) | KR102457269B1 (zh) |
| CN (1) | CN109791938B (zh) |
| FR (1) | FR3057396B1 (zh) |
| TW (1) | TWI737833B (zh) |
| WO (1) | WO2018069310A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
| US11676983B2 (en) | 2020-01-07 | 2023-06-13 | Powertech Technology Inc. | Sensor with dam structure and method for manufacturing the same |
| TWI741903B (zh) * | 2020-01-07 | 2021-10-01 | 力成科技股份有限公司 | 感測器及其製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050074954A1 (en) * | 2002-10-11 | 2005-04-07 | Hideo Yamanaka | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device |
| US20050077588A1 (en) * | 2001-10-03 | 2005-04-14 | Takashi Kasuga | Solid-state imaging device and method for manufacturing solid-state imaging device |
| JP2005333070A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 |
| EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
| CN101989567A (zh) * | 2009-08-04 | 2011-03-23 | 硅绝缘体技术有限公司 | 一种用于制造半导体衬底的方法 |
| US20110284870A1 (en) * | 2008-08-14 | 2011-11-24 | Commiss. A L'energie Atom. Et Aux Energ. Alterna. | Method for making a semiconductor structure with a buried ground plane |
| FR3027731A1 (fr) * | 2014-10-24 | 2016-04-29 | St Microelectronics Sa | Capteur d'image face avant a courant d'obscurite reduit sur substrat soi |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP4211696B2 (ja) * | 2004-06-30 | 2009-01-21 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US20070045668A1 (en) * | 2005-08-26 | 2007-03-01 | Micron Technology, Inc. | Vertical anti-blooming control and cross-talk reduction for imagers |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| JP2011014673A (ja) | 2009-07-01 | 2011-01-20 | Panasonic Corp | Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法 |
| FR3002812B1 (fr) * | 2013-03-01 | 2016-08-05 | St Microelectronics Crolles 2 Sas | Procede de transfert de couche |
-
2016
- 2016-10-10 FR FR1659763A patent/FR3057396B1/fr active Active
-
2017
- 2017-10-06 TW TW106134583A patent/TWI737833B/zh active
- 2017-10-10 US US16/340,879 patent/US10903263B2/en active Active
- 2017-10-10 WO PCT/EP2017/075797 patent/WO2018069310A1/en active Application Filing
- 2017-10-10 CN CN201780061756.9A patent/CN109791938B/zh active Active
- 2017-10-10 EP EP17780436.6A patent/EP3523826B1/en active Active
- 2017-10-10 JP JP2019519328A patent/JP7051836B2/ja active Active
- 2017-10-10 KR KR1020197013421A patent/KR102457269B1/ko active IP Right Grant
-
2020
- 2020-12-23 US US17/133,316 patent/US11552123B2/en active Active
-
2022
- 2022-12-23 US US18/145,976 patent/US20230127950A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077588A1 (en) * | 2001-10-03 | 2005-04-14 | Takashi Kasuga | Solid-state imaging device and method for manufacturing solid-state imaging device |
| US20050074954A1 (en) * | 2002-10-11 | 2005-04-07 | Hideo Yamanaka | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device |
| JP2005333070A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | 半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 |
| US20110284870A1 (en) * | 2008-08-14 | 2011-11-24 | Commiss. A L'energie Atom. Et Aux Energ. Alterna. | Method for making a semiconductor structure with a buried ground plane |
| EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
| CN101989567A (zh) * | 2009-08-04 | 2011-03-23 | 硅绝缘体技术有限公司 | 一种用于制造半导体衬底的方法 |
| FR3027731A1 (fr) * | 2014-10-24 | 2016-04-29 | St Microelectronics Sa | Capteur d'image face avant a courant d'obscurite reduit sur substrat soi |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201826514A (zh) | 2018-07-16 |
| US20210118936A1 (en) | 2021-04-22 |
| US10903263B2 (en) | 2021-01-26 |
| WO2018069310A1 (en) | 2018-04-19 |
| CN109791938B (zh) | 2023-04-28 |
| JP7051836B2 (ja) | 2022-04-11 |
| US20230127950A1 (en) | 2023-04-27 |
| TWI737833B (zh) | 2021-09-01 |
| KR20190061070A (ko) | 2019-06-04 |
| KR102457269B1 (ko) | 2022-10-20 |
| US20190267425A1 (en) | 2019-08-29 |
| EP3523826B1 (en) | 2021-11-17 |
| FR3057396A1 (fr) | 2018-04-13 |
| US11552123B2 (en) | 2023-01-10 |
| EP3523826A1 (en) | 2019-08-14 |
| FR3057396B1 (fr) | 2018-12-14 |
| JP2019534556A (ja) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186611B2 (en) | High-density germanium-on-insulator photodiode array | |
| US11552123B2 (en) | Front-side type image sensors | |
| JP4718532B2 (ja) | 半導体装置の製造方法及びイメージセンサ装置 | |
| CN1897289B (zh) | 图像传感器及其制造方法 | |
| US9478642B2 (en) | Semiconductor junction formation | |
| US7902608B2 (en) | Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section | |
| TWI578495B (zh) | 製造半導體裝置之方法和製造晶圓的方法，及其半導體裝置和晶圓 | |
| US20060103007A1 (en) | Heater for annealing trapped charge in a semiconductor device | |
| JP2005038938A (ja) | イメージセンサの製造方法およびイメージセンサ | |
| CN105789109B (zh) | 包括埋入式阳极氧化物结构的半导体装置及其制造方法 | |
| CN101989567B (zh) | 一种用于制造半导体衬底的方法 | |
| Pawlak et al. | Chemical and electrical dopants profile evolution during solid phase epitaxial regrowth | |
| KR20220123671A (ko) | 무선 주파수 어플리케이션을 위한 반도체-온-인슐레이터 구조체 제조 방법 | |
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| US6670657B2 (en) | Integrated circuit having photodiode device and associated fabrication process | |
| KR20140026262A (ko) | 인듐포스파이드 필름의 전사 방법 | |
| JP7392243B2 (ja) | 表面イメージセンサの基板の製造プロセス | |
| US20150162367A1 (en) | Semiconductor structure for suppressing hot cluster and method of forming semiconductor for suppressing hot cluster | |
| CN101471366A (zh) | 图像传感器及其制造方法 | |
| CN103746045B (zh) | 抑制p型特高阻硅单晶材料表面高温反型的方法 | |
| CN111755380A (zh) | 半导体装置的制造方法以及固体拍摄装置的制造方法 | |
| US20010042895A1 (en) | Method of forming a photo sensor in a photo diode | |
| JPH10112442A (ja) | 半導体ウエハおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法 | |
| CN106340440A (zh) | 半导体元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |