JP4718532B2 - 半導体装置の製造方法及びイメージセンサ装置 - Google Patents
半導体装置の製造方法及びイメージセンサ装置Info
- Publication number
- JP4718532B2 JP4718532B2 JP2007245299A JP2007245299A JP4718532B2 JP 4718532 B2 JP4718532 B2 JP 4718532B2 JP 2007245299 A JP2007245299 A JP 2007245299A JP 2007245299 A JP2007245299 A JP 2007245299A JP 4718532 B2 JP4718532 B2 JP 4718532B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- doped region
- depth
- isolation
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002955 isolation Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 45
- 238000005468 ion implantation Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 25
- 238000011049 filling Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000005429 filling process Methods 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- -1 dielectric Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
イメージセンサ半導体装置とその製造方法に関する。
半導体技術によるイメージセンサは、半導体基板に形成された複数のセンサ素子やピクセルを有する。センサ素子は、半導体基板に向けて投射された光の露光量を検知するために用いられる。センサ素子は、基板の表面に形成され、光は、基板の表面あるいは裏面に向けて投射され、センサ素子に達する。
しかしながら、１つのセンサ素子に向けられた光（そしてそれによって誘発された電気信号）は、他のセンサ素子に広がり、クロストークをもたらす。イメージセンサ、そして/又は、対応する基板の改良が要望される。
したがって、本発明は、イメージセンサ半導体装置を提供する。半導体装置は第１型の導電性を有する半導体基板に形成された複数のセンサ素子と、複数のセンサ素子間に形成され、分離トレンチを誘電体で充填して形成された分離構造と、分離構造の下部に注入された第１の型の導電性を有するドープ領域とを有し、前記ドープ領域は、前記分離構造を配置した箇所に、前記誘電体を充填して前記分離構造を形成した後、前記分離構造を含むように前記半導体基板の表面からイオン注入処理工程を実施することにより形成され、前記ドープ領域の深さが、前記分離構造の深さより深いことを特徴とする。
複数のセンサ素子の各々は、相補型金属酸化物半導体（CMOS)イメージセンサ、電荷結合素子センサ、能動ピクセルセンサ、受動ピクセルセンサ、そしてそれらの組み合わせから構成されるグループの中から選択される。複数のドープ領域の深さは、複数のセンサ素子より深いことが好ましい。
本発明は、又半導体装置の製造方法を提供する。その方法は、第１の型の導電性を有する半導体基板を提供する工程と、前記半導体基板に複数のセンサ素子を形成するセンサ素子形成工程と、複数の前記センサ素子間に分離トレンチを形成するために、前記半導体基板をエッチングするエッチング工程と、分離構造を形成するために、誘電体で前記分離トレンチを充填する充填工程と、少なくとも２つの異なる注入エネルギーを用いて前記分離構造の下部に第１の型の導電性を有するドープ領域を形成するために、前記充填工程の後にイオン注入処理を実施するイオン注入処理工程と、から構成されることを特徴とする。エッチングは、プラズマエッチング、ウェットエッチング、そしてそれらの組み合わせである。複数の分離構造の充填は、高密度プラズマ化学気相成長法の処理工程を有する。さらに、酸化膜層は、基板全体を覆って形成され、アニーリング処理は、酸化膜層上に実行される。アニーリング処理は、熱アニーリング、レーザーアニーリング、そしてそれらの組み合わせから構成されるグループの中から選択される。
半導体装置の製造方法は、さらに複数の分離構造を充填する前か後において基板の平坦化工程を有する。基板の平坦化は、分離構造の上面が半導体基板の表面と平坦になるように、基板上に化学機械平坦化処理（ＣＭＰ）を実行する工程を有する。
上述により、当業者が以下の詳細な説明をよりよく理解できるように、幾つかの実施例の特徴を概説した。当業者は、ここで紹介された実施例と同じ目的を遂行するための、及び/又は、同じ利点を実現するための他の方法や構造を設計し、修正のための基礎として、本発明が容易に利用できることと理解するであろう。当業者はまた、このような同等な構造が、本発明の精神と範囲から離れないこと、本発明の思想と範囲から外れることなく、様々な変化、置換、代替ができることを認識されたい。
センサ素子間のクロストークを防止したイメージセンサ半導体装置とその製造方法を提供する。
以下の開示が、様々な実施例の種々の形態を実施するための多くの異なる実施例、又は、例を提供することが理解されるのである。構成要素や配置の特定の例は、本発明の開示を簡略化するために、以下に記述される。これらは、もちろん単なる例であって、本発明を制限するものではない。加えて、本発明は、様々な例において、参照番号、及び/又は、参照文字が繰り返される。この繰り返しは、単純化と明瞭化の目的のためであり、それ自身は、様々な実施例や議論された形態間の関係を決定するものではない。さらに、続く説明の中で、第２の特徴に対する第１の特徴の形成、又は、第２の特徴に関係した第１の特徴の形成は、第１と第２の特徴が直接関係して形成される実施例を含んでもよく、第１の特徴と第２の特徴が直接関係しないように、第１の特徴と第２の特徴の間に存在するもう１つの特徴が形成される実施例を含んでもよい。
図１を参照すると、半導体装置１００は、半導体基板１１０を有する。半導体基板１１０は、結晶構造のシリコンを有する。半導体基板１１０は、種々のｐ型ドープ領域、及び/又は、ｎ型ドープ領域が配置され、組み合わされており、様々な装置や機能構造を形成する。すべてのドーピングは、様々な手段や技術におけるイオン注入や拡散のような処理により実行される。半導体基板１１０は、エピ層や、セミコンダクター・オン・インスレーター（SOI）構造や、それらの組み合わせなどの他の構造を有する。
半導体装置１００は、半導体基板１１０の表面１１５の内部、及び/又は、前面に形成されるセンサ素子１２０（ピクセルとも称される）を有する。１実施例において、センサ素子１２０は、半導体基板１１０の表面１１５に配置され、その基板の中に拡がっていく。センサ素子１２０は各々、光センシング領域（イメージセンシング領域、又はフォトセンシング領域とも呼ばれる）を有するが、その領域は、拡散、又はイオン注入などの方法により半導体基板１１０に形成されたｎ型、及び/又は、ｐ型ドーパントを有するドープ領域である。光センシング領域は、約１０１４atom/cm３〜約１０２１atom/cm３の範囲のドーピング濃度を有する。光センシング領域は、画像化される被写体からの放射（例えば光）を受けることが可能であり、結合したセンサ素子の約１０％〜約８０％の範囲の表面積を有する。センサ素子１２０の例は、フォトダイオード、相補型金属酸化物半導体（CMOS）イメージセンサ、電荷結合素子（CCD）センサ、能動センサ、受動センサ、及び/又は、半導体基板１１０に拡散、又は他の方法で形成された他の素子を含む。CMOSイメージセンサにおいて、ピクセルは、フォトダイオードと、少なくとも１個のトランジスタとを含む。このように、センサ素子１２０は、従来の、及び/又は、将来開発されるであろうイメージセンシング装置を含む。
本発明において、半導体装置１００は、列に配置された複数のセンサ素子１２０を有する。複数のセンサ素子１２０は、様々な型式のセンサを持つように設計される。例えば、センサ素子のあるグループは、CMOSイメージセンサであり、センサ素子の他のグループは、受動センサ素子である。さらに、センサ素子１２０は、カラーイメージセンサを備え、及び/又は、白黒イメージセンサを備えてもてもよい。半導体装置１００は、動作中、半導体基板１１０の裏面に向けられた光２５を受光するように設計されており、ゲート構造や金属構造のような表面上にある物体による光路の妨害を防ぐための設計要求を排除し、そして照射された光に対する光センシング領域の露光量を最大にする。半導体基板１１０は、その裏面を貫通して向けられた光が、効果的にセンサ素子１２０に達するように、比較的薄くなっている。
図１におけるイメージセンサの断面図を、図２を参照にして以下に説明する。本実施例において、半導体基板１１０は、第１の型の導電性、例えばｐ型基板を有する。代替実施例として、半導体基板１１０は、第２の型の導電性、例えば、ｎ型基板を有する。さらに、半導体基板１１０は、ｎウェルや、ｐウェルのような、ｎ型、あるいは、ｐ型を各々が有する多くのドープ領域を有する。さらに、本実施例においては、複数のセンサ素子１２０は、ｐ型基板中にｎ型ドーパントを注入することによって形成されるフォトダイオードである。埋め込みフォトダイオードは、ｎ型フォトダイオードの表面全体にｐ型埋め込み層を形成することにより形成される。
分離構造１２５は、複数のセンサ素子１２０間に設置される。本実施例においては、分離構造１２５は、０．３５μｍプロセス以降の装置技術向けの、シャロウトレンチ分離（STI)構造などの、誘電体で充填されたトレンチ構造である。さらに、半導体装置１００は、分離構造１２５の側壁の内側を覆う酸化膜層１４０を有する。酸化膜層１４０は、誘電体で充填された分離構造１２５と半導体基板１１０の間に挿入されている。
一般に、光が、半導体基板１１０の表面、又は裏面に向けて照射され、複数のセンサ素子１２０に達する場合、その光は、分離構造１２５下にある半導体基板１１０を通過し、一方のセンサ素子から他方のセンサ素子に拡散し、クロストークをもたらす。さらに、センサ素子のピクセルピッチが縮小するに従い、ピクセル間のクロストークは悪化する。複数のセンサ素子１２０間のクロストークを減少させるため、本発明は、分離構造１２５下にドープ領域を形成するため、イオン注入技術を利用することを特徴とする。ドープ領域は、ｐ型ドープ領域などの第１の型のドープ領域である。ドープ領域の深さは、センサ素子より深いことが好ましい。このようにセンサ素子間のクロストークは効果的に減少される。
図２のイオン注入処理を含むイメージセンサの断面図を示す。図３を参照して以下に説明する。実施例において、イオン注入処理が、分離トレンチ１３０下にドープ領域１６０を形成するため、分離構造１３０全体を覆って実施される。イオン注入は、約０度〜約９０度の傾斜角度で実施される。イオン注入において印加するエネルギーの範囲は、約４００KeV〜１５００KeVであり、望ましい範囲は、約６００KeV〜９００KeVである。異なるエネルギー値でのイオン注入により、ドープ領域１６０の異なる深さが得られる。より高いエネルギー値は、例えばドープ領域１６０の中央において、より深いイオン注入が提供される。低いエネルギー値では、イオン注入が浅く、例えば分離トレンチ１３０の側壁の周りのドープ領域１６０が与えられる。
この実施例における半導体基板１１０がｐ型基板であることから、ホウ素のようなｐ型ドーパント１５０が、分離トレンチ１３０の下に注入されて、ｐ型ドープ領域１６０を形成する。イオン注入で使用されるホウ素の投入量は、約１×１０１２atoms/cm２〜約１×１０１４atoms/cm２であり、好ましい投入量は、約１×１０１３〜約３×１０１３atoms/cm２である。イオン注入後のドープ領域１６０の濃度は、約１×１０１５atoms/cm２〜約１×１０１９atoms/cm２である。幾つかの実施例において、高濃度のｐ型ドーパントが、ｎ型センサ素子１２０中に外部拡散を生じさせ、それが暗電流をもたらし、飽和電圧を低下させるために、ドープ領域１６０の濃度が比較的低いことが注目される。他方、ドーパント濃度が低い場合、クロストークが効果的に減少されないため、ドープ領域の濃度が比較的高い。したがって、当業者は、それぞれの特定の装置に対し、所望のドーパント濃度を選択することができる。
通常は、センサ素子１２０の深さｄ１は、約０．３μｍ〜約０．８μｍである。センサ素子１２０間のクロストークを効果的に減少するため、ドープ領域１６０の深さｄ２は、センサ素子１２０の深さｄ１よりも大きいことが好ましく、例えば、約０．５μｍ〜約１．０μｍの接合深さを有するセンサ素子１２０に対し、ドープ領域１６０の深さｄ２は、約１．０μｍより少なくとも大きいか、又はセンサ素子１２０の深さｄ１の２倍であることが好ましい。センサ素子１２０の接合深さｄ１より大きな深さｄ２を有することにより、ドープ領域１６０は、センサ素子１２０間のクロストークを効果的に減少させる。
この例では、センサ素子１２０の深さｄ１は、半導体装置１００の上面からセンサ素子１２０の下面までで測定される。ドープ領域の深さｄ２は、半導体装置１００の上面から半導体基板１１０の裏面までで測定される。
さらに、ドープ領域１６０の深さｄ２は、また、分離トレンチ１３０の深さｄ３より、深いことが好ましい。ドープ領域１６０の幅ｗ１は、分離トレンチ１３０の上部の幅ｗ２及び分離トレンチ１３０の下部の幅ｗ３より広い。
図４を参照して、イオン注入を用いたイメージセンサのクロストークを減少させるための第１例の工程のフローチャートを説明する。その工程は、複数のセンサ素子が形成された基板を提供することによりステップ２００から開始する。次に、その基板は、ステップ２２０において、分離トレンチ１３０を形成するためにパターン化される。基板は、周知の方法、又は、将来開発されるであろう技術を使ってパターン化される。１つの実施例は、基板上にフォトレジスト層を塗布することにより、リソグラフィー処理を使ってパターン化される。それから、分離トレンチ１３０を形成するため基板上にエッチングが行われる。１つの実施例で、形成された分離トレンチ１３０は、シャロウトレンチ分離（STI)構造である。
一度、分離トレンチ１３０が形成されると、本工程は、ステップ２４０に進み、酸化膜層１４０が、分離トレンチ１３０の側壁の内側を覆いながら、基板１１０全体を覆って形成される。酸化膜層１４０は、急速熱アニール（RTA)などの熱処理によって形成される。
本工程は、それから酸化膜層１４０のアニーリングを実施するステップ２６０に続く。イオン注入は、ステップ２８０において、分離トレンチ１３０全体を覆って実施され、分離トレンチ１３０の下にドープ領域が形成される。ドープ領域１６０は、周知の注入方法によって形成される。１実施例において、ホウ素１５０が、ドープ領域を形成するために用いられ、エネルギーが約４００KeV〜約１５００KeVの範囲で、約０度〜約９０度の傾斜角で注入される。使用されるホウ素の投入量は約１×１０１２atoms/cm２〜約１×１０１４atoms/cm２である。
ステップ３００において、分離トレンチ１３０は、シャロウトレンチ分離（STI）構造を形成するため誘電体で充填される。充填する１方法は、分離トレンチ１３０を充填するため、高密度プラズマ(HDP)化学気相成長法（CVD)処理である。一旦、分離トレンチ１３０が充填されると、分離構造１２５などの分離構造が形成され、処理はステップ３２０に続き、分離構造１２５の上面が、半導体基板１１０の表面とほぼ同一表面上となるよう、化学機械平坦化（CMP）が半導体基板１１０を平坦にするために実施される。
図５を参照に、イオン注入を用いたイメージセンサにおけるクロストークを減少させる工程の第２実施例のフローチャートを説明する。工程は、ステップ３６０において開始され、複数のセンサ素子が形成された基板が提供される。次に、ステップ３８０において、基板は分離トレンチ１３０を形成するためにパターン化される。基板は、当技術分野で周知の処理、あるいは将来開発されるであろう技術を用いて、パターン化される。１例は、基板上に、フォトレジストが塗布され、リソグラフィー処理を用いてパターン化される。それから、基板上にエッチングが実施され、分離トレンチ１３０が形成される。
一旦、分離トレンチ１３０が形成されると、工程はステップ４００に続き、そこで酸化膜層が、分離トレンチ１３０の側壁の内側を覆い、半導体基板１１０全体を覆って形成される。酸化膜層１４０は、急速熱アニール（RTA)などのような熱処理によって形成される。それから、工程は、ステップ４２０に進み、酸化物層のアニーリングを実行する。ステップ４４０では、分離トレンチ１３０は誘電体で充填される。１つの充填方法は、分離トレンチ１３０を充填するために、高密度プラズマ(HDP)化学気相成長法（CVD)の実施である。一旦分離トレンチ１３０が充填され、分離構造が形成されると、工程は、ステップ４６０に続き、分離構造１２５の上面が、半導体基板１１０の表面とほぼ同一表面上となるよう、化学機械平坦化（CMP)が半導体基板１１０を平坦にするために実施される。
イオン注入はステップ４８０において、分離トレンチ１３０全体を覆って実施され、分離トレンチ１３０下にドープ領域が形成される。ドープ領域１６０は、周知の注入方法によって形成される。実施例においては、ホウ素がドープ領域の形成のためのドーパントとして使用され、エネルギー範囲約４００KeV〜約１５００KeVで、約０度〜約９０度の傾斜角で注入される。使用されるホウ素の投入量は約１×１０１２atoms/cm２〜約１×１０１４atoms/cm２である。
第２実施例を使って形成されたイメージセンサの断面図を図６を参照して、以下に説明する。この実施例において、半導体装置１００の分離トレンチ１３０は、イオン注入に先立って、充填される。分離トレンチ１３０は、周知の高密度プラズマ(HDP)化学気相成長法（CVD)を用いて充填される。分離トレンチ１３０は、誘電体、金属、不透明材料、あるいはそれらの組み合わせを含む適切な材料によって充填される。分離トレンチ１３０が充填された後、分離構造１２５のような分離構造が形成され、分離構造１２５の上面が、半導体基板１１０の表面に対し平坦となるよう、化学機械平坦化（CMP)が、基板１１０の平坦化のために実行される。
ドープ領域１６０は、周知の注入法によって形成される。この実施例において、ホウ素１５０がドープ領域を形成するためのドーパントとして使用され、エネルギー範囲約４００KeV〜１５００KeVで、約０度〜約９０度の傾斜角で注入される。使用されるホウ素の投入量は約１×１０１２atoms/cm２〜約１×１０１４atoms/cm２である。異なるエネルギー値でのイオン注入により、ドープ領域１６０の異なる深さが得られる。より高いエネルギー値は、例えば、ドープ領域１６０の中央において、より深いイオン注入が提供される。エネルギー値がより低ければ、より浅いイオン注入を、例えば、分離トレンチ１２５の側壁の周りのドープ領域が提供される。
センサ素子１２０間のクロストークを効果的に減少させるため、ドープ領域１６０の深さｄ２は、センサ素子１２０の深さｄ１より大きいことが好ましい。例えば、センサ素子１２０の深さｄ１は、約０．３μｍから約０．８μｍである。ドープ領域１６０の深さｄ２は、約１μｍより大きいか、あるいは、センサ素子１２０の深さｄ１の約２倍より大きいほうが好ましい。センサ素子１２０の接合深さｄ１より大きい深さｄ２を有することにより、ドープ領域１６０は、センサ素子１２０間のクロストークを効果的に減少される。この例においては、センサ素子１２０の深さｄ１は、半導体装置１００の上面からセンサ素子１２０の下面まで測定される。ドープ領域１６０の深さｄ２は、半導体装置１００の上面から半導体基板１１０の裏面までが測定される。ドープ領域１６０の深さｄ２は、また、分離構造１２５の深さｄ３より深いことが好ましい。さらに、ドープ領域１６０の幅ｗ１は、分離構造１２５の上部幅ｗ２及び下部幅ｗ３より広い。
半導体基板１１０に加え、半導体装置１００は、半導体基板１１０の下に第２の半導体基板１７０から構成されてもよい。第２の半導体基板１７０も、また第1の型の導電性、例えばｐ型導電性を有する。第２の半導体基板１７０の濃度は、第1の半導体基板１１０よりも高い。例えば、第２半導体基板１７０は、高濃度にドープされたｐ型基板（ｐ＋）で、他方、半導体基板１１０は低濃度にドープされたｐ型基板（ｐ-）である。
図７を参照に、クロストークとドープ領域の深さとの関係を示したグラフを説明する。グラフ６００でＸ軸６４０はμｍ単位によるドープ領域の深さを示し、ｙ軸６２０は、センサ素子１２０間を通過する電子の数を示す。グラフ６００に示されるように、電子の数は、ドープ領域の深さが増すにしたがって減少する。すなわち、クロストークの量はドープ領域が深くなるにしたがって減少される。この例において、クロストークの量は、深さが１μｍより大きいドープ領域で減少される。したがって、ドープ領域１６０の形成のためにイオンを注入することにより、複数のセンサ素子１２０間のクロストーク量は、減少される。
シャロウトレンチ分離構造のような分離構造を形成することの他に、局所酸化膜（LOCOS)のような分離構造が形成されてもよい。この処理において、窒化ケイ素層が、酸化障壁として機能するよう、蒸着され、パターン化される。この層を、熱酸化膜成長させるためにエッチングが行われる。熱酸化の実施後、装置形成に備えて、ケイ素表面を露出するため窒化物と障壁酸化物が取り除かれる。センサ素子１２０間にドープ領域１６０を形成するためのイオン注入処理が、LOCOSの形成後に実行される。その代替として、イオン注入は、パターン化された障壁層が形成された後であり、熱酸化膜成長に先立って実行される。
２５ 光
１００ 半導体装置
１１０ 半導体基板
１１５ 半導体基板１１０の表面
１２０ センサ素子
１２５ 分離構造
１３０ 分離トレンチ
１４０ 酸化膜層
１５０ ｐ型ドーパント（ホウ素）
１６０ ドープ領域
１７０ 半導体基板
６２０ ｙ軸（センサ素子間を通過する電子数）
６４０ ｘ軸（ドープ領域１６０の深さ）
ｄ１ センサ素子１２０の深さ
ｄ２ ドープ領域１６０の深さ
ｄ３ 分離トレンチ１３０の深さ、分離構造１２５の深さ
ｗ１ ドープ領域１６０の幅
ｗ２ 分離構造１２５（分離トレンチ１３０）の上部幅
ｗ３ 分離構造１２５（分離トレンチ１３０）の下部幅
１００ 半導体装置
１１０ 半導体基板
１１５ 半導体基板１１０の表面
１２０ センサ素子
１２５ 分離構造
１３０ 分離トレンチ
１４０ 酸化膜層
１５０ ｐ型ドーパント（ホウ素）
１６０ ドープ領域
１７０ 半導体基板
６２０ ｙ軸（センサ素子間を通過する電子数）
６４０ ｘ軸（ドープ領域１６０の深さ）
ｄ１ センサ素子１２０の深さ
ｄ２ ドープ領域１６０の深さ
ｄ３ 分離トレンチ１３０の深さ、分離構造１２５の深さ
ｗ１ ドープ領域１６０の幅
ｗ２ 分離構造１２５（分離トレンチ１３０）の上部幅
ｗ３ 分離構造１２５（分離トレンチ１３０）の下部幅
Claims (7)
- 第１の型の導電性を有する半導体基板を提供する工程と、
前記半導体基板に複数のセンサ素子を形成するセンサ素子形成工程と、
複数の前記センサ素子間に分離トレンチを形成するために、前記半導体基板をエッチングするエッチング工程と、
分離構造を形成するために、誘電体で前記分離トレンチを充填する充填工程と、
少なくとも２つの異なる注入エネルギーを用いて前記分離構造の下部に第１の型の導電性を有するドープ領域を形成するために、前記充填工程の後にイオン注入処理を実施するイオン注入処理工程と、
から構成されることを特徴とする半導体装置の製造方法。 - 前記ドープ領域が、前記分離トレンチを形成するためにエッチングされた前記半導体基板の表面から、この表面とは反対にある前記半導体基板の裏面に形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記エッチング工程の後で、前記充填工程の前に、前記分離トレンチの内側を覆い、前記半導体基板全体を覆って酸化膜層を形成する工程と、
前記酸化膜層を形成する工程と前記充填工程の間に、前記酸化膜層にアニーリング処理を実施する工程と、
を有することを特徴とする請求項１または２記載の半導体装置の製造方法。 - 第１型の導電性を有する半導体基板と、
前記半導体基板に形成された複数のセンサ素子と、
前記複数のセンサ素子間に配置され、分離トレンチを誘電体で充填して形成された分離構造と、
前記分離構造の下部に注入された第１の型の導電性を有するドープ領域と、から構成され、
前記ドープ領域は、前記分離構造を配置した箇所に、前記誘電体を充填して前記分離構造を形成した後、前記分離構造を含むように前記半導体基板の表面からイオン注入処理工程を実施することにより形成され、
前記ドープ領域の深さが、前記分離構造の深さより深いことを特徴とするイメージセンサ装置。 - 前記ドープ領域の前記深さが、前記複数のセンサ素子深さの２倍を超える深さであることを特徴とする請求項４記載のイメージセンサ装置。
- 前記ドープ領域の幅が、前記分離構造の下部あるいは上部の幅より大きいことを特徴とする請求項５記載のイメージセンサ装置。
- 前記ドープ領域が、前記表面と反対にある前記半導体基板の裏面に形成されることを特徴とする請求項４記載のイメージセンサ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/682,633 US8440495B2 (en) | 2007-03-06 | 2007-03-06 | Method for reducing crosstalk in image sensors using implant technology |
| US11/682,633 | 2007-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008218968A JP2008218968A (ja) | 2008-09-18 |
| JP4718532B2 true JP4718532B2 (ja) | 2011-07-06 |
Family
ID=39740791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007245299A Active JP4718532B2 (ja) | 2007-03-06 | 2007-09-21 | 半導体装置の製造方法及びイメージセンサ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8440495B2 (ja) |
| JP (1) | JP4718532B2 (ja) |
| KR (1) | KR20080081800A (ja) |
| CN (1) | CN101261957B (ja) |
| TW (1) | TWI358824B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276724B2 (en) * | 2005-01-20 | 2007-10-02 | Nanosolar, Inc. | Series interconnected optoelectronic device module assembly |
| US8440495B2 (en) | 2007-03-06 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing crosstalk in image sensors using implant technology |
| US8237206B2 (en) | 2008-08-12 | 2012-08-07 | United Microelectronics Corp. | CMOS image sensor, method of making the same, and method of suppressing dark leakage and crosstalk for CMOS image sensor |
| JP2010056402A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 固体撮像素子 |
| US7824948B2 (en) * | 2009-01-21 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for reducing cross-talk in image sensor devices |
| KR101776955B1 (ko) | 2009-02-10 | 2017-09-08 | 소니 주식회사 | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 |
| JP2010225818A (ja) | 2009-03-23 | 2010-10-07 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| US8389377B2 (en) * | 2010-04-02 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sensor element isolation in a backside illuminated image sensor |
| US8367512B2 (en) | 2010-08-30 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned implants to reduce cross-talk of imaging sensors |
| CN102013434A (zh) * | 2010-10-25 | 2011-04-13 | 上海宏力半导体制造有限公司 | 双极互补金属氧化半导体及其制备方法 |
| US8941204B2 (en) * | 2012-04-27 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for reducing cross talk in image sensors |
| KR102025718B1 (ko) * | 2012-05-15 | 2019-09-26 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102083402B1 (ko) | 2013-02-25 | 2020-03-02 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| KR102034482B1 (ko) | 2013-03-04 | 2019-10-21 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| US9006080B2 (en) * | 2013-03-12 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Varied STI liners for isolation structures in image sensing devices |
| CN105074928B (zh) * | 2013-03-29 | 2019-05-10 | 索尼公司 | 图像拾取元件和图像拾取装置 |
| JP2015056622A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社リコー | 半導体装置 |
| FR3019378A1 (fr) * | 2014-03-25 | 2015-10-02 | St Microelectronics Crolles 2 | Structure d'isolement entre des photodiodes |
| US9385156B2 (en) * | 2014-11-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing a back side illuminated (BSI) image sensor |
| US9847363B2 (en) * | 2015-10-20 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with a radiation sensing region and method for forming the same |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| JP2018181911A (ja) * | 2017-04-04 | 2018-11-15 | 浜松ホトニクス株式会社 | 光半導体装置 |
| US10304886B2 (en) * | 2017-09-28 | 2019-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor |
| CN108470741A (zh) * | 2018-03-16 | 2018-08-31 | 昆山锐芯微电子有限公司 | 图像传感器及其形成方法 |
| CN110504278A (zh) * | 2019-08-28 | 2019-11-26 | 无锡中微晶园电子有限公司 | 一种防串流光敏二极管芯片及其制造方法 |
| JP7441086B2 (ja) * | 2020-03-23 | 2024-02-29 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185749A (ja) * | 1989-12-14 | 1991-08-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001007309A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 光電変換装置およびその製造方法 |
| JP2004266159A (ja) * | 2003-03-03 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ |
| JP2005347325A (ja) * | 2004-05-31 | 2005-12-15 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2006190769A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2007067393A (ja) * | 2005-08-04 | 2007-03-15 | Avago Technologies Sensor Ip (Singapore) Pte Ltd | クロストークの少ないｃｍｏｓイメージセンサ |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970011376B1 (ko) * | 1993-12-13 | 1997-07-10 | 금성일렉트론 주식회사 | 씨씨디(ccd)형 고체촬상소자 |
| US6037018A (en) * | 1998-07-01 | 2000-03-14 | Taiwan Semiconductor Maufacturing Company | Shallow trench isolation filled by high density plasma chemical vapor deposition |
| US6197658B1 (en) * | 1998-10-30 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity |
| US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
| TW449939B (en) * | 2000-07-03 | 2001-08-11 | United Microelectronics Corp | Photodiode structure |
| US6686252B2 (en) * | 2001-03-10 | 2004-02-03 | International Business Machines Corporation | Method and structure to reduce CMOS inter-well leakage |
| US20030085415A1 (en) * | 2001-11-02 | 2003-05-08 | Chong-Yao Chen | CMOS image sensor device |
| KR100418475B1 (ko) * | 2001-11-28 | 2004-02-11 | 동부전자 주식회사 | 반도체소자의 샐로우 트렌치 아이솔레이션 방법 |
| US6815787B1 (en) | 2002-01-08 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Grid metal design for large density CMOS image sensor |
| US6495391B1 (en) * | 2002-02-05 | 2002-12-17 | Taiwan Semiconductor Manufacturing Company | Invention for reducing dark current of CMOS image sensor with new structure |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| KR100461975B1 (ko) * | 2002-12-27 | 2004-12-17 | 매그나칩 반도체 유한회사 | 이미지센서의 트렌치 소자분리막 형성방법 |
| US7087944B2 (en) * | 2003-01-16 | 2006-08-08 | Micron Technology, Inc. | Image sensor having a charge storage region provided within an implant region |
| JP3729814B2 (ja) * | 2003-02-21 | 2005-12-21 | 松下電器産業株式会社 | 固体撮像装置 |
| US6949445B2 (en) | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| US6982443B2 (en) | 2004-03-12 | 2006-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hollow dielectric for image sensor |
| US7122840B2 (en) * | 2004-06-17 | 2006-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor with optical guard ring and fabrication method thereof |
| US7332737B2 (en) * | 2004-06-22 | 2008-02-19 | Micron Technology, Inc. | Isolation trench geometry for image sensors |
| GB0419867D0 (en) * | 2004-09-08 | 2004-10-13 | Koninkl Philips Electronics Nv | Semiconductor devices and methods of manufacture thereof |
| US20060180885A1 (en) | 2005-02-14 | 2006-08-17 | Omnivision Technologies, Inc. | Image sensor using deep trench isolation |
| US20070018264A1 (en) * | 2005-07-22 | 2007-01-25 | Omnivision Technologies, Inc. | Optimized image sensor process and structure to improve blooming |
| CN100517740C (zh) | 2005-07-22 | 2009-07-22 | 豪威科技有限公司 | 具有优化图像浮散性能的图像传感器结构及工艺方法 |
| ATE500621T1 (de) * | 2006-04-25 | 2011-03-15 | Koninkl Philips Electronics Nv | Implementierung von lawinenfotodioden in (bi) cmos-verfahren |
| US8440495B2 (en) | 2007-03-06 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing crosstalk in image sensors using implant technology |
| US20120319242A1 (en) * | 2011-06-20 | 2012-12-20 | Duli Mao | Dopant Implantation Hardmask for Forming Doped Isolation Regions in Image Sensors |
-
2007
- 2007-03-06 US US11/682,633 patent/US8440495B2/en active Active
- 2007-09-21 JP JP2007245299A patent/JP4718532B2/ja active Active
- 2007-09-21 TW TW096135331A patent/TWI358824B/zh active
- 2007-11-01 CN CN2007101851769A patent/CN101261957B/zh active Active
- 2007-12-04 KR KR1020070125127A patent/KR20080081800A/ko not_active Application Discontinuation
-
2013
- 2013-05-10 US US13/891,846 patent/US9196646B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185749A (ja) * | 1989-12-14 | 1991-08-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001007309A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 光電変換装置およびその製造方法 |
| JP2004266159A (ja) * | 2003-03-03 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ |
| JP2005347325A (ja) * | 2004-05-31 | 2005-12-15 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2006190769A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2007067393A (ja) * | 2005-08-04 | 2007-03-15 | Avago Technologies Sensor Ip (Singapore) Pte Ltd | クロストークの少ないｃｍｏｓイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101261957B (zh) | 2010-06-02 |
| TWI358824B (en) | 2012-02-21 |
| US20130249041A1 (en) | 2013-09-26 |
| TW200837937A (en) | 2008-09-16 |
| CN101261957A (zh) | 2008-09-10 |
| US9196646B2 (en) | 2015-11-24 |
| US8440495B2 (en) | 2013-05-14 |
| KR20080081800A (ko) | 2008-09-10 |
| US20080217719A1 (en) | 2008-09-11 |
| JP2008218968A (ja) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718532B2 (ja) | 半導体装置の製造方法及びイメージセンサ装置 | |
| US7102184B2 (en) | Image device and photodiode structure | |
| US7148528B2 (en) | Pinned photodiode structure and method of formation | |
| US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
| US6569700B2 (en) | Method of reducing leakage current of a photodiode | |
| US7141836B1 (en) | Pixel sensor having doped isolation structure sidewall | |
| US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
| US7256469B2 (en) | Solid-state image pickup device | |
| KR100696995B1 (ko) | 고체 촬상 장치 | |
| JP2008153566A (ja) | 固体撮像装置及びその製造方法 | |
| JP2007036118A (ja) | 固体撮像デバイスおよびその製造方法 | |
| US7429496B2 (en) | Buried photodiode for image sensor with shallow trench isolation technology | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP5115563B2 (ja) | 固体撮像素子の製造方法 | |
| KR20110077409A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2006303385A (ja) | 固体撮像素子及びその製造方法 | |
| EP2466642B1 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100870823B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2006222452A (ja) | 固体撮像装置 | |
| Adkisson et al. | WITHDRAWN APPLICATION AS PER THE LATEST USPTO WITHDRAWN LIST | |
| JP2017152470A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101019 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110314 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4718532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |