JP2006190769A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2006190769A
JP2006190769A JP2005000727A JP2005000727A JP2006190769A JP 2006190769 A JP2006190769 A JP 2006190769A JP 2005000727 A JP2005000727 A JP 2005000727A JP 2005000727 A JP2005000727 A JP 2005000727A JP 2006190769 A JP2006190769 A JP 2006190769A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
region
element isolation
isolation film
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005000727A
Other languages
English (en)
Other versions
JP4691990B2 (ja
Inventor
Keiji Taya
圭司 田谷
Hideji Abe
秀司 阿部
Masanori Ohashi
正典 大橋
Atsushi Masagaki
敦 正垣
Atsuhiko Yamamoto
敦彦 山本
Masakazu Furukawa
雅一 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005000727A priority Critical patent/JP4691990B2/ja
Priority to US11/318,176 priority patent/US7420234B2/en
Priority to TW094146567A priority patent/TWI287294B/zh
Priority to CN2009102091019A priority patent/CN101728409B/zh
Priority to CN2006100513050A priority patent/CN1812115B/zh
Publication of JP2006190769A publication Critical patent/JP2006190769A/ja
Priority to US11/891,535 priority patent/US7465598B2/en
Priority to US12/335,338 priority patent/US20090085142A1/en
Application granted granted Critical
Publication of JP4691990B2 publication Critical patent/JP4691990B2/ja
Priority to US15/700,649 priority patent/US20170373104A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 単位画素の光電変換効率を向上させることができる固体撮像装置及びその製造方法を提供する
【解決手段】 光電変換部となるフォトダイオードＰＤの形成工程において、イオン注入によりフォトダイオードＰＤの電荷蓄積領域１７を形成した後、熱拡散により電荷蓄積領域１７を素子分離膜１３の下方に延在し、かつ拡散層１４に当接または近接するように形成する。これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大できる。
【選択図】 図２

Description

本発明は、単位画素の光電変換効率を向上させる固体撮像装置及びその製造方法に関する。
従来、固体撮像装置では、単位画素の開口率を大きくしたり、マイクロレンズの集光効率を向上させることで、単位画素の光電変換効率を向上させている。
ところで、近年の固体撮像装置においては、ますます多画素化が進み、これに伴い、単位画素の面積が小さくなり、さらなる光電変換効率の向上が望まれている。このため、例えばフォトダイオードの場合には、ＰＮ接合のそれぞれの不純物領域の不純物濃度を高め、光電変換効率を向上させている（非特許文献１参照）。
米本和也著ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」第９２頁〜第９４頁
しかしながら、従来の固体撮像装置及びその製造方法では、光電変換素子の不純物領域の不純物濃度を過度に高くすると、白点等の欠陥画素が多発するといった問題があった。
本発明は、このような事情に鑑みなされたものであり、その目的は、単位画素の光電変換効率を向上させることができる固体撮像装置及びその製造方法を提供するにある。
上記目的を達成するため、本発明は、半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を２次元配列してなる固体撮像装置であって、前記ウェル領域の表面で前記電荷蓄積領域の周囲に沿って形成され前記画素同士間を電気的に分離する素子分離膜と、前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むように、前記素子分離膜より狭い幅で形成され前記画素同士間を電気的に分離する拡散層とを備え、前記電荷蓄積領域は、前記素子分離膜の下方に延在し、かつ前記拡散層に当接または近接するように形成されていることを特徴とする。
また、本発明は、半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程と、前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、前記ウェル領域に前記素子分離膜及び前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、前記光電変換部形成工程は、前記電荷蓄積領域を形成するための不純物のイオン注入を前記ウェル領域に対して行うイオン注入工程と、前記イオン注入工程により前記ウェル領域に注入された不純物を熱拡散して、前記電荷蓄積領域を前記素子分離膜の下方に延在し、かつ前記拡散層に当接または近接するように形成する熱拡散工程を含むことを特徴とする。
また、本発明は、半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程と、前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、前記ウェル領域に前記素子分離膜及び前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、前記光電変換部形成工程は、前記光電変換部の電荷蓄積領域を形成するための不純物のイオン注入を前記ウェル領域に対して行う第１のイオン注入工程と、前記第１イオン注入工程の後に、前記素子分離膜で囲まれた前記電荷蓄積領域に対応する前記ウェル領域の表面をマスキングするマスク工程と、前記マスキング後に、前記電荷蓄積領域の外周領域に前記第１のイオン注入時のイオンと異なる不純物のイオン注入を前記素子分離膜を通して行うことにより電荷蓄積拡張部を前記拡散層に当接または近接するように形成する第２のイオン注入工程とを含むことを特徴とする。
また、本発明は、半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、前記ウェル領域に前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、前記光電変換部形成工程は、前記電荷蓄積領域を前記拡散層に当接または近接するように形成するための不純物のイオン注入を前記ウェル領域に対して行うイオン注入工程を含み、前記イオン注入工程の後に、前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程を有することを特徴とする。
本発明にかかる固体撮像装置によれば、光電変換部の電荷蓄積領域を、素子分離膜の下方に延在し、かつ拡散層に当接または近接するように形成したので、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制できる。
本発明にかかる固体撮像装置の製造方法によれば、光電変換部の形成工程において、イオン注入により光電変換部の電荷蓄積領域を形成した後、熱拡散により電荷蓄積領域を素子分離膜の下方に延在し、かつ拡散層に当接または近接するように形成したので、素子分離膜の下にも電荷蓄積領域を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制できる。
本発明にかかる固体撮像装置の製造方法によれば、光電変換部の形成工程において、第１のイオン注入により光電変換部の電荷蓄積領域を形成した後、素子分離膜で囲まれた電荷蓄積領域に対応する半導体基板の表面領域をマスキングし、この状態で、電荷蓄積領域の外周領域に第１のイオン注入時のイオンと異なる不純物のイオン注入を行うことにより電荷蓄積拡張部を拡散層に当接または近接するように形成したので、素子分離膜の下にも電荷蓄積領域を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制できる。
本発明にかかる固体撮像装置の製造方法によれば、光電変換部の形成工程において、素子分離膜成形工程の前に、イオン注入により光電変換部の電荷蓄積領域を形成し、この電荷蓄積領域の形成後に素子分離膜を形成するようにしたので、素子分離膜の下にも電荷蓄積領域を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制できる。
本実施の形態による固体撮像装置の特徴は、光電変換部の電荷蓄積領域を、素子分離膜の下に延在するように伸張し、かつ拡散層に当接または近接するように形成することにあり、好ましくは、イオン注入により光電変換部の電荷蓄積領域を形成した後に、熱拡散により電荷蓄積領域を素子分離膜の下方に延在させ、または、第１のイオン注入により光電変換部の電荷蓄積領域を形成した後に、素子分離膜で囲まれた電荷蓄積領域に対応するウェル領域の表面をマスキングした状態で、電荷蓄積領域の外周領域に第１のイオン注入時のイオンと異なる不純物のイオン注入を行うことにより電荷蓄積拡張領域を形成し、または、素子分離膜成形工程の前に、イオン注入により光電変換部の電荷蓄積領域を形成する。
この構成により、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることが可能になる。
以下、本発明の固体撮像装置及びその製造方法について図面を参照して説明する。
図１は本実施例１にかかる固体撮像装置の製造過程を示す要部の構成図であり、図２は同じく本実施例１にかかる固体撮像装置の製造過程を示す要部の構成図である。
実施例１にかかる固体撮像装置１０は、第１導電型の半導体基板、例えばｎ型シリコン基板（特許請求の範囲の半導体基板に相当）１１に第２導電型、例えばｐ型の半導体ウェル領域（特許請求の範囲のウェル領域に相当）１２が形成され、このｐ型半導体ウェル領域１２には、光電変換部となるフォトダイオードＰＤを含む複数個の画素２０（この画素２０は、フォトダイオードＰＤに蓄積された信号電荷を取り出すための図示省略のトランジスタを含んで構成される）が２次元配列に形成されている。また、ｐ型半導体ウェル領域１２にはその表面に臨ませて、隣合う単位画素２０の間を互いに電気的に分離する素子分離膜１３が形成され、さらに、素子分離膜１３の下方に位置するｐ型半導体ウェル領域１２の箇所には電荷蓄積領域の周囲を取り囲むようにして隣合う単位画素２０の間を互いに電気的に分離するｐ型の拡散層１４が形成されている。なお、１５はｐ型半導体ウェル領域１２の表面に形成した絶縁膜である。
フォトダイオードＰＤは、ｐ型半導体ウェル領域１２と、このｐ型半導体ウェル領域１２に形成された、信号電荷を蓄積する第１導電型のｎ型電荷蓄積領域１７とを備えている。さらに、本実施例では、フォトダイオードＰＤは、ｎ型電荷蓄積領域１７の表面に形成された第２導電型のｐ＋アキューミュレーション層１６を備えている。このようなフォトダイオードＰＤはＨＡＤ（Hole Accumulation Diode：正孔蓄積ダイオード）構造のセンサを構成している。
フォトダイオードＰＤにおいて、ｐ＋アキューミュレーション層１６は、界面準位による暗電流、白点の原因を抑制する働きをする。また、ｐ型拡散層１４は、隣合うフォトダイオードＰＤ間の深さ方向の分離機能をも兼ねている。
次に、固体撮像装置１０の製造方法について、図１及び図２を参照して説明する。
まず、図１に示すように、ｎ型シリコン基板１１にｐ型半導体ウェル領域１２を形成する。しかる後、ｐ型半導体ウェル領域１２上にホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０を互いに分離する分離パターンをパターニングして、ｐ型拡散層１４を深さ方向に一回または複数回のイオン注入で形成する。この場合のイオン注入時のドーズ量は１×１０１２ｃｍ−２程度であり、ｐ型拡散層１４の幅ｄ１は、０．０５μｍから１０μｍ程度である。このようにｐ型拡散層１４の幅ｄ１を上記寸法に設定し、かつその加工線幅の許す限り細くして、素子分離膜１３の線幅寸法ｄ２より小さくすることにより、素子分離膜１３の下方でｐ型拡散層１４の内側であるｐ型半導体ウェル領域１２の箇所にｎ型電荷蓄積領域１７の電荷蓄積面積を実質的に拡大するための拡張領域１８が生じるようになっている。
次いで、ホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０の素子分離パターンをｐ型半導体ウェル領域１２の表面上にパターニングして、例えばＳｉＯ２からなる素子分離膜１３を形成する。しかる後、素子分離膜１３に形成された開口１３Ａを通してｐ型半導体ウェル領域１２に、例えばドーズ量が１×１０１２ｃｍ−２程度のイオンを注入することにより、開口１３Ａに対応する大きさの面積を有するｎ型電荷蓄積領域１７を形成する。その後、ｎ型電荷蓄積領域１７の表面に、例えば５×１０１７ｃｍ−３以上の高濃度のｐ型イオンを注入して拡散することにより、ｐ＋アキューミュレーション層１６を形成する。
次に、図１に示す構造の固体撮像装置１０を図示省略の熱拡散装置に入れて、所定の温度、例えば９００℃の雰囲気下で所定の時間、例えば１０分程度加熱することにより、ｎ型電荷蓄積領域１７の不純物をｐ型半導体ウェル領域１２中で熱拡散する。これにより、ｎ型電荷蓄積領域１７を、図２に示すように、フォトダイオードＰＤの深さ方向及びこれと直角な方向、少なくともフォトダイオードＰＤの深さ方向と直角な方向に拡大して、ｎ型電荷蓄積領域１７の外周部位が素子分離膜１３の下方でｐ型拡散層１４に当接または近接する状態に形成する。
上記実施例１にかかる固体撮像装置１０及びその製造方法によれば、光電変換部となるフォトダイオードＰＤの形成工程において、イオン注入によりフォトダイオードＰＤの電荷蓄積領域１７を形成した後、熱拡散により電荷蓄積領域１７を素子分離膜１３の下方に延在し、かつ拡散層１４に当接または近接するように形成したので、素子分離膜１３の下にも電荷蓄積領域１７を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制することができる。
次に、図３及び図４により本発明の実施例２にかかる固体撮像装置及びその製造方法について説明する。
図３は本実施例２にかかる固体撮像装置の製造過程を示す要部の構成図であり、図４は同じく本実施例２にかかる固体撮像装置の製造過程を示す要部の構成図である。
実施例２にかかる固体撮像装置３０は、上記実施例１に示す場合と同様に、第１導電型の半導体基板、例えばｎ型シリコン基板１１に第２導電型、例えばｐ型の半導体ウェル領域１２が形成され、このｐ型半導体ウェル領域１２には、光電変換部となるフォトダイオードＰＤを含む複数個の画素２０が２次元配列に形成されている。また、ｐ型半導体ウェル領域１２の表面には、各隣合う単位画素２０の間を互いに電気的に分離する素子分離膜１３が形成され、さらに、素子分離膜１３の下方に位置するｐ型半導体ウェル領域１２の箇所には電荷蓄積領域の周囲を取り囲むようにして各隣合う単位画素２０の間を互いに電気的に分離するｐ型の拡散層１４が形成されている。なお、１５はｐ型半導体ウェル領域１２の表面に形成した絶縁膜である。
フォトダイオードＰＤは、ｐ型半導体ウェル領域１２と、このｐ型半導体ウェル領域１２上に形成された、信号電荷を蓄積する第１導電型のｎ型電荷蓄積領域１７とを備えている。本実施例では、フォトダイオードＰＤは、ｎ型電荷蓄積領域１７の表面に形成された第２導電型のｐ＋アキューミュレーション層１６を備えている。このようなフォトダイオードＰＤはＨＡＤ構造のセンサを構成している。
フォトダイオードＰＤにおいて、ｐ＋アキューミュレーション層１６は、界面準位による暗電流、白点の原因を抑制する働きをする。また、ｐ型拡散層１４は、隣合うフォトダイオードＰＤ間の深さ方向の分離機能をも兼ねている。
次に、固体撮像装置３０の製造方法について、図３及び図４を参照して説明する。
まず、図３に示すように、上記実施例１に示す場合と同様にして、ｎ型シリコン基板１１にｐ型半導体ウェル領域１２を形成する。しかる後、ｐ型半導体ウェル領域１２にホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０を互いに分離する分離パターンをパターニングして、ｐ型拡散層１４を深さ方向に一回または複数回のイオン注入で形成する。この場合のイオン注入時のドーズ量は１×１０１２ｃｍ−２程度であり、ｐ型拡散層１４の幅ｄ１は、０．０５μｍから１０μｍ程度である。このようにｐ型拡散層１４の幅ｄ１を上記寸法に設定し、かつその加工線幅の許す限り細くして、素子分離膜１３の線幅寸法ｄ２より小さくすることにより、素子分離膜１３の下方でｐ型拡散層１４の内側であるｐ型半導体ウェル領域１２の箇所にｎ型電荷蓄積領域１７の電荷蓄積面積を実質的に拡大するための拡張領域１８が生じるようになっている。
次いで、上記実施例１に示す場合と同様に、ホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０の素子分離パターンをｐ型半導体ウェル領域１２の表面上にパターニングして、例えばＳｉＯ２からなる素子分離膜１３を形成する。しかる後、素子分離膜１３に形成された開口１３Ａを通してｐ型半導体ウェル領域１２に、例えばドーズ量が１×１０１２ｃｍ−２程度のイオンを注入することにより、開口１３Ａに対応する大きさの面積を有するｎ型電荷蓄積領域１７を形成する。その後、ｎ型電荷蓄積領域１７の表面に、例えば５×１０１７ｃｍ−３以上の高濃度のｐ型イオンを注入して拡散することにより、ｐ＋アキューミュレーション層１６を形成する。
次に、図４に示すように、ｎ型電荷蓄積領域１７の形成用イオン注入工程が終了した後に、素子分離膜１３で囲まれた開口１３Ａに対応するフォトダイオードＰＤの表面領域、すなわち絶縁膜１５の表面をレジスト膜２１でマスキングする。その後に、ｎ型電荷蓄積領域１７の外周面とこれに対向するｐ型拡散層１４の内周面との間に形成された拡張領域１８にｎ型電荷蓄積領域１７のイオン注入時のイオンと異なる不純物のイオン注入を素子分離膜１３を通過して行う。これにより、ｎ型電荷蓄積領域１７の電荷蓄積面積を実質的に拡大するための蓄積電荷拡張部１９を、ｐ型拡散層１４の内周面に当接または近接するように形成する。
上記実施例２にかかる固体撮像装置３０及びその製造方法によれば、光電変換部となるフォトダイオードＰＤの形成工程において、イオン注入によりフォトダイオードＰＤの電荷蓄積領域１７を形成した後、素子分離膜１３で囲まれた開口１３Ａに対応するフォトダイオードＰＤの表面領域をレジスト膜２１でマスキングした後、ｎ型電荷蓄積領域１７の外周面と対向する拡張領域１８にｎ型電荷蓄積領域１７のイオン注入時のイオンと異なる不純物のイオン注入を行うことにより電荷蓄積拡張部１９を拡散層１４に当接または近接するように形成したので、素子分離膜１３の下にも電荷蓄積領域１７を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制することができる。
次に、図５及び図６により本発明の実施例３にかかる固体撮像装置及びその製造方法について説明する。
図５は本実施例３にかかる固体撮像装置の製造過程を示す要部の構成図であり、図６は同じく本実施例３にかかる固体撮像装置の製造過程を示す要部の構成図である。
実施例３にかかる固体撮像装置４０は、上記実施例１に示す場合と同様に、第１導電型の半導体基板、例えばｎ型シリコン基板１１に第２導電型、例えばｐ型の半導体ウェル領域１２が形成され、このｐ型半導体ウェル領域１２には、光電変換部となるフォトダイオードＰＤを含む複数個の画素２０が２次元配列に形成されている。また、ｐ型半導体ウェル領域１２の表面には、各隣合う単位画素２０の間を互いに電気的に分離する素子分離膜１３が形成され、さらに、素子分離膜１３の下方に位置するｐ型半導体ウェル領域１２の箇所には電荷蓄積領域の周囲を取り囲むようにして各隣合う単位画素２０の間を互いに電気的に分離するｐ型の拡散層１４が形成されている。なお、１５はｐ型半導体ウェル領域１２の表面に形成した絶縁膜である。
フォトダイオードＰＤは、ｐ型半導体ウェル領域１２と、このｐ型半導体ウェル領域１２上に形成された、信号電荷を蓄積する第１導電型のｎ型電荷蓄積領域１７とを備えている。さらに、本実施例では、フォトダイオードＰＤは、ｎ型電荷蓄積領域１７の表面に形成された第２導電型のｐ＋アキューミュレーション層１６を備えている。このようなフォトダイオードＰＤはＨＡＤ構造のセンサを構成している。
フォトダイオードＰＤにおいて、ｐ＋アキューミュレーション層１６は、界面準位による暗電流、白点の原因を抑制する働きをする。また、ｐ型拡散層１４は、隣合うフォトダイオードＰＤ間の深さ方向の分離機能をも兼ねている。
次に、固体撮像装置４０の製造方法について、図５及び図６を参照して説明する。
まず、図５に示すように、上記実施例１に示す場合と同様にして、ｎ型シリコン基板１１にｐ型半導体ウェル領域１２を形成する。しかる後、ｐ型半導体ウェル領域１２にホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０を互いに分離する分離パターンをパターニングして、ｐ型拡散層１４を深さ方向に一回または複数回のイオン注入で形成する。この場合のイオン注入時のドーズ量は１×１０１２ｃｍ−２程度であり、ｐ型拡散層１４の幅ｄ１は、０．０５μｍから１０μｍ程度である。このようにｐ型拡散層１４の幅ｄ１を上記寸法に設定し、かつその加工線幅の許す限り細くして、素子分離膜１３の線幅寸法ｄ２より小さくすることにより、素子分離膜１３の下方でｐ型拡散層１４の内側であるｐ型半導体ウェル領域１２の箇所にｎ型電荷蓄積領域１７の電荷蓄積面積を実質的に拡大するための拡張領域１８が生じるようになっている。
次に、ｐ型拡散層１４に囲まれた素子分離膜１３が形成される前のｐ型半導体ウェル領域１２の表面に、例えばドーズ量が１×１０１２ｃｍ−２程度のイオンを注入することにより、ｐ型拡散層１４の内周面に当接または近接する大きさの面積を有するｎ型電荷蓄積領域１７を形成する。その後、ｎ型電荷蓄積領域１７の表面に、例えば５×１０１７ｃｍ−３以上の高濃度のｐ型イオンを注入して拡散することにより、ｐ＋アキューミュレーション層１６を形成する。
次いで、ホトリソグラフィにより、光電変換部となるフォトダイオードＰＤを含む各画素２０の素子分離パターンをｐ型半導体ウェル領域１２の表面上にパターニングして、ｐ型半導体ウェル領域１２に、例えばＳｉＯ２からなる素子分離膜１３を形成する。
上記実施例３にかかる固体撮像装置４０及びその製造方法によれば、光電変換部となるフォトダイオードＰＤの形成工程において、素子分離膜１３が形成される前に、イオン注入によりｐ型拡散層１４の内周面に当接または近接する大きさの面積を有するｎ型電荷蓄積領域１７を形成し、この電荷蓄積領域１７の形成後に素子分離膜１３を形成するようにしたので、素子分離膜１３の下にも電荷蓄積領域１７を容易に形成することができ、これにより、画素内における光電変換部の電荷蓄積領域（面積）を増大することができ、単位画素の光電変換効率を向上させることができる。また、従来のように光電変換素子の不純物領域の不純物濃度を過度に高くする必要がないので、白点等の欠陥画素の発生を抑制することができる。
なお、上記の実施例１〜３では、フォトダイオードＰＤを、ｎ型電荷蓄積領域１７上にｐ＋アキューミュレーション層１６を積層したＨＡＤ（Hole Accumulation Diode）構造のセンサとして構成した場合について説明したが、本発明はこれに限らず、ｐ＋アキューミュレーション層１６を省いた構造のフォトダイオードＰＤなどであってもよい。
本発明の実施例１にかかる固体撮像装置の製造過程を示す要部の構成図である。 本発明の実施例１にかかる固体撮像装置の製造過程を示す要部の構成図である。 本発明の実施例２にかかる固体撮像装置の製造過程を示す要部の構成図である。 本発明の実施例２にかかる固体撮像装置の製造過程を示す要部の構成図である。 本発明の実施例３にかかる固体撮像装置の製造過程を示す要部の構成図である。 本発明の実施例３にかかる固体撮像装置の製造過程を示す要部の構成図である。
符号の説明
１０，３０，４０……固体撮像装置、１１……ｎ型シリコン基板、１２……ｐ型半導体ウェル領域、１３……素子分離膜、１４……ｐ型の拡散層、１５……絶縁膜、１６……ｐ＋アキューミュレーション層、１７……ｎ型電荷蓄積領域、１８……拡張領域、１９……蓄積電荷拡張部、２０……画素、２１……レジスト膜。

Claims (6)

  1. 半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を２次元配列してなる固体撮像装置であって、
    前記ウェル領域の表面で前記電荷蓄積領域の周囲に沿って形成され前記画素同士間を電気的に分離する素子分離膜と、
    前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むように、前記素子分離膜より狭い幅で形成され前記画素同士間を電気的に分離する拡散層とを備え、
    前記電荷蓄積領域は、前記素子分離膜の下方に延在し、かつ前記拡散層に当接または近接するように形成されている、
    ことを特徴とする固体撮像装置。
  2. 前記光電変換部は、前記電荷蓄積領域上に積層された正孔蓄積層を有することを特徴とする請求項１記載の固体撮像装置。
  3. 半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、
    前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程と、
    前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、
    前記ウェル領域に前記素子分離膜及び前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、
    前記光電変換部形成工程は、
    前記電荷蓄積領域を形成するための不純物のイオン注入を前記ウェル領域に対して行うイオン注入工程と、
    前記イオン注入工程により前記ウェル領域に注入された不純物を熱拡散して、前記電荷蓄積領域を前記素子分離膜の下方に延在し、かつ前記拡散層に当接または近接するように形成する熱拡散工程を含む、
    ことを特徴とする固体撮像装置の製造方法。
  4. 半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、
    前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程と、
    前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、
    前記ウェル領域に前記素子分離膜及び前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、
    前記光電変換部形成工程は、
    前記光電変換部の電荷蓄積領域を形成するための不純物のイオン注入を前記ウェル領域に対して行う第１のイオン注入工程と、
    前記第１イオン注入工程の後に、前記素子分離膜で囲まれた前記電荷蓄積領域に対応する前記ウェル領域の表面をマスキングするマスク工程と、
    前記マスキング後に、前記電荷蓄積領域の外周領域に前記第１のイオン注入時のイオンと異なる不純物のイオン注入を前記素子分離膜を通して行うことにより電荷蓄積拡張部を前記拡散層に当接または近接するように形成する第２のイオン注入工程とを含む、
    ことを特徴とする固体撮像装置の製造方法。
  5. 半導体基板に形成したウェル領域に信号電荷を蓄積する電荷蓄積領域を有する光電変換部を含む複数個の画素を半導体基板に２次元配列してなる固体撮像装置の製造方法であって、
    前記素子分離膜の下方で前記電荷蓄積領域の周囲を取り囲むようにして前記画素同士間を電気的に分離する拡散層を形成する拡散層形成工程と、
    前記ウェル領域に前記拡散層により互いに電気的に分離した状態で前記光電変換部を画素毎に形成する光電変換部形成工程とを含み、
    前記光電変換部形成工程は、
    前記電荷蓄積領域を前記拡散層に当接または近接するように形成するための不純物のイオン注入を前記ウェル領域に対して行うイオン注入工程を含み、
    前記イオン注入工程の後に、前記画素同士間を電気的に分離する素子分離膜を前記ウェル領域の表面に形成する素子分離膜形成工程を有する、
    ことを特徴とする固体撮像装置の製造方法。
  6. 前記光電変換部は、前記電荷蓄積領域上に積層された正孔蓄積層を有することを特徴とする請求項３，４，５の何れか１項に記載の固体撮像装置の製造方法。
JP2005000727A 2005-01-05 2005-01-05 固体撮像装置及びその製造方法 Expired - Fee Related JP4691990B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005000727A JP4691990B2 (ja) 2005-01-05 2005-01-05 固体撮像装置及びその製造方法
US11/318,176 US7420234B2 (en) 2005-01-05 2005-12-23 Solid-state imaging device and method for fabricating same
TW094146567A TWI287294B (en) 2005-01-05 2005-12-26 Solid-state imaging device and method for fabricating same
CN2006100513050A CN1812115B (zh) 2005-01-05 2006-01-05 固态成像器件及制造其的方法
CN2009102091019A CN101728409B (zh) 2005-01-05 2006-01-05 固态成像器件及制造其的方法
US11/891,535 US7465598B2 (en) 2005-01-05 2007-08-10 Solid-state imaging device and method for fabricating same
US12/335,338 US20090085142A1 (en) 2005-01-05 2008-12-15 Solid-state imaging device and method for fabricating same
US15/700,649 US20170373104A1 (en) 2005-01-05 2017-09-11 Solid-state imaging device and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000727A JP4691990B2 (ja) 2005-01-05 2005-01-05 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006190769A true JP2006190769A (ja) 2006-07-20
JP4691990B2 JP4691990B2 (ja) 2011-06-01

Family

ID=36797709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000727A Expired - Fee Related JP4691990B2 (ja) 2005-01-05 2005-01-05 固体撮像装置及びその製造方法

Country Status (4)

Country Link
US (4) US7420234B2 (ja)
JP (1) JP4691990B2 (ja)
CN (2) CN101728409B (ja)
TW (1) TWI287294B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218968A (ja) * 2007-03-06 2008-09-18 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置の製造方法及びイメージセンサ装置
KR100915751B1 (ko) * 2007-11-05 2009-09-04 주식회사 동부하이텍 이미지 센서 및 그 제조방법
CN109804467A (zh) * 2016-10-28 2019-05-24 索尼公司 固态摄像元件、固态摄像元件的制造方法和电子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496866B2 (ja) * 2004-07-08 2010-07-07 ソニー株式会社 固体撮像素子及びその製造方法
JP4967237B2 (ja) * 2005-01-28 2012-07-04 パナソニック株式会社 固体撮像装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010050374A (ja) * 2008-08-25 2010-03-04 Seiko Instruments Inc 半導体装置
JP5375141B2 (ja) * 2009-02-05 2013-12-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
US10432641B2 (en) 2015-09-25 2019-10-01 T-Mobile Usa, Inc. Secure data corridors
WO2017053992A1 (en) 2015-09-25 2017-03-30 T-Mobile Usa, Inc. Distributed big data security architecture
US10432642B2 (en) 2015-09-25 2019-10-01 T-Mobile Usa, Inc. Secure data corridors for data feeds
DE112018005850T5 (de) * 2017-11-15 2020-08-13 Sony Semiconductor Solutions Corporation Lichtdetektionselement und herstellungsverfahren für selbiges
CN107994044A (zh) * 2017-12-15 2018-05-04 上海华力微电子有限公司 Cmos图像传感器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208870A (ja) * 1983-05-13 1984-11-27 Nec Corp 固体撮像素子の製造方法
JPH114374A (ja) * 1997-06-12 1999-01-06 Nikon Corp 撮像装置
JPH11186533A (ja) * 1997-12-18 1999-07-09 Seiko Instruments Inc イメージセンサ
JP2003299453A (ja) * 2002-04-10 2003-10-21 Ishikawa Shokuhin:Kk 豆乳凝固食品及びその製造方法
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP2004266159A (ja) * 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396096A (en) * 1992-10-07 1995-03-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2797993B2 (ja) * 1995-02-21 1998-09-17 日本電気株式会社 固体撮像装置およびその製造方法
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置
NL1011381C2 (nl) * 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
JP3457551B2 (ja) * 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP4282049B2 (ja) * 2002-02-28 2009-06-17 キヤノン株式会社 半導体装置、光電変換装置及びカメラ
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2004303982A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子
JP4075773B2 (ja) * 2003-11-05 2008-04-16 ソニー株式会社 固体撮像装置
JP4514188B2 (ja) * 2003-11-10 2010-07-28 キヤノン株式会社 光電変換装置及び撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208870A (ja) * 1983-05-13 1984-11-27 Nec Corp 固体撮像素子の製造方法
JPH114374A (ja) * 1997-06-12 1999-01-06 Nikon Corp 撮像装置
JPH11186533A (ja) * 1997-12-18 1999-07-09 Seiko Instruments Inc イメージセンサ
JP2003299453A (ja) * 2002-04-10 2003-10-21 Ishikawa Shokuhin:Kk 豆乳凝固食品及びその製造方法
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP2004266159A (ja) * 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218968A (ja) * 2007-03-06 2008-09-18 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置の製造方法及びイメージセンサ装置
JP4718532B2 (ja) * 2007-03-06 2011-07-06 台湾積體電路製造股▲ふん▼有限公司 半導体装置の製造方法及びイメージセンサ装置
US8440495B2 (en) 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
US9196646B2 (en) 2007-03-06 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
KR100915751B1 (ko) * 2007-11-05 2009-09-04 주식회사 동부하이텍 이미지 센서 및 그 제조방법
CN109804467A (zh) * 2016-10-28 2019-05-24 索尼公司 固态摄像元件、固态摄像元件的制造方法和电子装置
CN109804467B (zh) * 2016-10-28 2022-12-16 索尼公司 固态摄像元件、固态摄像元件的制造方法和电子装置
US11749703B2 (en) 2016-10-28 2023-09-05 Sony Group Corporation Solid-state image pickup element, method of manufacturing solid-state image pickup element, and electronic apparatus

Also Published As

Publication number Publication date
US7465598B2 (en) 2008-12-16
US20170373104A1 (en) 2017-12-28
US20070292984A1 (en) 2007-12-20
US20060197113A1 (en) 2006-09-07
CN101728409A (zh) 2010-06-09
US7420234B2 (en) 2008-09-02
US20090085142A1 (en) 2009-04-02
TWI287294B (en) 2007-09-21
CN101728409B (zh) 2013-05-15
CN1812115B (zh) 2010-06-02
JP4691990B2 (ja) 2011-06-01
TW200701444A (en) 2007-01-01
CN1812115A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4742602B2 (ja) 固体撮像装置及びその製造方法
US7420234B2 (en) Solid-state imaging device and method for fabricating same
JP5100988B2 (ja) イメージセンサー及びその製造方法
JP5442100B2 (ja) 光電変換装置の製造方法
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
US20090212335A1 (en) Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof
KR20190124963A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
JP2005347740A (ja) 光電変換装置及び撮像システム
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法
JP2010045292A (ja) 光電変換装置及びその製造方法
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR102645312B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP4815769B2 (ja) 固体撮像装置及びその製造方法
JP2006041080A (ja) 固体撮像装置
JP5035452B2 (ja) 固体撮像装置
KR100841208B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
JP2002009270A (ja) 固体撮像装置
JP2005136279A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees